KR100276472B1

KR100276472B1 - 고화질 텔레비젼의 자동이득 제어방법

Info

Publication number: KR100276472B1
Application number: KR1019980044712A
Authority: KR
Inventors: 임광우; 김정인
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1998-10-24
Filing date: 1998-10-24
Publication date: 2000-12-15
Also published as: KR20000026949A

Abstract

본 발명은 VSB(Vestigial Side Band) 방식으로 전송된 신호의 자동이득 제어에 관한 고화질 텔레비젼의 자동이득 제어방법에 관한 것으로서, 이러한 본 발명은, 전원온 또는 리세트시 시작 모드로 진입하여 리셋트 여부를 판단하고, 리셋트일 경우 튜너의 자동이득 제어신호(AGC2)와 이득제어 증폭부의 제어신호(AGC1)를 초기화하고, 리셋트가 아닐 경우 튜너 자동이득 증폭부와 자동이득제어부를 초기화시키는 제1단계와; 시작 모드 동작이 완료된 후, 이득제어 증폭부의 이득을 조절하고, 그 이득 조절치가 이득감소 한계치가 되면 이득제어신호(AGC1)를 고정시킨 상태에서 튜너의 자동이득제어부의 이득을 조절하는 동작으로 이동하는 제2단계와; 튜너의 자동이득제어부 이득을 조절하는 동작으로 진입한 상태에서 리셋트 여부를 검색하여 리셋트일 경우 제1단계의 자동이득 제어신호(AGC2) 및 이득제어 증폭부의 제어신호(AGC1)를 초기화시키는 과정으로 리턴을 하고, 리셋트가 아닐 경우 튜너의 이득을 최대치로 조절한 상태에서 이득제어 증폭부의 이득을 조절하는 제2단계로 리턴 하는 제3단계를 순차 실행시킴으로써, 튜너의 이득은 가능한 최대로 유지한 채 AGC1의 이득의 조절로 신호 대 잡음 비를 개선할 수 있다.

Description

고화질 텔레비젼의 자동이득 제어방법

본 발명은 고화질 텔레비젼(HDTV)에 관한 것으로, 특히 VSB(Vestigial Side Band) 방식으로 전송된 신호의 자동이득 제어에 관한 고화질 텔레비젼의 자동이득 제어방법에 관한 것이다.

일반적으로 자동 이득 제어(Automatic Gain Control : AGC)회로의 구성은 신호의 진폭을 검출하는 검파기(Detector), 진폭왜곡을 제어하는 루프필터(Loop Filter), 제어입력값에 따라 신호를 증폭하는 이득제어 증폭기(Gain Controlled Amplifier : GCA)로 구성된다. 자동이득 제어회로는 루프의 방향에 따라 순공급형(feedforward) 자동이득 제어회로와 귀환형(feedback) 자동이득 제어회로의 2종류로 크게 분류할 수 있으며, 각각의 자동이득 제어회로가 도1 및 도2에 도시된다.

여기서, 도1에 도시된 순공급형 자동이득 제어회로는, 튜너로부터 튜닝된 주파수에서 중간주파수(IF)만을 필터링 하는 IF필터(101), 필터링된 중간주파수로부터 진폭을 검출하는 검파기(102), 검파기(102)의 출력을 루프 필터링 하는 루프 필터(103), IF필터(101)의 출력 주파수를 상기 진폭 검파 및 루프 필터링 시간 동안 지연시키는 지연기(104), 상기 루프 필터(103)에서 출력된 이득 조절값에 따라 지연기(104)의 출력 신호를 이득 제어하여 증폭하는 이득 제어 증폭기(105 : GCA)로 구성되었다.

이와 같이 구성된 순공급형 자동이득 제어회로는, 검파기(102)에 의해 입력신호의 진폭을 검출하고 루프 필터(103)로 이를 필터링 하여 이득제어증폭기(GCA: Gain Control Amplifier)(105)에 입력한다. 그리고 제어경로의 지연을 보상해 주기 위하여 신호경로에 알맞은 값의 지연기(104)를 사용한다. 순공급형 자동이득 제어회로는 귀환형 자동이득 제어회로에 비하여 입력신호의 변화에 대해 빠른 응답특성을 나타내는 반면, 설계된 자동이득 제어회로의 파라미터 값의 변화에 따라 성능이 매우 민감하게 변화하는 단점을 갖는다.

다음으로, 귀환형 자동이득 제어회로의 경우, 입력신호z(t)를 이득제어증폭기(GCA)(107)의 이득에 비례하여 증폭하여 y(t)를 얻은 후 y(t)를 검파기(108)에 입력하여 y(t)의 진폭성분v_d(t)을 얻는다. 그리고 가산기(109)에서 검파기(108) 출력신호 v_d(t)와 기준신호 Vr의 차를 구하고 이 신호를 루프필터(110)에 통과시켜 이득제어증폭기(GCA)의 제어신호인 v_c(t)를 구한다. 이 제어신호에 따라 이득제어증폭기(GCA)(107)의 이득이 변화되고 이에 따라 y(t)의 크기는 원하는 신호의 크기인 Vr에 접근하게 된다. 이 경우 현재 입력신호에 대한 제어신호가 상대적으로 지연되지만 순공급형 자동이득 제어회로 구조에 비해서 훨씬 안정적인 회로를 설계할 수 있는 장점이 있다.

따라서 상기와 같은 장점에 의해 이 귀환형 자동이득 제어회로가 디지털화되어 VSB 방식 복조기에 자동 이득 제어기로 많이 적용되며, 그 예가 도3에 도시되었다.

도3은 종래 고화질 텔레비젼에서 튜너 인터페이스장치의 구성을 보이는 블록도이다. 안테나(Ant.)로부터 입력되는 고주파신호(55 - 750MHz)는 튜너(31)에서 특정채널의 신호가 선택되고 중간주파수로 변환되어 출력된다. 쏘(SAW)필터(32)는 상기 튜너(31)에서 입력되는 중간주파수 신호를 필터링 한다. 이득제어증폭기(33)는 상기 쏘필터(32)에서 필터링 되어 출력되는 신호를 증폭하여 출력하며, 이중D/A변환부(39)에서 출력되는 이득제어신호(AGC1)에 의해 그 이득이 제어된다. 믹서(34)는 국부발진기(OSC)의 신호와 상기 이득제어증폭기(33)에서 입력되는 신호를 혼합하여 출력한다. 저역통과필터(35)는 믹서(34)에서 출력되는 혼합된 신호에서 베이스밴드 신호를 통과시킨다. A/D변환부(36)는 상기 저역통과필터(35)에서 출력되는 신호를 디지털 신호로 변환하고, 검출기(37)는 상기 A/D변환부(36)에서 출력되는 디지털 신호를 입력받아 동작범위내의 신호인지를 판정하여 그 판정결과에 따라 이득상승(GAIN_UP) 또는 이득감소(GAIN_DN)신호를 출력한다. 이중변환 제어부(38)는 상기 검출기(37)로부터 신호를 입력받아 이중D/A 변환부(39)를 제어한다. 여기서 마이크로프로세서(40)는 전체시스템을 제어한다.

도4는 상기와 같은 튜너 인터페이스장치에서 자동이득 제어장치 부분만을 추출한 자동이득 제어장치의 구성을 보인 블록도이다.

이러한 자동이득 제어장치는, 중간주파수 필터(예를 들면, 쏘필터(32))로부터 출력되는 신호의 이득을 제어하는 이득제어 증폭부(41)와; 상기 이득제어 증폭부(41)에서 출력되는 신호를 디지털 신호로 변환하는 A/D변환부(42)와; 상기 A/D변환부(42)에서 출력되는 신호를 입력받아 동작범위내의 신호인지를 판정하여 그 판정결과에 따라 이득신호(이득상승(GAIN_UP) 또는 이득감소(GAIN_DN)신호)를 출력하는 이득신호 검출부(43)와; 상기 이득신호 검출부(43)로부터 이득신호를 입력받아 이득제어신호를 출력하는 이중변환 제어부(44)와; 상기 이중변환 제어부(44)로부터 이득제어신호를 입력받아 상기 이득제어 증폭부(41)의 이득을 제어하는 신호를 출력하는 이중D/A변환부(45)로 구성된다.

상기 이득제어 증폭부(41)는 도6에 도시된 바와 같이 시작모드(Start up mode), 비동기 이득제어 모드(Noncoherent AGC mode), 동기 이득제어 모드(coherent AGC mode)의 세 가지 모드로 동작한다. 시작모드에서는 마이크로프로세서로부터 입력되는 리셋트(reset)신호와 동시에 시작되며, 이때 튜너(31)의 이득(Gain2)을 최대로 키우게 되며, 동시에 이득제어 증폭부(41)에 초기 값을 부여한다. 튜너(31)의 자동이득제어장치(AGC2:도시생략)와 SAW필터(32) 다음 단에 있는 이득제어 증폭부(41)의 초기화가 완료되면 비동기 이득조절모드/동기 이득조절모드로 전환된다. 비동기 이득 조절모드는 A/D변환부(42)에서 출력되는 신호의 클리핑 여부를 관찰하여 A/D변환부(42)의 출력 레벨을 줄이는 역할을 한다. 동기이득 제어모드에서의 이득조절은 세그먼트 동기가 획득됨과 동시에 시작되며 튜너(31)의 자동이득 제어장치(AGC2) 및 이득제어 증폭부(AGC1:41)를 적당히 조절하여 자동이득 제어기능을 수행한다. 이득제어 증폭부(41)를 이용하여 자동이득 제어기능을 수행 중에 이득제어 증폭부(41)의 범위를 넘는 이득의 증가 및 감소가 필요한 경우, 다시 튜너(31)의 자동이득 제어장치(AGC2)를 이용하여 자동이득 제어기능을 수행한다. 또한, 튜너의 자동이득 제어장치(AGC2)를 이용한 자동이득 제어기능이 이루어지면 다시 이득제어 증폭부(41)를 이용하여 자동이득 제어기능을 수행한다.

도5는 도4의 이득신호 검출부(43)의 상세 구성을 보인 블록도이다.

이러한 이득신호 검출부(43)는 비동기 이득 제어부(51)와 동기 이득 제어부(52)로 구성된다. 비동기 이득제어부(51)는 클리핑 검사부(511)와 연속 감시 계수부(512)로 구성되며, 클리핑 검사부(511)는 상기 A/D변환부(42)에서 출력되는 신호가 상한치인지를 검사하여 클리핑 여부를 검사하고, 소정횟수 이상 연속으로 클리핑이 일어나면 연속감시 계수부(512)에서 이득감소 신호(gain dn)를 출력한다. 비동기 이득 조절모드는 동기모드가 동작하는 중에도 계속해서 A/D변환부(42)의 출력이 클리핑 되는지 여부를 체크하여 동기모드에 우선한다.

동기이득 제어부(52)는 세그먼트 동기(segment sync)가 획득됨과 동시에 동작하며 매 세그먼트마다 세그먼트 동기신호를 이용하여 동기 상관값을 상/하위 두 임계값과 비교하여 누적된 값이 상위 임계값보다 크면 이득감소신호(gain dn)를 출력하고, 상기 누적된 값이 하위 임계값보다 작으면 이득증가신호(gain up)를 출력한다. 그리고 이득증가신호(gain up) 및 이득감소신호(gain dn)를 한번 내보낼 때마다 누적부(524)를 리셋트 한다.

도7은 도4의 이중 변환 제어부의 상세 구성을 보인 블록도이다.

여기서, 이중 D/A변환부(45)는 하나의 디지털 입력단자, 두 개의 제어신호 단자(A0,/WR)와 그리고 두 개의 아날로그 출력단자(VoutA,VoutB)로 구성된다. 두 개의 제어신호는 /WR과 A0이며, /WR="하이(high)", A0="로우(low)" 이면 디지털 입력단자의 신호가 입력되어 D/A변환된 아날로그 신호가 제1출력단자(VoutA)에서 출력된다. 제어신호(A0)가 "로우(low)"인 상태에서 제어신호(/WR)가 "로우(low)"에서 "하이(high)"로 변화되면 그때 D/A변환된 데이터가 상승엣지(rising edge)에서 래치 된다. 제어신호(/WR)가 "로우(low)"에서 "하이(high)"로 변화되면 그때 D/A변환된 데이터가 상승엣지(rising edge)에서 래치 되어 제어신호(/WR)가 다시 "로우(low)"로 변화될 때까지 제1출력단자(VoutA)의 출력은 래치 된다. 이와 같은 설명은 제2출력단자(VoutB)에 대해서도 동일하게 적용된다. 다음의 표1에 이중 D/A변환부의 진리표가 도시된다.

＜표1＞

/WR A0	Operation
H ×	No Operation
L L	VoutA Transport
↑ L	VoutA Latched
L H	VoutB Transport
↑ H	VoutB Latched

상기와 같은 동작을 수행하는 이중변환 제어부(44)는, 제어기(71)와, 제1, 제2 및 제3지연기(72,73,74)와, 제1 및 제2업/다운 카운터(75,76)와, 멀티플렉서(77)로 구성되며, 이득신호 검출부(43)로부터 이득 증가/감소 신호(gain up/dn)를 입력받아 처리하여 이득제어신호를 이중D/A변환부(45)로 출력하고, 이중D/A변환부(45)는 앞서 설명한 바와 같이 이득제어 증폭부(41)로 이득제어신호(AGC1)와 튜너(31)의 자동이득 제어장치로 제어신호(AGC2)를 출력한다.

제어기(71)는 이득 증가/감소 신호(gain up/dn)를 입력받고 한 클록 후에 제어신호(LATCH, ENA, LOAD)를 출력한다. 상기 제2 및 제3 지연기(73,74)보다 상기 이득 증가/감소 신호를 한 클록 지연시켜 출력하며, 제1 및 제2업/다운 카운터(75,76)는 상기 한 클록 지연된 시간에 이득 증가/감소를 입력받아 카운트한다. 이중D/A변환부(45)는 제어신호(LATCH)를 입력단자(/WR)에 입력받아 현재 송신중인 출력포트(예,VoutB)를 고정시킨다. 그리고 한 클록 후에 제1지연기(72)에서 제어신호(SELECT)를 입력받아 새로운 출력포트(예,VoutA)가 선택되어 제어신호(AGC2)가 튜너 자동이득제어부로 출력된다.

상기 제1 및 제2업/다운 카운터(75,76)의 진리표는 표2와 같으며 카운터의 스텝 크기를 적당히 선택하여 이득제어의 유연성을 높일 수 있다.

＜표2＞

입력reset clock ena load cnt_up cnt_dn	현재 출력	다음출력
1 × × × × ×	×	0
0 ↑ 1 1 × ×	cnt	cnt
0 ↑ 1 1 × ×	×	initial cnt
0 ↑ 1 0 0 1	cntdn_lim	cnt-stepdn_lim
0 ↑ 1 0 1 0	cntup_lim	cnt+stepup_lim
0 ↑ 1 0 0 0	cnt	cnt
0 ↑ 1 0 1 1	cnt	cnt

이중변환제어부(44)의 동작은 START_UP, AGC1, AGC2_UP, AGC2_DN등 4개의 상태로 나누어지며 START_UP을 제외한 각 상태에서의 연산은 1클록만에 이루어진다. START_UP은 전원온 또는 리셋트와 동시에 이루어지며 튜너(31)의 자동이득 제어신호(AGC2)와 이득제어 증폭부(41)의 제어신호(AGC1)를 초기화한다. 튜너(31) 자동이득 제어(AGC2)의 초기화 값은 일반적으로 튜너(31) 다음 단에 이어지는 쏘 필터(SAW filter)(32)의 삽입 손실을 고려하여 결정한다. 쏘 필터(31)의 삽입 손실이 크지 않은 경우에는 튜너(31)의 자동이득 제어신호(AGC2)의 스텝 크기를 이득제어 증폭신호(AGC1)의 스텝 크기보다 상대적으로 크게 설정하여 튜너(31)의 자동이득 제어에서는 거칠지만 빠르게 원하는 이득에 접근하고 이득제어 증폭신호(AGC1)에서는 정밀한 제어를 수행하는 것이 효과적이다.

도8은 도4의 이중변환 제어부의 동작을 나타내는 알고리즘이다.

START_UP 동작은 전원온 또는 리셋트와 동시에 이루어지며 단계(81)에서 리셋트인지를 판단하여 리셋트이면, 단계(82)에서 제어기(71)의 출력단자로 LATCH=0, ENA=0, LOAD=0을 출력하여 튜너(31)의 자동이득 제어신호(AGC2)와 이득제어 증폭부(41)의 제어신호(AGC1)를 초기화한다. 리셋트가 아니면, 튜너(31)의 자동이득제어부를 초기화시킨다. 초기화된 상태에서 튜너(31)의 자동이득제어부에는 적당한 제어전압이 인가되어 그 이득은 튜너와 자동이득 제어부가 낼 수 있는 최대 값을 가지며, 이득제어 증폭부(41)에도 적당한 제어전압이 인가되어 이득 제어증폭부가 낼 수 있는 최대 이득의 1/2이득을 가지게된다.

START_UP 동작이 완료된 후, 이득제어증폭부(41)의 이득을 제어하는 동작 AGC1로 이동한다. 단계(84)에서 리셋트인가를 판단하여 리셋트이면 상기 START_UP 동작의 초기화 과정으로 돌아가고, 리셋트가 아니면, 단계(85)에서 이득신호 검출부(43)에서 이득증가신호(gain_up)=0, 이득감소신호(gain_dn)=1이 출력되는지를 판단한다. gain_up=0, gain_DN=1 인 경우, 단계(86)에서 이득감소 한계치 dn_lim에 도달했는지를 판단한다. 이득감소 한계치에 도달하지 않은 경우, 단계(90)로 이동하여 LATCH=0, ENA=1, LOAD=0을 출력하여 이중D/A변환부(45)의 출력(VoutB)을 통해 계속하여 이득제어증폭부(41)의 이득을 제어한다. 이 상태는 도9의 클록(clk)펄스 P1의 상태이다. 이득감소 한계치에 도달한 경우(도9의 클록펄스 P2), 단계(91)에서 LATCH=1, ENA=0, LOAD=0을 출력하는데, ENA=0신호는 제1지연기(72)에 의해 1클록지연후에 출력되므로, 클록펄스 P2에서 LATCH=↑, ENA=1, LOAD=0 이 되어 이중D/A변환부(45)의 출력(VoutB)을 래치 함으로써 이득제어증폭부(41)의 이득제어신호(AGC1)를 고정시킨 상태에서 튜너(31)의 자동이득제어부의 이득을 감소시키는 동작(AGC2_DN)으로 이동한다.

gain_up=0, gain_dn=1이 아닌 경우, 단계(87)에서 gain_up=1, gain_dn=0인지를 판단하여 gain_up=1, gain_dn=0이 아닌 경우, 단계(90)으로 이동하여 LATCH=0, ENA=1, LOAD=0을 출력하여 이중D/A변환부(45)의 출력(VoutB)을 통해 계속하여 이득제어증폭부(41)의 이득을 제어한다. 이 상태는 도9의 클록(clk)펄스 P1의 이전상태이다. 또한, gain_up=1, gain_dn=0인 경우 그리고 이득증가 한계치 up_lim에 도달했는지를 판단하여 이득증가 한계치 up_lim에 도달하지 않은 경우, 단계(90)로 이동하여 이득제어증폭부(41)의 이득을 계속 제어한다.

이득증가 한계치 up_lim에 도달한 경우, 즉 도9의 클록펄스 P1인 경우, gain_up=1 신호는 제3지연기(74)에서 1클록 후에 제1업다운 카운터(75)를 업카운트 모드로 설정하여 업카운트 신호가 멀티플렉서(77)에 인가된다. 단계(89)로 이동하여 LATCH=1, ENA=0, LOAD=0을 출력하여 이중D/A변환부(45)의 출력단자(VoutB)의 출력을 래치상태로 놓는다. ENA=0신호는 제1지연기(72)에 의해 1클록 후에 이중D/A변환부(45)에 인가되므로, 도9의 클록펄스 P1에서는 LATCH=1, ENA=1, LOAD=0이 출력되어 이중D/A변환부(45)의 출력(VoutB)이 래치된 상태에서(이득제어 증폭부(41)의 이득이 고정된 상태) 클록펄스 P2에서 LATCH=1, ENA=0, LOAD=0으로 되어 이중D/A변환부(45)는 부동작 상태로 되고, 튜너(31)의 자동이득제어부의 이득을 증가시키는 동작 AGC2_UP로 이동한다.

단계(96)에서 리셋트인지를 판단한다. 리셋트이면 단계(82)로 이동하여 초기화동작을 하고, 리셋트가 아니면 단계(97)에서 gain_up=0, gain_dn=1인지를 판단한다. gain_up=0, gain_dn=1인 경우(도9의 클록펄스 P8), 도9의 클록펄스 P9에서 LATCH=1, ENA=1, LOAD=0을 출력하여 이중D/A변환부(45)의 출력(VoutA)을 래치 시키고 이득제어증폭부(41)의 이득을 제어하는 AGC1동작으로 이동한다. gain_up=0, gain_dn=1이 아닌 경우, LATCH=0, ENA=0, LOAD=0을 출력하여 이중D/A변환부(45)의 출력(VoutA)으로 제어신호(AGC2)를 출력하여 튜너(31)의 자동이득제어부를 제어한다.

즉, VSB 복조기의 AGC 콘트롤은 시작 모드, 비동기 이득 제어모드, 동기 이득 제어모드의 세 가지의 모드로 동작한다.

이 중 시작 모드는 마이크로프로세서로부터 주어지는 리셋트신호와 동시에 시작되며, 이때 튜너의 이득(AGC2)을 최대로 키우게 되며, 동시에 GCA에 초기 값을 부여한다. 튜너 AGC 앰프와 쏘필터 다음 단에 있는 GCA의 초기화가 완료되면, 비동기 이득 조절 모드/동기 이득 조절 모드로 전환된다.

비동기 조절 모드는 A/D변환기 출력의 클리핑 여부를 관찰하여 A/D변환기의 출력 레벨을 줄이는 역할을 한다.

동기 이득 제어모드는 세그먼트 동기가 획득됨과 동시에 시작되며 AGC1(GCA) 및 AGC2(튜너 AGC)를 적절히 조절하여 AGC를 수행한다.

AGC1을 이용한 AGC수행중 AGC1의 범위를 넘는 이득 업/다운이 필요한 경우 다시 AGC2를 이용하여 AGC를 수행한다. 또한, AGC2를 이용한 AGC가 적당히 이루어지면 다시 AGC1을 이용한 AGC를 수행한다. 일반적으로 튜너에 입력되는 IF신호의 레벨은 매우 작으며, 튜너 다음 단에 위치하는 쏘필터의 삽입 손실도 대단히 크다. 따라서 AGC2, 즉 튜너의 AGC 이득을 가능한 최대로 유지하고, AGC1(GCA)을 이용한 이득 제어를 수행하는 것이 SNR(Signal to Noise Ratio)을 높게 유지하는데 유리하다.

그러나 상기와 같은 종래 자동이득 제어방법은, AGC1(GCA)에 중점을 두고 자동이득 제어를 수행하기 때문에 튜너의 AGC 이득을 최대로 유지하지 못하는 문제점을 발생하였다.

이에 본 발명은 상기와 같은 종래 자동이득 제어시 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로서,

본 발명의 목적은 튜너의 AGC 이득을 가능한 최대로 유지한 상태에서 AGC1(GCA)을 이용한 이득 제어를 수행하여 SNR(신호 대 잡음비) 특성을 개선하도록 한 고화질 텔레비젼용 자동이득 제어방법을 제공하는 것이다.

상기 목적을 달성하기 위한 본 발명에 의한 이득제어 방법은,

전원온 또는 리세트시 시작 모드로 진입하여 리셋트 여부를 판단하고, 리셋트일 경우 튜너의 자동이득 제어신호(AGC2)와 이득제어 증폭부의 제어신호(AGC1)를 초기화하고, 리셋트가 아닐 경우 상기 튜너 자동이득 증폭부와 자동이득제어부를 초기화시키는 제1단계와;

상기 시작 모드 동작이 완료된 후, 이득제어 증폭부의 이득을 조절하고, 그 이득 조절치가 이득감소 한계치가 되면 이득제어신호(AGC1)를 고정시킨 상태에서 튜너의 자동이득제어부의 이득을 조절하는 동작으로 이동하는 제2단계와;

상기 튜너의 자동이득제어부 이득을 조절하는 동작으로 진입한 상태에서 리셋트 여부를 검색하여 리셋트이면 상기 제1단계의 자동이득 제어신호(AGC2) 및 이득제어 증폭부의 제어신호(AGC1)를 초기화시키는 과정으로 리턴을 하고, 상기 리셋트가 아닐 경우 튜너의 이득을 최대치로 조절한 상태에서 상기 이득제어 증폭부의 이득을 조절하는 제2단계로 리턴 하는 제3단계로 이루어짐을 특징으로 한다.

상기에서, 제2단계의 이득제어 증폭부의 이득 제어는, 이득 제어치가 이득감소 한계치에 도달하기 전까지는 인에이블 신호를 "1"로 세팅하여 지속적으로 이득을 조절하는 것을 특징으로 한다.

또한, 상기 제3단계는, 튜너의 이득 조절시 튜너의 이득 제어치가 이득증가 한계치에 도달할 때까지 이득을 조절하며, 그 이득 제어치가 이득증가 한계치에 도달하면 튜너의 이득 조절을 고정시킨 상태에서 상기 이득제어 증폭부의 이득을 조절하는 단계로 리턴 하는 것을 특징으로 한다.

도 1은 일반적인 공급형(feedforward) 자동이득 제어회로 구성도,

도 2는 일반적인 귀환형(feedback) 자동이득 제어회로 구성도,

도 3은 종래 고화질 텔레비젼용 튜너 인터페이스장치의 구성을 보이는 블록도,

도 4는 종래 고화질 텔레비젼용 자동이득제어장치의 구성을 보이는 블록도,

도 5는 도4의 이득신호 검출부의 상세 구성도,

도 6은 도4의 이득제어증폭부가 동작하는 세 가지 동작모드의 그래프도,

도 7은 도4의 이중 변환 제어부의 상세 구성도,

도 8은 도4의 이중 변환 제어부의 이득 제어 동작을 설명하기 위한 흐름도,

도 9는 도4의 이중 변환 제어부의 타이밍 차트도,

도 10은 본 발명에 의한 고화질 텔레비젼용 자동이득 제어방법을 보인 흐름도.

＜도면의 주요 부분에 대한 부호의 설명＞

41....이득제어증폭부 42....A/D변환부

43....이득신호 검출부 44....이중변환 제어부

45....이중D/A변환부 51....비동기이득제어부

52....동기이득제어부 71....제어기

72,73,74....지연기 75....제1업/다운 카운터

76....제2업/다운 카운터 77....멀티플렉서

이하, 본 발명의 기술적 사상에 따른 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

본 발명이 적용되는 고화질 텔레비젼용 자동이득 제어장치는, 첨부한 도면 도3 내지 도7의 종래 고화질 텔레비젼용 자동이득 제어장치와 그 구성이 동일하므로 이의 자세한 구성 및 작용은 생략한다.

첨부한 도면 도10은 본 발명에 의한 고화질 텔레비젼용 자동이득 제어방법을 보인 흐름도이다.

이에 도시된 바와 같이, START_UP 모드(단계 201)의 동작은 전원온 또는 리셋트와 동시에 이루어지며 단계(202)에서 리셋트인지를 판단하여 리셋트이면, 단계(204)에서 제어기(71)의 출력단자로 LATCH=0, ENA=0, LOAD=0을 출력하여 튜너(31)의 자동이득 제어신호(AGC2)와 이득제어 증폭부(41)의 제어신호(AGC1)를 초기화한다. 상기 단계(202)에서 리셋트 여부를 검색한 결과 리셋트가 아니면, 튜너(31)의 자동이득제어부를 초기화시킨다(단계 203). 초기화된 상태에서 튜너(31)의 자동이득제어부에는 적당한 제어전압이 인가되어 그 이득은 튜너와 자동이득 제어부가 낼 수 있는 최대 값을 가지며, 이득제어 증폭부(41)에도 적당한 제어전압이 인가되어 이득 제어증폭부가 낼 수 있는 최대 이득의 1/2이득을 가지게된다.

START_UP 동작이 완료된 후, 이득제어증폭부(41)의 이득을 제어하는 동작 AGC1(단계 205)로 이동한다. 단계(206)에서 리셋트인가를 판단하여 리셋트이면 상기 START_UP 동작의 초기화 과정으로 돌아가고(단계 204로 리턴), 리셋트가 아니면, 단계(207)에서 이득신호 검출부(43)에서 이득증가신호(gain_up)=0, 이득감소신호(gain_dn)=1이 출력되는지를 판단한다. 이 판단 결과 gain_up=0, gain_dn=1 인 경우, 단계(208)에서 이득감소 한계치 dn_lim에 도달했는지를 판단한다. 이득감소 한계치에 도달하지 않은 경우, 단계(209)로 이동하여 LATCH=0, ENA=1, LOAD=0을 출력하여 이중D/A변환부(45)의 출력(VoutB)을 통해 계속하여 이득제어증폭부(41)의 이득을 제어한다. 이와는 달리 상기 단계(208)에서 이득감소 한계치에 도달한 경우, 단계(210)에서 LATCH=1, ENA=0, LOAD=0을 출력하는데, ENA=0신호는 제1지연기(72)에 의해 1클록지연후에 출력되므로, 이중D/A변환부(45)의 출력(VoutB)을 래치 함으로써 이득제어증폭부(41)의 이득제어신호(AGC1)를 고정시킨 상태에서 튜너(31)의 자동이득제어부의 이득을 조절하는 동작(AGC2)으로 이동한다(단계 211).

튜너(31)의 자동이득제어부의 이득을 조절하는 동작(AGC2)으로 이동한 상태에서는, 단계(212)에서 리셋트 여부를 검색하여, 리셋트이면 상기 시작 모드 동작의 초기화 과정으로 돌아가고(단계 204로 리턴), 리셋트가 아니면 튜너(31)의 이득증가신호(gain_up)=1, 이득감소신호(gain_dn)=0이 출력되는지를 판단한다. 이 판단 결과 gain_up=1, gain_dn=0이 아닌 경우에는 단계(215)로 이동하여 LATCH=0, ENA=0, LOAD=0을 출력하여 이중D/A변환부(45)의 출력(VoutA)을 통해 계속하여 튜너(31)의 자동이득제어부의 이득을 제어하게 된다.

또한, 상기 단계(213)에서 튜너(31)의 이득조절신호가 gain_up=1, gain_dn=0인 경우, 단계(214)에서 이득증가신호(gain_up)가 이득증가 한계치(up_lim)인가를 확인하여 이득증가신호(gain_up)가 이득증가 한계치(up_lim)에 못 미치는 경우에는 상기 단계(215)로 리턴하고, 이와는 달리 상기 이득증가신호가 이득증가 한계치(up_lim)에 도달한 경우, 즉 튜너(31)의 이득이 최대치가 된 경우에는 단계(216)로 이동하여 LATCH=1, ENA=1, LOAD=0이 출력되도록 하여 튜너(31)의 이득 조절을 고정한 상태에서 상기 단계(204)로 리턴 하게 된다.

즉, 튜너의 AGC(AGC2)이득을 가능한 최대로 유지하고, AGC1(GCA)의 이득을 제어함으로써 SNR(신호 대 잡음비)을 높게 유지할 수 있다.

이상에서 상술한 바와 같이 본 발명은, 기존 하드웨어를 변경하지 않고 튜너의 AGC를 높게 유지한 상태에서 AGC1의 이득을 제어하는 방법으로 이득을 조절함으로써 SNR을 높일 수 있는 효과가 있다.

Claims

고화질 텔레비젼의 자동이득 제어방법에 있어서,

전원온 또는 리세트시 시작 모드로 진입하여 리셋트 여부를 판단하고, 리셋트일 경우 튜너의 자동이득 제어신호(AGC2)와 이득제어 증폭부의 제어신호(AGC1)를 초기화하고, 상기 리셋트가 아닐 경우 상기 튜너 자동이득 증폭부와 자동이득제어부를 초기화시키는 제1단계와;

상기 시작 모드 동작이 완료된 후, 이득제어 증폭부의 이득을 조절하고, 그 이득 조절치가 이득감소 한계치가 되면 이득제어신호(AGC1)를 고정시킨 상태에서 튜너의 자동이득제어부의 이득을 조절하는 동작으로 이동하는 제2단계와;

상기 튜너의 자동이득제어부 이득을 조절하는 동작으로 진입한 상태에서 리셋트 여부를 검색하여 리셋트일 경우 상기 제1단계의 자동이득 제어신호(AGC2) 및 이득제어 증폭부의 제어신호(AGC1)를 초기화시키는 과정으로 리턴을 하고, 상기 리셋트가 아닐 경우 튜너의 이득을 최대치로 조절한 상태에서 상기 이득제어 증폭부의 이득을 조절하는 제2단계로 리턴 하는 제3단계를 포함하여 이루어짐을 특징으로 하는 고화질 텔레비젼의 자동이득 제어방법.
제1항에 있어서, 상기 제2단계의 이득제어 증폭부의 이득 제어는,

이득 제어치가 이득감소 한계치에 도달하기 전까지는 인에이블 신호를 "1"로 세팅하여 지속적으로 이득을 조절하는 것을 특징으로 하는 고화질 텔레비젼의 자동이득 제어방법.
제1항에 있어서, 상기 제3단계는,

튜너의 이득 조절시 튜너의 이득 제어치가 이득증가 한계치에 도달할 때까지 이득을 조절하며, 그 이득 제어치가 이득증가 한계치에 도달하면 튜너의 이득 조절을 고정시킨 상태에서 상기 이득제어 증폭부의 이득을 조절하는 단계로 리턴 하는 것을 특징으로 하는 고화질 텔레비젼의 자동이득 제어방법.