KR100950920B1

KR100950920B1 - 고집적 통신 수신기를 위한 자동 이득 제어 방법

Info

Publication number: KR100950920B1
Application number: KR1020037012742A
Authority: KR
Inventors: 강수원; 이정우; 박준배; 이경호
Original assignee: 지씨티 세미컨덕터 인코포레이티드
Priority date: 2001-03-28
Filing date: 2002-03-27
Publication date: 2010-04-05
Also published as: US20020142745A1; JP2004530350A; CN1518804A; JP4235454B2; DE60234580D1; EP1374439A1; HK1065188A1; TW576026B; EP1374439A4; CA2442515A1; CN1320783C; US6498927B2; ATE450925T1; WO2002080399A1; KR20040002884A; EP1374439B1

Abstract

송신기 및 수신기를 포함하는 무선 또는 유선 통신 시스템 및 방법이 제공된다. 본 발명에 따른 RF 통신 시스템은, 수신기(803) 내부의 복수의 이득 단들(830, 846, 862)의 경우에 있어서 RF 수신기(803) 및 베이스밴드 모뎀(804) 간의 이득 제어 방법 및 장치를 포함한다. 각 단(830, 846, 862)의 이득은 집적 이득 컨트롤러(828)에 의해 제어될 수 있다. 이득 컨트롤러(828)는 이득을 최적 값에 두기 위해 각 이득 단(830, 846, 862)의 신호레벨을 모니터한다. 이득 제어 장치 및 방법은 디지털 AGC 시스템에서 구현될 수 있다. 이득 컨트롤러(828)는 이득 제어를 구현하는 신호(826)를 수용하여, 안정성에 있어서 문제가 없다. 분포 이득 단들이 관련 기술 수신기 내부에 존재하고 개별 이득 제어 루프가 사용되면 안정성 문제가 일어날 수 있다.

유선, 무선, 통신, SNR

Description

고집적 통신 수신기를 위한 자동 이득 제어 방법{Automatic gain control method for highly integrated communication receiver}

본 발명은 일반적으로 이득 제어를 위한 회로 및 방법에 관한 것으로, 특히 무선 또는 유선 통신 시스템에서의 이득 제어를 위한 회로 및 방법에 관한 것이다.

본 출원은 2001년 3월 28일에 출원된 미국 가출원 제60/279,126호를 우선권 주장한다. 상기 미국 가출원의 전체 개시 내용을 본 명세서에서 참조한다.

도 1은 아날로그 프런트엔드(front-end) 및 베이스밴드(baseband) 디지털 신호 프로세서(DSP)인 2개의 주요 섹션들로 개념적으로 나누어지는 무선 수신기를 도시한다. 도 1에 도시된 바와 같이, 수신기(100)에 있어서, 아날로그 프런트엔드(106)는 안테나를 통해서 변조된 신호를 수신하고, 변조된 신호를 증폭하고, 변조된 신호를 직접 저주파로(108) 또는 적당한 중간 주파수(IF)를 통하여 저역 변환(down-convert)시킨다. 저주파수 아날로그 신호(108)는 아날로그-디지털 변환기에 의해 디지털 비트들로 변환되어, 복조 및 그 외의 디지털 프로세싱을 위해 베이스밴드 DSP 섹션(110)으로 간다. DSP 섹션(110)의 출력(112)은 사용자에 의해 수신된다.

아날로그 프런트엔드는 약한 신호 강도 및 선형성에도 불구하고 소망의 신호 를 검출하기 위해 좋은 감도를 일반적으로 필요로 한다. 무선 주파수 집적 회로들(RF ICs)에서 사용되는 아키텍처들의 여러 타입들 중에 있어서, 호모 다인(homo-dyne)으로 알려진 직접 변환 아키텍처(direct conversion architecture)가 저전력 응용에 대해 장점들을 가지고 있다.

도 2는 관련 기술의 직접 변환 수신기(200)의 블록 다이어그램을 도시한다. 직접 변환 수신기(200)는 중요하다. 왜냐하면, 직접 변환 수신기는 칩 내에서의 프로세싱에 의해 채널 선택 필터링(channel selection filtering)을 가능하게 하고, 이는 칩 외의 부품들의 숫자를 줄이는데 도움이 되고, 따라서 소형화를 달성할 수 있기 때문이다. 도 2에 도시된 바와 같이, 관련 기술의 직접 변환 수신기(200)는 듀플렉스필터(206)를 통해 저 잡음 증폭기(LNA)(210)와 연결된 안테나(202)를 포함하는 고집적 수신기이다. LNA(210)는 제 1 혼합기(216) 및 제 2 혼합기(218)로 개별적으로 공급되는 출력(212)을 갖는다. 직렬 프로그래밍 인터페이스(220)는 직접 변환 수신기(200)의 외부로부터 입력(223)을 수신하고, 수정 발진기(227)로부터의 출력(229)을 또한 수신한다. 직렬 프로그래밍 인터페이스(220)는 채널 세팅(224)을 주파수 합성기(228)로 출력한다. 클럭 발생기(222)는 또한 수정 발진기(227)로부터 입력(225)을 수신하여, 레퍼런스 클럭(226)을 주파수 합성기(228)에 출력한다. 주파수 합성기(228)는 PFD(232), 루프 필터(230), 프리스케일러(234) 및 전압 제어 발진기(VCO)(236)로 구성된다. 주파수 합성기(228)의 출력(240)은 위상 천이기(phase shifter)(244)에 의해 수신된다. 위상 천이기(244)는 혼합기(216)로 공급되는 +45°출력(246) 및 제 2 혼합기(218)로 공급되는 -45°출력을 갖는다.

관련 기술 직접 변환 시스템(200)에 있어서, 듀플렉스 필터(206)를 통과하여 LNA(210)에 의해 증폭된 소망의 RF 신호는 혼합기(216)에 의해 바로 저역 변환된다. 왜냐하면, 주파수 합성기(228)로부터의 위상 천이된 신호(240)인 로컬 발진기(LO) 주파수(246)가 소망의 RF 신호의 캐리어 주파수와 동일하기 때문이다. 저역 변환된 신호(250)는 베이스밴드(BB) 필터(256) 이전에 가변 이득 증폭기(Variable Gain Amplifier; VGA)(252)에 의해 증폭되어, 아날로그-디지털 변환기(ADC)(260) 이전의 BB 로우 패스 필터(256)의 큰 노이즈 플로어(noise floor)를 극복할 만큼의 큰 진폭을 갖도록 하고, 상기 아날로그-디지털 변환기(ADC)(260)는 직접 변환 수신기(200)의 하나의 채널(280)(예컨대, 동위상(in-phase) 채널 I)을 출력한다. 혼합기(218), VGA(266), BB 필터(270) 및 ADC(274)는 직접 변환 수신기(200)의 제 2 채널(276)(예컨대, 직교 위상(quadrature-phase) 채널 Q)을 출력한다.

직접 변환 아키텍처의 단순성은 수퍼헤테로다인 아키텍처에 대해 2가지 중요한 장점들을 가진다. 첫째, 이미지들의 발생 문제가 해결된다. 왜냐하면 수퍼헤테로다인 수신기에서의 중간 주파수(IF)가 직접 변환 수신기의 베이스밴드(즉, F_IF= 0)이기 때문이다. 결과적으로, 이미지 필터가 필요없고, LNA들은 50Ω부하를 구동할 필요가 없다. 둘째, IF SAW 필터 및 계속되는 저역 변환 단(stage)들이 로우 패스 필터들 및 베이스밴드 증폭기들로 대체될 수 있고, 이들 양자 모두는 단일 칩으로 쉽게 구현될 수 있다.

그러나, 관련 기술의 직접 변환 수신기들은 고성능 무선 수신기들에 대해서 단점들을 갖는다. 첫째, 액티브 로우 패스 필터로써 채널 외 혼신요인(interferer)들을 제거하는 것은 패시브 필터로써 하는 것보다 더 어렵다. 왜냐하면, 액티브 필터들은 패시브 필터들이 하는 것보다 더 엄격한 노이즈-선형성-전력 트레이드-오프들(noise-linearity-power trade-offs)을 나타내기 때문이다. 그러나, 이하에서 베이스밴드 회로를 위한 여러 관련 기술의 토폴로지 후보들에 대해 설명하겠다.

도 3에 도시된 바와 같이, 관련 기술의 베이스밴드 회로(300a)에 대한 입력(302)이 채널 외(out-of-channel) 혼신요인들을 억제하는 로우 패스 BB 필터(304)로 전송되고, 따라서 직렬로 연결된 증폭기(308)가 비선형 고이득 VGA 증폭기가 되도록 한다. 더욱이 로우 패스 필터(304)는 ADC(312)가 적당한 다이내믹 범위를 가지도록 한다. 그러나, 증폭 단들 앞에 있는 로우 패스 필터(304)가 베이스밴드 회로(300a)에 있어서 엄격한 노이즈-선형성 트레이드-오프들을 강요한다. ADC(312)의 출력(314)은 베이스밴드 구조의 출력이다.

도 3에 도시된 바와 같이, 제 2의 관련 기술의 베이스밴드 회로(300b)는 LPF 노이즈 요구 사항들을 완화하는 반면에, 증폭기에 있어서 고성능을 요구한다. 베이스밴드 회로(300b)에 있어서, 입력(316)은 초기에 VGA(318)로 공급되고, VGA(318)의 증폭된 신호(320)는 로우 패스 BB 필터(322)에 의해 수신된다. BB 필터(322)의 출력(324)은 ADC(326)에 의해 수신된다. ADC(326)는 제 2 베이스밴드 구조의 출력인 출력(328)을 갖는다.

도 3에 도시된 바와 같이, 제 3의 관련 기술의 베이스밴드 회로(300c)는 디 지털 영역에서의 채널 필터링의 사용을 설명한다. 베이스밴드 회로(300c)에 있어서, 입력(330)은 VGA(332)로 공급되고, VGA(332)의 출력(334)은 ADC(336)에 의해 수신된다. BB 필터(340)는 ADC(336)의 출력(338)을 수신한다. BB필터(340)의 출력(342)은 제 3 베이스밴드 회로(300c)의 출력이다. 제 3 베이스밴드 회로(300c)에 있어서, 혼신요인들의 최소 상호변조를 갖는 신호를 디지털화하기 위해 고도의 선형성을 달성해야할 뿐 아니라, 신호 레벨의 매우 아래의 열 및 양자화 노이즈 플로어를 나타내야 한다.

전술한 바와 같이, 도 3에 도시된 개별 베이스밴드 구조들에 의해 요구되는 트레이드-오프는 상기 방법들을 결합함으로써 경감되고, 따라서 증폭 및 필터링은 여러 이득 및 필터 단들에 분배되고, 이는 성능을 최적화한다. 최근의 통신 시스템에 있어서, 요구되는 채널 필터링은, 채널 근방의 혼신요인들을 제거하기 위해서는, 60dB를 넘어야 한다. 또한, 요구되는 신호 이득은 70dB를 넘어야 한다. 외부의 패시브 엘리먼트들이 없는 베이스밴드 회로들의 구현은 도 3에 도시된 어떤 구성에도 불구하고 매우 어렵다. 왜냐하면, 프런트엔드 단이 너무 엄격한 다이내믹 범위 요구 사항들을 갖기 때문이다. 그러나, 베이스밴드 회로의 개별 엘리먼트들의 다이내믹 범위 요구 조건들은 직렬의 여러 개의 이득 및 필터링 단들을 사용함으로써 완화될 수 있다.

도 4는 관련 기술의 직접 변환 수신기를 도시하는 블록 다이어그램이다. 도 4에 도시된 바와 같이, 직접 변환 수신기(400)는 복수의 증폭기들 및 필터들을 갖는 베이스밴드 회로(420)를 포함한다. 그러나, 베이스밴드 회로(420)의 특정 구성 은 시스템 요구 사항에 따라 변경될 수 있다.

도 4에 도시된 바와 같이, RF 신호는 안테나(402)에 의해 수신되어 듀플렉스 필터(406)에 의해 필터링되고, 필터링된 신호(408)는 LNA(410)에 의해 증폭된다. 필터링된 증폭된 신호(412)는 혼합기(414) 내의 로컬 발진기(LO) 신호(416)에 의해 베이스밴드 신호로 저역 변환된다. 베이스밴드 회로(420) 내에서, 혼합기로부터의 출력(418)은 다양하게 증폭되고 필터링된 다음, ADC(442)로 출력된다. 도 4에 도시된 바와 같이, 베이스밴드 회로(420)는 혼합기(414) 및 ADC(442) 사이에서 직렬로 연결된 제 1 VGA(422), 제 1 BB 필터(426), 제 2 VGA(430), 제 2 BB 필터(434) 및 제 3 VGA(438)을 이용하는데, 이는 직접 변환 수신기(400)의 프런트엔드의 출력(444)을 생성시킨다.

관련 기술 통신(400) 수신기는 복조 중에 최상의 성능을 내기 위해 베이스밴드 회로(420)에서 전용 이득 제어 체계를 구현한다. 특히, CDMA 시스템에 있어서, 자동 이득 제어 루프들은 시스템의 성능을 결정하는데 결정적인 중요성을 갖는다. 그러나, 도 4에 도시된 복합 베이스밴드 회로(complex baseband circuit)는 여러 가지 단점들을 갖는다. 분포 필터링 체계(distributed filtering scheme)가 도 4에 도시된 바와 같이 채용되면, 이득 조절은 어려워진다. 왜냐하면, 전체 이득이 여러 이득 단들 사이에 분포되어야 하는 한편 혼신 레벨들을 일반적으로 고려해야 하기 때문이다.

도 5a 및 도 5b는 직접 변환 수신기(400) 내의 복합 베이스밴드 회로(420)의 가변 시스템 성능을 도시하는 다이어그램이다. 직접 변환 수신기에서의 각 이득 및 필터링 단은 그 최대 및 최소 신호 레벨에 대한 한계를 가지는데, 환언하면 각 이득 및 필터링 단은 제한된 다이내믹 범위를 갖는다. 어떤 단에서의 신호 레벨도 그 단의 다이내믹 범위 내에 있어야 한다.

도 5a는 신호 레벨이 경계 내에 있는 경우를 위한 신호 전파 다이어그램(503)을 나타낸다. 도 5a에 도시된 바와 같이, 신호 전파 다이어그램(503)에 있어서, 시스템(400)은 최대 한계(510)를 갖는다. 소망의 신호(546)는, 안테나(402)의 출력에서 수신되어 측정될 때, 혼신 요인 출력(548)보다 작다. LNA(410)의 출력(412)에서, 소망의 신호 레벨(550)은 증가하지만, 혼신 요인 레벨(552) 또한 증가하여 신호 레벨(550)보다 여전히 크게 된다. 소망의 신호 레벨(554)은 제 1 VGA(422)의 출력에서 증가된다. 그러나, 혼신 요인 레벨(556)은 증가되어 소망의 신호 레벨(554)보다 크게 된다. 제 2 VGA(434)의 출력에서, 신호 레벨(558)은 혼신 요인 레벨(560)보다 크다. 제 3 VGA(438)의 출력(440)에서, 신호 레벨(562)은 ADC(542)로의 입력에 대해 요구되는 출력 레벨(515)에 있는 반면에 혼신 요인 레벨(564)은 소망의 신호 레벨(562)에 비해 매우 감소된다.

한편, 도 5B는 이득 분포가 적당하지 않는 경우에 대한 신호 전파 다이어그램(505)을 도시한다. 도 5B에서 도시된 바와 같이, (문제의) 신호 전파 다이어그램(505)에 있어서, 시스템(400)은 신호 레벨(520)의 최대 한계를 갖는다. 소망의 신호 레벨(572)은 안테나(402)에서 수신되어 측정될 때 혼신 요인 신호 레벨(574)보다 작다. LNA(410)의 출력(412)에서, 신호 레벨(576)은 증가하나, 혼신 요인 레벨(578) 또한 증가하여 소망의 신호 레벨(576)보다 여전히 크게 된다. 소망 의 신호 레벨(580)은 제 1 VGA(422)의 출력에서 증가된다. 그러나, 혼신 요인 레벨(582)은 증가되어 신호 레벨(580)보다 여전히 크게 된다. 더욱이, 혼신 요인 레벨(582)은 선형성 문제(530)를 일으키는 신호 레벨(520)의 최대 한계 이상이다. 제 2 VGA(434)의 출력에서, 신호 레벨(584)은 혼신 요인 레벨(586)보다 크다. 제 3 VGA(438)의 출력(440)에 있어서, 신호 레벨(588)은 ADC(422)로의 입력에 대해 요구되는 신호 레벨(525)에 있고, 반면에 혼신 요인 레벨(592)은 신호 레벨(588)에 비해 매우 감소된다. 도 5a 및 도 5b에서 도시된 양 경우에 있어서의 전체 이득은 동일하다. 그러나, 시스템(400) 성능은 도 5b에서 도시된 상태를 위해서는 심하게 악화될 것이다.

도 6은 관련 기술의 수퍼헤테로다인 수신기를 도시하는 블록 다이어그램이다. 도 6에 도시된 바와 같이, 수퍼헤테로다인 수신기(600)는 듀플렉스 필터(606)로 공급되는 출력(604)을 갖는 안테나(602)를 포함하고, 듀플렉스 필터(606)의 출력(608)은 LNA(610)에 의해 수신된다. LNA(610)의 출력(612)은 이미지 제거 필터(614)에 의해 수신되고, 이미지 제거 필터(614)의 출력(616)은 혼합기(618)에 의해 LO 신호(620)와 함께 수신된다. 혼합기(618)의 출력(622)은 SAW 필터(624)에 의해 수신된다. SAW 필터(624)의 출력(626)은 제 2 VGA(628)로 공급되고, 제 2 VGA(628)의 출력(630)은 집적 BB 필터(632)에 의해 수신된다. 집적 BB 필터(632)의 출력(634)은 ADC(636)에 의해 수신된다.

AGC 기능을 갖는 관련 기술의 수퍼헤테로다인 수신기(600)는 IF SAW 필터(624)를 사용하여, 혼신요인들을 소망의 신호 레벨들과 비교할 때 무시할 만한 레벨들로 감소시킨다. 더욱이, 외부 SAW 필터는 다이내믹 범위 상에 있어서 한계를 갖고 있지 않다. 따라서, 상호 변조 없이 많은 혼신 요인들을 필터링해낼 수 있다. 이것이 통신 수신기들이 상기 구성을 사용하는 주된 이유이다. 관련 기술의 수퍼헤테로다인 수신기(600)에 있어서, 이득 제어는 도 7에 도시된 바와 같이 매우 단순하다.

도 7은 수퍼헤테로다인 수신기(600)의 단들에 의한 이득을 도시하는 다이어그램이다. 신호 전파 다이어그램(705)에서 도시된 바와 같이, 수퍼헤테로다인 수신기(600)는 신호 레벨(710)의 최대 한계를 갖는다. 도 7에 도시된 경우에 있어서, 혼신 레벨(742)은 안테나(602)에서 출력될 때 소망의 신호 레벨(740)보다 크다. LNA(610) 이후에, 소망의 신호 레벨(744)은 증가되지만, 혼신 요인 레벨(746) 이하로 여전히 남아 있다. 혼합기(618) 이후에, 소망의 신호 레벨(748)은 증가되고 혼신요인 레벨(750)도 증가되어 소망의 신호 레벨(754)보다 큰 상태로 여전히 남아 있다. SAW 필터(624)의 출력(726)에서, 소망의 신호 레벨(752)은 혼신요인 레벨(754)보다 강하게 된다. VGA(628) 이후에, 소망의 신호 레벨(756)은 증가되는 한편, 혼신요인 레벨(758)은 혼신 레벨(754)과 동일한 레벨로 남아 있다. ADC(636)으로 입력되기 이전에, 소망의 신호 레벨(760)은 요구되는 신호 레벨(715)에 있는 반면에, 혼신 요인 레벨(762)은 신호 레벨(760)과 비교될 때 감소된다.

관련 기술의 수퍼헤테로다인 수신기에 있어서, 소망의 신호 레벨은 ADC의 전체 다이내믹 범위 내에 있기에 충분할 만큼 작은 경우, 베이스밴드 모뎀은 이득 증가를 나타내는 새로운 신호를 보낸다. 소망의 신호 레벨이 클 경우, 베이스밴드 모 뎀은 이득을 줄여서 ADC에 과부하가 걸리지 않도록 한다.

전술한 바와 같이, 관련 기술 수신기들은 갖가지 단점들을 갖는다. 분포 이득이 관련 기술이 수신기들에 채용되는 경우, 이득 제어는 여러 이득 단들 사이에 분포되어야 하며, 인터페이스 레벨들을 고려하면서 분포되어야 한다. 그러나, 각 이득 단이 자체로 그 이득을 수정하는 관련 기술의 수신기들에 있어서, 전체 이득 루프는, 다중 피드백 루프들이 이득 제어 중에 일어나기 때문에, 불안정해질 수 있다.

상기 언급들은, 부가적 또는 선택적인 설명, 특징 및/또는 배경 기술의 적절한 가르침을 위해 적당한 본 명세서에서 참조된다.

본 발명의 목적은 전술한 문제점 및/또는 단점을 적어도 해결하는 것이며, 이후에 서술되는 장점들을 적어도 제공하는 것이다.

본 발명의 다른 목적은 관련 기술의 단점들 중 적어도 하나를 실질적으로 제거하는 수신기 및 이를 작동하는 방법을 제공하는 것이다.

본 발명의 다른 목적은, 채널 선택 필터링 및 이득 할당이 여러 이득 및 필터링 단들에 분포되는 무선 또는 유선 수신기에 있어서 자동 이득 제어를 제공하는 것이다.

본 발명의 다른 목적은, 수신기의 내부 신호 레벨들을 모니터하여 이들 모니터된 레벨들을 이득 제어에 반영하는 이득 제어 회로를 제공하는 것이다.

본 발명의 다른 목적은, 베이스밴드 모뎀이 실제 이득 제어를 발생시키는 개 별 이득 단들을 갖는 수신기 및 이를 작동하는 방법을 제공하는 것이다.

본 발명의 다른 목적은 별도의 이득 단들을 갖는 무선 주파수 수신기를 제공하는 것이고, 이득 제어 회로는 안정성 문제 및 선형성 문제를 감소시키기 위해 이득 단들로써 이득을 조정한다.

본 발명의 다른 목적은, 각 이득 단들로부터 검출 눈금을 수신하고 수신기 내의 전체 이득을 제어하기 위한 분포된 이득 양을 수정함으로써 이득 제어를 제공하여, 노이즈에 대해 증가된 성능 및 증가된 선형성을 달성하기 위한 안정하고 견고한(robust) 이득 제어 방법들을 제공하는 무선 수신기 및 작동 방법을 제공하기 위한 것이다.

본 발명의 다른 목적은, 각 내부 단의 신호 레벨에 대한 충분한 사전 정보를 베이스밴드 또는 수신기 자체에 제공함으로써 고집적 무선 수신기들에 대한 이득 제어 문제점들을 감소시키는 무선 수신기 및 작동 방법을 제공하는 것이다.

본 발명의 다른 목적은, 저잡음 증폭기로부터 아날로그-디지털 변환 이후의 증폭기들까지의 모든 이득 단들을 제어하는 자동 이득 제어를 제공하는 무선 수신기 및 작동 방법을 제공하는 것이다.

본 발명의 다른 목적은, 선형성 및 안정성을 악화시키지 않고 시스템 성능을 증가시키기 위해, 최초 증폭기로부터 아날로그-디지털 변환기 이후의 후단 증폭기까지의 모든 이득 제어 단들을 제어하는 고집적 무선 수신기를 위한 자동 이득 제어 장치를 제공하는 것이다.

본 발명의 다른 목적은 신뢰성 있는 고속, 저잡음, 단일 칩의 CMOS RF 통신 시스템 및 이를 사용하는 방법을 제공하는 것이다.

본 발명의 다른 목적은 선택된 RF 채널에 대해 소망의 이득을 충족시키도록 중앙 제어되는 베이스밴드 구조 및 수신기 내의 다중 이득 제어 단들을 사용하는 단일 칩 상의 CMOS RF 수신기를 제공하는 것이다.

구현되고 넓게 서술된 바와 같이, 본 발명의 목적에 따라서, 그리고 전체적으로 또는 부분적으로 적어서 상기 대상 및 장점을 달성하기 위해, 캐리어 주파수를 갖는 수신된 신호들 중에서 선택 신호들을 증폭시키는 제 1 이득 단(stage), 수신되어 증폭된 캐리어 주파수의 선택 신호들을 혼합하여 베이스밴드의 선택 신호들을 출력하는 복조-혼합기, 베이스밴드의 선택 신호들을 수신하여 채널 내 신호들을 예정된 진폭으로 선택적으로 증폭시키는 복수의 추가 이득 단들을 포함하는 베이스밴드 증폭 회로, 및 하나의 채널을 따르는 상기 제1 이득 단 및 복수의 추가 이득 단들의 출력을 수신하여 각 이득 단들을 제어하도록 결합된 이득 컨트롤러를 포함하고, 상기 채널의 예정된 전체 이득을 달성하기 위해 상기 이득 컨트롤러는 상기 제1 이득 단 및 복수의 추가 이득 단들 사이에 분포된 이득을 제어하는 직접 변환 통신 시스템(direct conversion communication system)이 제공된다.

구현되고 넓게 서술된 바와 같이, 본 발명의 목적에 따라서, 그리고 전체적으로 또는 부분적으로 적어서 상기 대상 및 장점을 더욱 달성하기 위해, 캐리어 주파수를 갖는 선택 신호들을 포함하는 신호들을 수신하는 단계, 수신된 선택 신호들을 제 1 증폭시키는 단계, 제 1 증폭된 선택 신호들의 제 1 출력 레벨을 검출하는 단계, 캐리어 주파수에서 감소된 주파수를 갖는 복조된 선택 신호들을 출력하기 위해 제 1 증폭된 선택 신호들을 복조-혼합하는 단계, 상기 선택 신호들이 예정된 기준에 도달할 때까지 상기 복조된 선택 신호들을 제 2 증폭시키는 단계, 제 2 증폭된 복조된 선택 신호들의 제 2 출력 레벨을 검출하는 단계, 제 2 증폭된 복조된 선택 신호들을 디지털화하는 단계, 상기 디지털화된 선택 신호들의 증폭 양을 검출하고 이에 반응하는 이득 제어 신호를 발생시키는 단계, 및 하나의 채널에 대한 모든 이득 단들의 이득을 제어하기 위하여 상기 이득 제어 신호 및 제 1 및 제 2 출력 레벨들에 따라서 상기 수신된 선택 신호들을 제 1 증폭시키는 단계 및 상기 복조된 선택 신호들을 제 2 증폭시키는 단계 사이에 분포된 상기 하나의 채널에 대한 이득을 제어하는 단계를 포함하고, 상기 제 2 증폭시키는 단계는 선택 신호들을 연속적으로 증폭시키는 단계를 포함하는 통신 시스템을 작동시키는 방법이 제공된다.

부가적인 본 발명의 장점들, 목적들, 및 특징들은 이후에 계속되는 설명에서 부분적으로 설명될 것이고, 부분적으로는 본 발명의 실시로부터 배울 수 있거나 다음의 사항들을 검토할 때 당업자에게 명백하게 될 것이다. 본 발명의 목적들 및 장점들은 첨부되는 청구의 범위에서 특히 지적하는 바와 같이 구현되고 달성될 것이다.

도 1은 관련 기술의 무선 수신기의 블록 다이어그램을 도시하는 다이어그램이다.

도 2는 관련 기술의 직접 변환 무선 수신기를 도시하는 다이어그램이다.

도 3은 직접 변환 수신기의 예시적인 베이스밴드 구조들의 블록 다이어그램을 나타낸다.

도 4는 베이스밴드 구조에서 다중 이득 단들을 갖는 관련 기술의 직접 변환 수신기를 도시한다.

도 5a 및 도 5b는 도 4의 시스템에서의 신호 전파를 도시하는 다이어그램들이다.

도 6은 관련 기술의 수퍼헤테로다인 수신기를 나타내는 블록 다이어그램이다.

도 7은 도 6의 시스템에서의 신호 전파를 나타내는 다이어그램이다.

도 8은 본 발명에 따른 통신 시스템의 양호한 실시예를 나타내는 블록 다이어그램이다.

도 9는 본 발명에 따른 전력 제어 방법의 양호한 실시예를 도시하는 플로우 다이어그램이다.

도 10a 및 도 10b는 도 9의 방법에 따른 다중 이득 단들에 대한 이득 감소 프로세스를 도시하는 다이어그램들이다.

도 11a는 본 발명에 따른 RF 수신기에 대한 전력 제어 방법의 다른 양호한 실시예를 나타내는 플로우 다이어그램이다.

도 11b는 도 11a의 방법에 따른 다중 이득 단들에 대한 이득 증가 프로세스를 나타내는 다이어그램이다.

도 12는 본 발명에 따른 지연 인터벌들을 갖는 이득 제어 방법의 다른 양호한 실시예를 도시하는 다이어그램이다.

도 13은 본 발명에 따른 지연 시간들을 갖는 이득 제어 프로세스의 다른 양호한 실시예를 도시하는 다이어그램이다.

도 14는 이득 제어 신호 발생기의 바람직한 실시예의 다이어그램이다.

본 발명은 동일한 구성요소는 동일한 참조번호로 지칭되는 첨부된 도면을 참조로 하여 자세히 설명될 것이다.

도 8은 본 발명에 따른 통신 시스템의 바람직한 실시예를 도시하는 다이어그램이다. 도 8에 도시된 바와 같이, 통신 시스템(800)은 RF 수신기 회로(803) 및 베이스밴드 모뎀(874)을 포함한다. 안테나(802)는 출력(804)을 듀플렉스 필터(806)에 공급한다. 듀플렉스 필터(806)의 출력(808)은 LNA(810)에 의해 수신되고, LNA(810)의 출력(815)은 혼합기(816) 및 전력 검출 블록(PD)(820)에 의해 수신된다. 혼합기(816)는 또한 LO 신호(824)를 수신한다. 혼합기(816)의 출력(826)은 가변 이득 증폭기(VGA)(830)에 의해 수신된다. VGA(830)의 출력(834)은 전력 검출 블록(PD)(840) 및 BB 필터(836)에 의해 수신된다. BB 필터(836)의 출력(844)은 제 2 VGA(846)으로 공급되고, 제 2 VGA(846)의 출력(850)은 PD(856) 및 제 2 BB필터(852)에 의해 수신된다. 제 3 VGA(862)는 제 2 BB 필터(852)의 출력(860)을 수신한다. 제 3 VGA(862)의 출력(866)은 PD(868)에 의해 수신되고, RF 수신기(803)에서 빠져나와 베이스밴드 모뎀(874)으로 전송되어 ADC(876)으로 입력된다. ADC(876)의 출력(878)은 자동 이득 제어 AGC 블록(884)으로 공급되고, 시스템(800)의 출력 신호가 된다.

AGC(884)의 GAIN_SET 신호(888) 및 GAIN_CTRL 신호(886)와 같은 제어 신호들은 이득 컨트롤러(828)에 의해 수신된다. 이득 컨트롤러(828)는 바람직하게는 추가적인 제어 신호인 GAIN_FRZ_TIME(894)(후술됨)에 의해 또한 조정되고, PD들(820, 840, 856, 868)로부터의 각각의 전력 검출 출력들(822, 842, 858, 870)을 수신한다. 이득 컨트롤러(828)는 제어신호들(812, 832, 848, 864)을 LNA(810), VGA(830), VGA(846) 및 VGA(862)로 각각 출력한다. 이득 컨트롤러(828)로부터의 GAIN_RPT 신호(898)와 같은 상태 신호는 베이스밴드 모뎀(874) 내의 이득 교정 로직(gain calibration logic)(899)에 의해 수신될 수 있다. 로직 블록(896)은 AGC(884) 및 이득 교정 로직(899)의 각각의 출력들(890, 891)을 수신하고, RSSI 신호(892)를 출력한다.

이하, RF 수신기(803)의 작동을 설명하겠다. 안테나(802)는 RF 신호들을 수신한다. 수신된 RF 신호는 다양한 RF 밴드들로 구성된다. 그 다음, 선택된 RF 신호들은 듀플렉스 필터(806)에서 필터링된다. 즉, 밴드 외(out-of-band) RF 신호들(예컨대, 무관한(irrelevant) RF 밴드들)은 듀플렉스 필터(806)에 의해 제거된다. LNA(810)을 통과하는 밴드 내(in-band) RF 신호들은 혼합기(816)에서의 곱(multiplication)에 의해 베이스 신호들로 직접 복조된다. 왜냐하면, LO 신호(824) 주파수가 바람직하게는 캐리어 주파수와 동일하기 때문이다. 저역 변환된 신호(826)는 베이스밴드 회로(829)에서 3개의 단(stage)들에 의해 증폭된다. 바람직하게는, 베이스밴드 회로(829)는 VGA(830), BB 필터(836), VGA(846), BB 필터(852) 및 VGA(862)를 포함한다. 그러나, 본 발명은 여기에 한정되는 것은 아니다. 예를 들면, 부가적인 이득 단들 또는 이득 단들을 위한 다른 회로들이 베이스밴드 회로(829)에 채용될 수 있다. 저역 변환된 신호(826)는 VGA(830)에 의해 증폭된 다음 대응 BB 필터(836)를 통과하여, BB 필터(836)로부터의 노이즈 주입에 의한 신호 대 잡음 비(SNR) 열화(劣化)를 방지한다. 저역 변환된 제 1 증폭 필터링된 신호들(844)은 VGA(850)에 의해 증폭된 다음 대응 BB 필터(852)를 통과하여, 로우 패스 필터에 의한 SNR 열화를 감소시킨다. 저역 변환되어 2번 증폭된 필터링된 신호들(860)은 VGA(862)에 의해 증폭되고, ADC(876)에서 A/D 변환을 위해 필요한 각각의 신호들이 된다.

도 8에서 도시된 바와 같이, 시스템(800)은 제 1 단(예컨대, LNA(810)), 제 2 단(예컨대, VGA(830)), 제 3 단(예컨대, VGA(846)), 및 제 4 단(예컨대, VGA(862))을 포함한다. 제 2 단 내지 제 4 단은 베이스밴드 회로(829)에 포함된다. 따라서, 베이스밴드 모뎀(874)의 제어 하의 RF 수신기(803)는 직접 변환 RF 시스템의 아날로그 프런트엔드로의 소망의 입력 신호를 위한 (예컨대, 분포된) 전체 이득을 바람직하게 제어한다.

이득 컨트롤러(828)는 이득에 있어서 필요한 조정을 나타내는 베이스밴드 모뎀(874)으로부터의 제어 신호(도 8의 GAIN_CTRL)를 수용한다. 모든 이득 단들은, 특정 대응 단의 출력 전력 레벨을 바람직하게 검출하는 대응 전력 검출 블록들(예컨대, 도 8의 PD)을 갖는다. 모니터된 전력 레벨은 신호 레벨들을 대응 이득 단 엘리먼트의 관련 다이내믹 범위 내에 두기 위해 사용된다. GAIN_CTRL 신호가 모뎀(874)으로부터 활성화되면, 이득 컨트롤러(828)는 PD 출력들을 고려하면서 하나 이상의 단들의 이득을 조정한다. 그러나, 베이스밴드 모뎀(874)의 이득 제어는 수신기(803)에서 구현될 수 있다. 이득 컨트롤러(828)의 모니터 기능은 각 이득 단의 전력 레벨이 그 다이내믹 범위 내에 있다는 것을 보장한다. 결과적으로, 다중 이득 단들을 통하는 모든 신호 체인들은 노이즈 및 선형성의 엄격한 요구사항들을 만족시킨다.

도 9는 본 발명에 따른 전력 제어 방법의 양호한 실시예를 도시하는 플로우 다이어그램이다. 도 9에 도시된 바와 같이, 베이스밴드 모뎀으로부터의 복조된 신호 전력은 매우 큰 것으로 가정된다. 단계 S900에서의 시작 이후에, 제어는 단계 S905로 계속된다. 단계 S905에서, 파워 온(power-on)이 된 다음, 전체 이득은 베이스밴드 모뎀의 특정 구현에 따라서 최대 또는 최소 값에 설정된다. 예를 들면, 전체 이득은 소망의 신호(예컨대, 밴드 내 RF 신호)를 검출하기 위해 각 이득 단을 최대 이득으로 설정함으로써 최대 레벨로 설정될 수 있다. 단계 S905에서, 제어는 단계 S910으로 계속된다. 단계 S910에서, 각 이득 단의 PD는 작동하여, 대응되는 검출된 전력 레벨을 바람직하게는 이득 컨트롤러(예컨대, 이득 컨트롤러(828))로 보고한다. 단계 S910에서, 제어는 단계 S915로 계속된다. 단계 S915에서, 베이스밴드 모뎀은 복조된 베이스밴드 데이터에서 유입 밴드 내 신호 레벨을 검출한다. 단계 S915에서, 제어는 단계 S920으로 계속된다. 단계 S920에서, 베이스밴드 모뎀은 이득을 줄이는 결정을 하고, 이득 제어 정보는 바람직하게는 DOWN으로 설정된 GAIN_CTRL 신호 등을 통해 이득 컨트롤러로 보내진다. 단계 S920에서, 제어는 단계 S925로 계속된다. 단계 S925에서, 수신기를 위한 전체 이득은, 어느 단들이 향상된 또는 최상의 성능을 달성하기 위해 이득 제어되는지를 결정하는 이득 컨트롤러에 의해 제어된다. 예시적인 결정 프로세스가 도 9의 단계 S925에 도시되어 있다.

도 9의 단계 S925에서 도시된 바와 같이, 다중 이득 단들 중 하나는 그 단을 위해 예정된 최대값 이하가 되도록 조정된다(예컨대, 안테나에 가장 가까운 단). 단계 S925에서, 제어는 단계 S930으로 계속된다. 단계 S930에서, 수신기의 단 이득이 감소될 수 있는지에 대한 결정이 행해진다. 단계 S900에서의 결정이 긍정적이면, 제어는 선택된 단의 이득이 선택된 이득 단계 크기(selected gain step size) 만큼 감소되는 단계 S950으로 점프한다. 단계 S930의 결정이 부정적이면, 제어는 선택된 이득 단계만큼 최종 이득 단(G(N))의 이득을 감소시킴으로써 전체 이득이 감소되는 단계 S940으로 계속된다. 단계들 S940 및 S950으로부터, 예컨대 제어가 단계 S910으로 뒤로 점프하는 도 9에 도시된 바와 같이, 유입 밴드 내 신호의 이득의 결정이 행해진다. 선택적으로, 상기 프로세스는 단계들 S940 및 S950 이후에 종료될 수 있다.

도 9 내지 10B를 참조하여 예시적인 이득 조정 프로세스를 설명하겠다. 도 10A에 도시된 바와 같이, 신호레벨 조정 이전의 초기에 할당된 이득(1005)은 제 1 단(1022)(예컨대, 도 8의 LNA(810))을 가지고, 제 2 단(1024)(예컨대, 도 8의 VGA(830))은 신호 레벨(1020)의 대응 상한(예컨대, 최대 신호가 허용되는 레벨)을 넘는다. 복조된 밴드 내 신호 레벨이 높아지면, DOWN 신호(예컨대, GAIN_CTRL)는 모뎀(예컨대, 모뎀(874))에서 발생된다.

이득 컨트롤러(예컨대, 이득 컨트롤러(828))는 각 단의 신호 레벨 및 이득 할당을 이미 알고 있기 때문에, 이득 컨트롤러는 향상된 또는 최적의 이득 분포를 직접 결정할 수 있다. 상기 결정에서 사용되는 기준은 무선 수신기의 실제 구성에 좌우되나, 일반적으로 노이즈 및 선형성 사이에서 트레이드-오프 관계이다. 도 10a 를 참조하면, 입력 신호 레벨(1010)이 올라갈 때, 내부 이득 단의 신호 레벨은 거의 동일한 양만큼 올라간다. 노이즈 및 선형성은 프런트엔드 회로들(예컨대, 혼합기 이전의 LNA 또는 VGA)에 매우 의존하므로, 프런트엔드 회로들의 최대 경계(도 9의 Pmax)에 가능한 한 가까이에 신호 레벨이 있도록 하는 것이 바람직하다. 따라서, 이득 감소가 필요하면, 도 9에 도시된 바와 같이 안테나에 가장 가까운 단의 이득을 감소시키는 것이 바람직하다. 그러나, 본 발명은 여기에 한정되는 것은 아니다. 다시, 또는 도 10a의 초기에 할당된 이득(1005)에서 도시되는 바와 같이, 제 1 및 제 2 이득 단들에서의 신호 레벨이 최고 경계를 넘고, 따라서 제 1 단(LNA)의 이득은 이득 제어를 위해 감소되어 향상된 또는 최적의 이득 분포를 달성한다. 이러한 감소는 도 10a의 할당된 이득(1015)에서 도시되어 있다. 신호레벨 변경은 조정 프로세스에 영향을 준다.

도 10a에 도시된 예에 있어서, 일부 이득 단들은 대응 다이내믹 범위 밖에 있다. 실제로, 이러한 상황이 일어나기 쉽다. 왜냐하면, 사전 계획 및 회로 설계가 최악의 경우의 시나리오를 기초로 하기 때문이다. 따라서, 엄격한 전송 조건에 있어서, 회로가 적절히 설계되면, 수신기의 신호 레벨은 경계 내에 잘 한정되어진다. 그럼에도 불구하고, 결정 전력 레벨 또는 피크 전력 레벨은 안전한 작동을 위해 적절한 마진을 갖도록 설계되어야 한다.

도 10B를 참조하여 다른 예의 이득 조정 프로세스를 설명하겠다. 도 10b에 도시된 예에 있어서, 이득 할당(1050)에 있어서 제 1 단 대신에 제 2 단만이 초과 이득을 갖는다. 제 2 단(1024)의 신호 레벨은 신호 레벨(1020) 상한 이상이다. 따 라서, 이득 컨트롤러는 제 1 단 대신에 제 2 단의 이득을 감소시켜 향상된 또는 최적의 이득 분포(1060)를 갖는다. 다시, 할당된 이득에서의 신호 레벨 변경(1055)은 이득 조정 프로세스에 영향을 미친다.

도 11은 본 발명에 따른 전력 제어 방법의 다른 양호한 실시예를 도시하는 플로우 다이어그램이다. 도 11에 도시된 바와 같이, 베이스밴드 모뎀으로부터의 복조된 신호 전력은 매우 작은 것으로 가정된다. 이득을 증가시키기 위한 제어 방법은 단계 S1100에서 시작한다. 단계 S1100에서, 제어는 단계 S1105로 계속되는데, 단계 S1105에서, 파워-온 이후, 전체 이득은 베이스밴드 모뎀의 특정 구현에 따라서 최대 또는 최소 값으로 설정된다. 예를 들면, 전체 이득은 최대 레벨로 설정되어 소망의 신호를 검출할 수 있다. 단계 S1105에서, 제어는 단계 S1110으로 계속되는데, 단계 S1110에서 각 이득 단에서의 PD는 작동하여 그 전력 레벨을 이득 컨트롤러(예컨대, 이득 컨트롤러(828))에 바람직하게 보고한다. 단계 S1110에서, 제어는 단계 S1115로 계속되는데, 단계 S1115에서, 베이스밴드 모뎀은 복조된 베이스밴드 디지털 데이터로부터 유입 밴드 인 신호 레벨을 검출한다. 단계 S1115에서, 제어는 단계 S1120으로 계속되는데, 단계 S1120에서 베이스밴드 모뎀은 이득을 증가시키는 결정을 하고, 이득 제어 정보는 UP로 설정된 GAIN_CTRL 신호 등을 통해 이득 컨트롤러로 바람직하게 보내진다. 단계 S1120에서, 제어는 단계 S1125로 계속되는데, 단계 S1125에서, 수신기를 위한 전체 이득은 어느 단이 향상된 또는 최적의 성능을 달성하기 위해 이득 제어되는지를 결정하는 이득 컨트롤러에 의해 제어된다. 예시적인 결정 프로세스는 도 11의 단계 S1125에 도시되어 있다.

도 11의 단계 S1125에서 도시된 바와 같이, 다중(즉, N) 이득 단들(예컨대, 1≤i≤N) 중 하나는 증가되지만(예컨대, 안테나에 가장 가까운 단) 그 단을 위한 예정된 최대값(예컨대, Pmax) 아래로 조정된다. 단계 S1125에서, 제어는 단계 S1130으로 계속되는데, 단계 S1130에서, 수신기의 단 이득을 위해 결정된 증가는 바람직하게는 예정된 이득 단계 크기만큼 실행된다. 단계 S1130에서, 유입 밴드 내 신호의 이득의 결정은 예를 들면, 도 11에 도시된 바와 같이 실행되고, 제어는 단계 S1110으로 되돌아간다. 증가하는 이득을 위한 설계 기준은 시스템 내의 전체 선형성의 요구 사항을 열화시킴없이 이득(예컨대, 단 및/또는 전체 이득)을 조정하는 것을 포함한다. 이득이 상한 신호 경계(1120)를 넘지 않는다는 것을 확실히 함으로써 안테나에 가장 가까운 이득 단을 선택함으로써, 향상된 또는 최적의 노이즈 및 선형성 성능은 동시에 달성될 수 있다.

도 11b는 이득 증가 프로세스의 예를 도시한다. 이득 할당(1150)에 도시된 제 1 이득 단은 충분한 단을 갖고 있지 않으므로, 부가적인 이득이 제 1 이득 단(1110)에 할당되어 이득 할당(1160)을 이끌어낸다. 신호 레벨 변경(1155)은 이득 조정 프로세스에 영향을 줄 수 있고, 신호 레벨 변경 이후의 상태를 나타낸다.

본 발명에 따른 이득 제어 시스템 및 방법의 다른 바람직한 실시예에 있어서, 이득의 단계 크기가 이득 단계 크기 및 조정가능 지연을 조정함으로써 조정될 수 있다. 예를 들면, 도 8에 도시된 GAIN_SET(888) 및 GAIN_FRZ_TIME(894) 신호들이 사용될 수 있고, 따라서 더욱 융통성 있고 빠른 이득 추적이 실현될 수 있다. GAIN_SET 신호는 바람직하게는 디지털 이득 제어 엘리먼트들을 갖는 VGA에서 사용 될 수 있다. 바람직한 실시예에서, 이득 세팅 레지스터들이 대응 VGA들에 사용되면, 임의의 이득이 수신기 및 베이스밴드 모뎀 간의 직렬 인터페이스 또는 다른 가능한 연결장치에 의해 소망의 레지스터에 설정될 수 있다. 유익하게는, 이득 설정 프로세스의 로버스트니스(robustness)는 이득 설정이 즉시적이고 매우 정확하기 때문에 증가된다.

GAIN_SET 신호(888)는 이득 교정에 있어서 부가적인 역할을 할 수 있다. 이득 특성은 시스템 설계 시에 상당히 선형적이지만, 결과적인 이득 커브는 프로세스 변형 때문에 비 선형적이기 쉽다. GAIN_SET 신호(888) 및 GAIN_RPT 신호들(898)은 할당된 이득의 설계 값 또는 이상적 값과 특정 시스템(800)에 의해 보고된 바와 같은 실제 결과를 비교함으로써 상기 에러들을 보정하도록 사용된다. GAIN_RPT 신호가 활성화되면, 바람직하게는 이득 컨트롤러는 GAIN_SET 신호로부터 발생된 이득 설정 값을 베이스밴드 모뎀 등에 전송한다. 베이스밴드 모드는 정보와 복조된 신호를 비교함으로써 이득 에러를 검출한다.

GAIN_FRZ_TIME 신호(894)는 부가적인 제어 기능을 제공할 수 있다. GAIN_FRZ_TIME 신호(894)는 이득 단계 크기가 이상적이지 않을 때 이득의 업데이트 인터벌을 제어하기 위해 사용될 수 있다. 출원인에 의해 결정된 바와 같이, 수신기 시스템들의 실제 설계에 있어서, 특히 디지털 이득 제어에 있어서, 이득 제어를 위한 비트들의 수는 부담(burden)이 되고, 비트들의 수의 증가는 수신기를 복잡하게 한다. 따라서, 통신 시스템 및 방법의 다른 양호한 실시예는 거친 튜닝 및 미세 튜닝(coarse and fine tuning)을 위한 2개 단계의 이득 제어를 사용한다. 실제 예에 서처럼, 수신기 상태(the state-of-the-receiver)는 스위치 모드에서도 이산적인 방법으로 LNA의 이득을 제어한다. 수신기 시스템의 잠재적 문제점은, 복조된 신호가 급격한 이득 변경을 겪을 때의 SNR의 열화이고, 이는 다시 신호의 요동(fluctuation)을 초래한다. 큰 신호 요동이 자주 발생하면 SNR의 열화는 악화된다. GAIN_FRZ_TIME 신호(894)는 바람직하게는 SNR 열화의 가능성을 줄이기 위해 사용된다. GAIN_FRZ_TIME(894) 신호는 바람직하게는 큰 이득 단계 크기들을 갖는 이득 단계들에 적용되고, 그 단을 위한 2개의 연속적인 이득 변경들 간이 최소 시간 인터벌을 설정한다. 따라서, 도 12에 도시된 이득 제어 프로세스의 양호한 실시예에서 도시된 바와 같이, GAIN_FRZ_TIME은 이득의 연속적인 거친 튜닝들 간이 이득 변경의 수를 나타낸다. 예를 들면, 도 12에 도시된 바와 같이, 이득에 있어서의 거친 튜닝을 갖는 이득 단의 신호 레벨이 도 9 및 도 11a에 대해 상기 논의된 요구 사항들을 충족할지라도, 거친 튜닝은 카운터 값이 10에 도달할 때까지 블록킹될 것이다(이것은 도 12에만 적용이 되고, 실제 수는 전체 아키텍처에 좌우된다).

도 13은 2개의 단계 이득 제어 프로세스(예컨대, 거친 튜닝 및 미세 튜닝)의 구현에 대한 다른 양호한 실시예를 나타낸다. 도 13에 도시된 바와 같이, 이득 고정 신호(gain freeze signal)인 GAIN_FRZ_TIME 신호(894)가 거친 이득 튜닝을 가능케 하는 절대 시간 인터벌로 정의된다. 따라서, 거친 이득 튜닝은 GAIN_FRZ_TIME 인터벌 동안에만 작동된다.

도 14는 이득 제어 신호 발생기의 양호한 실시예를 도시하는 다이어그램이다. 도 14에 도시된 바와 같이, 발생기(1400)는 바람직하게는 디지털 이득 루프에 서 이득 제어 신호(예컨대, GAIN_CTRL 신호)를 발생시킨다. 관련 기술의 PDM 접근법과는 달리, 베이스밴드 모뎀은 이득 제어 방향에 따라서 UP 또는 DOWN 신호를 발생시킨다. 바람직하게는, 이득 제어의 신호가 없으면, 신호가 모뎀에서 발생되지 않는다. 도 14에 도시된 바와 같이, 예를 들면, 삼-상태(tri-state) 버퍼(1410)가 발생기(1400)에서 사용되어 상기 이득 제어를 달성한다. 수신기 측에서, 저항 분할기(resistor divider)(1420) 및 2개의 레벨 검출기들(1430, 1440)이 사용되어, 이득 변화의 사인(sign)을 검출하는 레퍼런스 발생기(reference generator)를 형성한다. 회로(1400)의 작동을 이하 설명하겠다. 이득 변화가 없으면, COM 노드(1450)는 접지 및 전력 소스 전압 Vcc 사이에 직렬로 결합된 R1, R2의 두 개의 저항의 상대적인 저항값에 의해 정의되는 전압으로 유지된다. 이득이 증가될 때, 모뎀은 UP_CNT 신호(1460)의 양의 펄스를 발생시킴으로써 UP 전류를 발생시킨다. 임계 검출기(1410)의 입력 또는 COM 노드는 하이(high)로의 천이를 겪는다. COM 노드의 하이로의 천이는 바람직하게는 이득 증가는 나타내기 위해 사용된다. 이득이 감소되면, GAIN_DOWN 신호는 로우(low)에서 하이로의 천이를 겪는다. GAIN_UP 및 GAIN_DOWN 신호들(1464, 1466)은 바람직하게는 이득 컨트롤러에서 실제 이득 제어 신호처럼 사용된다. 따라서, GAIN_UP 및 GAIN_DOWN 신호들은 대응 UP_CNT 및 DOWN_CNT 신호들(1460, 1462)을 발생시킨다. 따라서, 이득 증가 및 이득 감소 신호들은 이득 제어 신호 발생기(1400)와 같은 저항 분할기 및 임계 검출기의 도움으로 신호 와이어를 사용하여 전송될 수 있다.

전술한 바와 같이, 수신기의 선택적인 양호한 실시예들은, GAIN_SET 신호(888), GAIN_RPT 신호(898) 및 GAIN_FRZ_TIME 신호(894)를 포함하는 부가적인 제어 신호들을 갖는 시스템(800)을 사용하여 구현될 수 있다. 따라서, 이들 신호들은 전술한 시스템(800)의 양호한 실시예에 대해 선택적인 것으로 생각될 수 있다.

전술한 바와 같이, 시스템(800)은 ADC(876)로부터 단일 출력신호를 발생시킨다. 그러나, 시스템(800)은 제 2 혼합기, 제 2 베이스밴드 회로 및 제 2 ADC를 더욱 포함하여 제 2 채널을 대해 제 2 디지털 신호를 발생시킬 수 있다. 그러면, ADC(876)의 디지털 출력 신호들은 바람직하게는 I 채널 및 Q 채널 중 하나이다. I 및 Q 신호들의 2개의 세트들은 시스템(800)의 능력을 증가시키기 위해 사용되어 노이즈 또는 혼신에도 불구하고 수신된 정보를 식별 또는 유지할 수 있다. 다른 위상을 갖는 2개 타입의 신호들을 전송하는 것은 정보의 손실 또는 변경의 가능성을 줄인다. 더욱이, 이득 컨트롤러(828) 또는 부가적 이득 컨트롤러는 본 발명의 양호한 실시예들에 따라 다중 단 이득을 제어하기 위해 사용될 수 있다.

본 발명은 GSM, PCS, 및 IMT2000과 같은 무선 통신 수신기들에서의 이득 제어를 위해 사용될 수 있다. 본 발명은 혼신 문제를 갖는 통신 채널에 있어서의 이득 제어를 다루기 때문에, 본 발명은 케이블 모뎀과 같은 유선 통신 수신기에 있어서의 이득 제어를 달성하기 위해서도 사용될 수 있다.

전술한 바와 같이, 통신 시스템에 대한 이득 제어 시스템 및 방법의 양호한 실시예는 다양한 장점들을 갖는다. 이득 제어는 베이스밴드 모뎀에 의해서 활성화만 되므로, 안정성은 이슈가 되지 않는다. 수신기 회로 및 이를 작동하는 방법의 양호한 실시예는 분포 이득 할당이 필요할 때, 예를 들면 강한 혼신과 약한 신호 조건의 경우에, 이득 제어 효율을 증가시킨다. 분포 이득 할당은 무선 또는 유선 고집적 수신기 등에 있어서 탁월한 노이즈 및 선형성 성능을 얻기 위해 매우 필요하다. 집적 수신기 설계에 있어서, 양호한 실시예는 증폭기 및 필터링 단들을 캐스케이드 연결하는 것을 포함한다. 본 발명에 따른 양호한 실시예들은 예정된 설계 기준에 대하여 이득에 있어서의 변화 및 내부 단들의 신호 레벨을 측정한다. 더욱이, 수신기 및 제어의 양호한 실시예들은, 이득의 거친 튜닝 및 미세 튜닝이 채용되어 사용되는 아날로그 및 디지털 이득 제어의 타입에 상관없이 독립적 AGC 루프에 의해 발생되는 문제들을 감소시키는 시스템에 적용가능하다. 따라서, 양호한 실시예들은, 채널 선택 필터링 및 이득 할당이 여러 이득 및 필터링 단들에 분포되는 고집적 무선 수신기에서 자동 이득 제어를 구현할 수 있다. 양호한 실시예들은 최적의 다이내믹 범위를 갖으면서 안정성 문제를 갖지 않는 로버스트 이득 제어 루프를 제공하고, 이득 제어 신호의 발생은 디지털 이득 제어를 위해 존재한다.

전술한 실시예 및 장점은 단지 설명을 위한 것이고 본 발명을 제한하는 것으로 해석되어서는 아니된다. 본 발명은 다른 타입의 장비에도 쉽게 적용될 수 있다. 본 발명의 상기 설명은 단지 설명만을 위한 것이며, 청구의 범위를 한정하는 것은 아니다. 많은 변형, 수정 등이 본 발명의 기술분야의 당업자에게 명백할 것이다. 청구의 범위에 있어서, 장치 플러스 기능(means-plus-function)의 구절은, 언급된 기능을 실행한 바와 같은 본 명세서에 설명된 구조들을 포함하고, 구조적 균등물 및 균등적 구조물을 포함하기 위한 것이다.

Claims

캐리어 주파수를 갖는 수신된 신호들 중에서 선택 신호들을 증폭시키는 제 1 이득 단(stage);

수신되어 증폭된 캐리어 주파수의 선택 신호들을 혼합하여 베이스밴드의 선택 신호들을 출력하는 복조-혼합기;

베이스밴드의 선택 신호들을 수신하여 채널 내 신호들을 예정된 진폭으로 선택적으로 증폭시키는 복수의 추가 이득 단들을 포함하는 베이스밴드 증폭 회로; 및

하나의 채널을 따르는 상기 제1 이득 단 및 추가 이득 단들의 출력들을 수신하여 상기 제1 이득 단 및 추가 이득 단들 각각을 제어하도록 결합된 이득 컨트롤러를 포함하고,

상기 채널에 대한 직접 변환 통신 시스템(direct conversion communication system)의 예정된 전체 이득을 달성하기 위해, 상기 이득 컨트롤러는 상기 체널을 따르는 상기 제1 이득 단 및 추가 이득 단들 간에 분포된 이득을 제어하는 직접 변환 통신 시스템.
제 1 항에 있어서,

상기 이득 컨트롤러는 대응되는 선형 범위에서 상기 각 이득 단들을 동작시키는 것을 특징으로 하는 직접 변환 통신 시스템.
제 1 항에 있어서,

상기 베이스밴드의 선택 신호들의 인접 채널에서의 간섭은 상기 복수의 추가 이득 단들로 입력될 때의 채널 내 신호들보다 더 큰 전력 레벨을 갖는 것을 특징으로 하는 직접 변환 통신 시스템.
삭제
제 1 항에 있어서,

상기 복수의 추가 이득 단들의 마지막 이득 단으로부터의 선택된 채널 내 신호들을 디지털 신호들로 변환시키는 A/D 변환 유닛;

상기 제1 이득 단 및 추가 이득 단들 사이에 분포된 이득을 제어하기 위하여, 상기 A/D 변환 유닛으로부터 수신된 디지털 신호들의 이득을 모니터하여 상기 이득 컨트롤러에 제어 신호를 출력하는 모뎀 이득 제어 회로를 더 포함하는 것을 특징으로 하는 직접 변환 통신 시스템.
제 5 항에 있어서,

상기 이득 단들에서의 프로세서 에러를 결정하기 위하여, 기설정 분포 이득 레벨이 상기 디지털 신호들의 실제 이득과 비교되는 것을 특징으로 하는 직접 변환 통신 시스템.
제 5 항에 있어서,

상기 이득 컨트롤러는 상기 전체 이득을 변경시키기 위한 상기 제어 신호를 수신하여, 상기 전체 이득에 대한 변경을 상기 제1 이득 단 및 추가 이득 단들 각각에 분포시키는 것을 특징으로 하는 직접 변환 통신 시스템.
제 7 항에 있어서,

상기 이득 컨트롤러는 상기 이득 단들 중 적어도 하나의 이득 단을 선형 범위로 조정함으로써 전체 이득 변경을 구현하는 것을 특징으로 하는 직접 변환 통신 시스템.
제 7 항에 있어서,

상기 이득 컨트롤러는 상기 복수의 추가 이득 단들에서 안테나에 가장 가까운 이득 단 및 최초 이득 단 중 하나를 예정된 이득 단계(step)만큼 조정함으로써 전체 이득 변경을 구현하는 것을 특징으로 하는 직접 변환 통신 시스템.
제 1 항에 있어서,

상기 이득 컨트롤러는 2단계 이득 제어를 구현하고, 제 1 거친 조정은 예정된 시간 간격 동안 단 한번 선택된 이득 단에서 구현되고, 제 2 미세 조정은 상기 예정된 시간 간격과 독립적으로 구현되는 것을 특징으로 하는 직접 변환 통신 시스템.
제 1 항에 있어서,

상기 캐리어 주파수를 갖는 신호들을 수신하는 안테나;

수신된 선택 신호들을 필터링하는 안테나에 결합된 RF 필터;

상기 복수의 추가 이득 단들 중 마지막 이득 단으로부터 선택 신호들을 디지털 신호들로 변환시키는 A/D 변환 유닛; 및

상기 디지털 신호들을 수신하는 이산 시간 신호 프로세싱 유닛을 더 포함하는 것을 특징으로 하는 직접 변환 통신 시스템.
캐리어 주파수를 갖는 선택 신호들을 포함하는 신호들을 수신하는 단계;

상기 수신된 선택 신호들을 제 1 증폭시키는 단계;

상기 1 증폭된 선택 신호들의 제 1 출력 레벨을 검출하는 단계;

상기 캐리어 주파수에서 감소된 주파수를 갖는 복조 선택 신호들을 출력하기 위해 상기 제 1 증폭된 선택 신호들을 복조-혼합하는 단계;

상기 선택 신호들이 예정된 조건에 도달할 때까지 복수의 이득 단들에서 상기 복조 선택 신호들을 제 2 증폭시키는 단계;

상기 제 2 증폭된 복조 선택 신호들의 제 2 출력 레벨을 검출하는 단계;

상기 제 2 증폭된 복조 선택 신호들을 디지털화하는 단계;

상기 디지털화된 선택 신호들의 증폭 양을 검출하여 이에 반응하여 이득 제어 신호를 발생시키는 단계; 및

하나의 채널에 대한 모든 이득 단들의 이득을 제어하기 위하여, 상기 이득 제어 신호 및 제 1 및 제 2 출력 레벨들에 따라 상기 수신된 선택 신호들을 제 1 증폭시키는 단계 및 상기 복조 선택 신호들을 제 2 증폭시키는 단계 사이에 분포된 상기 하나의 채널에 대한 이득을 제어하는 단계를 포함하는 통신 시스템을 작동시키는 방법.
제 12 항에 있어서,

상기 제 2 증폭시키는 단계는 2번 이상 선택 신호들을 연속적으로 증폭시키는 단계를 포함하고, 제 1 및 제 2 출력 레벨들은 전력 레벨들인 것을 특징으로 하는 통신 시스템을 작동시키는 방법.
제 12 항에 있어서,

상기 이득을 제어하는 단계는 단일의 예정된 양 또는 선택된 이득 단계 크기만큼 제 1 증폭시키는 단계 및 제 2 증폭시키는 단계 중 하나의 이득 제어를 구현하는 단계를 포함하는 것을 특징으로 하는 통신 시스템을 작동시키는 방법.
제 14 항에 있어서,

상기 예정된 양은 안테나에 가장 가까운 이득 단에서 구현되는 증가 및 감소 중 하나인 것을 특징으로 하는 통신 시스템을 작동시키는 방법.
제 12 항에 있어서,

상기 수신된 선택 신호들을 필터링하는 단계;

최종 순서의 증폭 단계 외의 순차적인 증폭 단계들의 각 출력을 저역 통과 필터링하는 단계;

상기 순차적으로 증폭된 선택 신호들을 디지털 신호들로 A/D 변환시키는 단계; 및

상기 디지털 신호들을 이산 시간 신호 프로세싱하는 단계를 포함하며,

상기 복조 선택 신호들을 제 2 증폭시키는 단계는 상기 복수의 이득 단들에서 선택 신호들을 연속적으로 증폭시키는 단계를 포함하고, 상기 이득을 제어하는 단계는 관련된 동적 증폭 범위 밖에 있는 상기 선택 신호들을 연속적으로 증폭시키는 단계에서 선택된 한 단계 및 상기 수신된 선택 신호들을 제1 증폭하는 단계 중하나의 이득 제어를 구현하는 단계를 포함하는 것을 특징으로 하는 통신 시스템을 작동시키는 방법.
삭제
제 12 항에 있어서,

상기 통신 시스템은 핸드폰(Cellular Phone), PDA(Personal Digital Assistant), 인터넷 장비, 원격 제어 장치 및 랩탑 컴퓨터 중 하나인 것을 특징으로 하는 통신시스템을 작동시키는 방법.