JPH0851329A - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JPH0851329A JPH0851329A JP18694294A JP18694294A JPH0851329A JP H0851329 A JPH0851329 A JP H0851329A JP 18694294 A JP18694294 A JP 18694294A JP 18694294 A JP18694294 A JP 18694294A JP H0851329 A JPH0851329 A JP H0851329A
- Authority
- JP
- Japan
- Prior art keywords
- time constant
- circuit
- fading
- agc circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 時定数回路により設定された時定数に基づき
利得制御回路が可変利得増幅器の利得を制御するＡＧＣ
回路に関し、許容できる固定劣化の範囲でフェージング
による受信入力レベル変動の抑圧特性を改善する。 【構成】 入力信号又は出力信号或いは利得制御回路の
出力信号から伝送路のフェージング状態を判定し、この
判定結果に応じて複数の時定数回路の内のいずれかを選
択してＡＧＣ回路の時定数とする。
利得制御回路が可変利得増幅器の利得を制御するＡＧＣ
回路に関し、許容できる固定劣化の範囲でフェージング
による受信入力レベル変動の抑圧特性を改善する。 【構成】 入力信号又は出力信号或いは利得制御回路の
出力信号から伝送路のフェージング状態を判定し、この
判定結果に応じて複数の時定数回路の内のいずれかを選
択してＡＧＣ回路の時定数とする。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＡＧＣ回路に関し、特に
ディジタル無線受信装置に用いられるＡＧＣ（自動利得
制御）回路に関するものである。
ディジタル無線受信装置に用いられるＡＧＣ（自動利得
制御）回路に関するものである。
【０００２】ディジタル無線受信装置等においては、伝
送路にフェージングなどが発生するとその受信レベルが
低下するため、このような受信信号のレベルを常に一定
のレベルに保つ為のＡＧＣ回路が必要となる。
送路にフェージングなどが発生するとその受信レベルが
低下するため、このような受信信号のレベルを常に一定
のレベルに保つ為のＡＧＣ回路が必要となる。
【０００３】
【従来の技術】図１１は従来より知られているＡＧＣ回
路を示したもので、図中、１は可変利得増幅器を示し、
この可変利得増幅器１はｎ段の増幅器ＡＭＰ１〜ＡＭＰ
ｎと、これらの増幅器ＡＭＰ１〜ＡＭＰｎの間に挿入さ
れたn-1段の可変減衰器ＶＡＴＴ１〜ＶＡＴＴn-1とで構
成されている。
路を示したもので、図中、１は可変利得増幅器を示し、
この可変利得増幅器１はｎ段の増幅器ＡＭＰ１〜ＡＭＰ
ｎと、これらの増幅器ＡＭＰ１〜ＡＭＰｎの間に挿入さ
れたn-1段の可変減衰器ＶＡＴＴ１〜ＶＡＴＴn-1とで構
成されている。
【０００４】このような可変利得増幅器１の出力信号は
検波器２によって直流電圧に変換され、この直流電圧に
対応した出力電圧を時定数回路３が発生する。
検波器２によって直流電圧に変換され、この直流電圧に
対応した出力電圧を時定数回路３が発生する。
【０００５】この時定数回路３から発生された出力電圧
は利得制御回路４で基準電圧Ｖrefと比較され、両者の
差電圧によって可変利得増幅器１の可変減衰器ＶＡＴＴ
１〜ＶＡＴＴn-1 を制御して常に一定の出力電圧を発生
するようにしている。
は利得制御回路４で基準電圧Ｖrefと比較され、両者の
差電圧によって可変利得増幅器１の可変減衰器ＶＡＴＴ
１〜ＶＡＴＴn-1 を制御して常に一定の出力電圧を発生
するようにしている。
【０００６】
【発明が解決しようとする課題】上記の従来のＡＧＣ回
路における時定数回路３は、ＡＧＣ回路としての制御
（応答）速度を規定するものであり、この時定数回路３
の時定数は伝送する信号の変調方式によりその固定劣化
（ビット誤り率ＢＥＲの劣化の意味）が少なくなるよう
な値に設定されている。
路における時定数回路３は、ＡＧＣ回路としての制御
（応答）速度を規定するものであり、この時定数回路３
の時定数は伝送する信号の変調方式によりその固定劣化
（ビット誤り率ＢＥＲの劣化の意味）が少なくなるよう
な値に設定されている。
【０００７】すなわち、無線受信装置の固定劣化は、受
信レベル低下や帯域内振幅偏差の増加などの原因により
受信信号のＳ／Ｎ劣化、復調器における再生キャリアの
Ｓ／Ｎ劣化、クロック抽出回路のジッタ成分の増加など
による識別回路の識別誤りによるものが支配的となって
いるが、このため、伝送路（無線回線）にフェージング
が発生し受信入力レベルが低下した場合、ＡＧＣ回路の
時定数により固定劣化が更に増加しないようにする必要
があり、このため時定数を大きくし（ＡＧＣ回路の応答
速度を遅くし）、ＡＧＣ回路のビット誤り率が小さくな
るようにする必要がある。
信レベル低下や帯域内振幅偏差の増加などの原因により
受信信号のＳ／Ｎ劣化、復調器における再生キャリアの
Ｓ／Ｎ劣化、クロック抽出回路のジッタ成分の増加など
による識別回路の識別誤りによるものが支配的となって
いるが、このため、伝送路（無線回線）にフェージング
が発生し受信入力レベルが低下した場合、ＡＧＣ回路の
時定数により固定劣化が更に増加しないようにする必要
があり、このため時定数を大きくし（ＡＧＣ回路の応答
速度を遅くし）、ＡＧＣ回路のビット誤り率が小さくな
るようにする必要がある。
【０００８】また、変調方式によっても時定数は異な
り、変調方式によらずビット誤り率が一定になるために
は、図１２に示すように変調方式が多値化するほど時定
数を大きくしなければならない。
り、変調方式によらずビット誤り率が一定になるために
は、図１２に示すように変調方式が多値化するほど時定
数を大きくしなければならない。
【０００９】この結果、時定数を大きくすると、フェー
ジングによる受信入力レベル変動の抑圧が出来なくなる
とともに、変調方式が多値化すればするほど劣化すると
いう問題点があった。
ジングによる受信入力レベル変動の抑圧が出来なくなる
とともに、変調方式が多値化すればするほど劣化すると
いう問題点があった。
【００１０】従って本発明は、時定数回路により設定さ
れた時定数に基づき利得制御回路が可変利得増幅器の利
得を制御するＡＧＣ回路において、許容できる固定劣化
の範囲でフェージングによる受信入力レベル変動の抑圧
特性を改善することを目的とする。
れた時定数に基づき利得制御回路が可変利得増幅器の利
得を制御するＡＧＣ回路において、許容できる固定劣化
の範囲でフェージングによる受信入力レベル変動の抑圧
特性を改善することを目的とする。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係るＡＧＣ回路は、図１に原理的に示すよ
うに、入力信号から伝送路のフェージング状態を判定す
るフェージング判定部５と、複数の時定数回路３と、該
フェージング判定部５の判定結果に応じて該複数の時定
数回路３の内のいずれかを選択する時定数切替制御回路
６と、を備えている。
め、本発明に係るＡＧＣ回路は、図１に原理的に示すよ
うに、入力信号から伝送路のフェージング状態を判定す
るフェージング判定部５と、複数の時定数回路３と、該
フェージング判定部５の判定結果に応じて該複数の時定
数回路３の内のいずれかを選択する時定数切替制御回路
６と、を備えている。
【００１２】上記のＡＧＣ回路において、該フェージン
グ判定部５は、入力信号レベルに反比例した時定数を選
択するための判定結果を出力することができ、入力信号
の代わりに利得制御回路４の出力信号から判定してもよ
い。
グ判定部５は、入力信号レベルに反比例した時定数を選
択するための判定結果を出力することができ、入力信号
の代わりに利得制御回路４の出力信号から判定してもよ
い。
【００１３】また上記のフェージング判定部５は、入力
信号の周波数帯域中の少なくとも２つの周波数成分につ
いてレベル検出を行い、該レベル同士の差に比例した時
定数を選択するための判定結果を出力することができ
る。
信号の周波数帯域中の少なくとも２つの周波数成分につ
いてレベル検出を行い、該レベル同士の差に比例した時
定数を選択するための判定結果を出力することができ
る。
【００１４】この場合も、該フェージング判定部５は、
入力信号の代わりに該ＡＧＣ回路の出力信号から判定し
てもよい。
入力信号の代わりに該ＡＧＣ回路の出力信号から判定し
てもよい。
【００１５】このフェージング判定部５は、該周波数成
分のレベル検出をそれぞれのフィルタにより行うことが
でき、或いは該周波数成分のレベル検出をタイミング信
号により各周波数成分の信号を切り替えて発生するＶＣ
Ｏで行ってもよい。
分のレベル検出をそれぞれのフィルタにより行うことが
でき、或いは該周波数成分のレベル検出をタイミング信
号により各周波数成分の信号を切り替えて発生するＶＣ
Ｏで行ってもよい。
【００１６】また、本発明に係るＡＧＣ回路は、後続の
復調器の識別回路の誤差信号を検出して積分する積分回
路と、該積分回路の積分値からフェージング状態を判定
するフェージング判定部と、複数の時定数回路と、該フ
ェージング判定部の判定結果に応じて該複数の時定数回
路の内のいずれかを選択する時定数切替制御回路と、を
備えたものとすることができる。
復調器の識別回路の誤差信号を検出して積分する積分回
路と、該積分回路の積分値からフェージング状態を判定
するフェージング判定部と、複数の時定数回路と、該フ
ェージング判定部の判定結果に応じて該複数の時定数回
路の内のいずれかを選択する時定数切替制御回路と、を
備えたものとすることができる。
【００１７】
【作用】図１に示す本発明に係るＡＧＣ回路において
は、フェージング判定部５は入力信号（又はこの入力信
号の代わりに利得制御回路４の出力信号、或いはＡＧＣ
回路の出力信号）を受けて伝送路のフェージング状態を
判定する。
は、フェージング判定部５は入力信号（又はこの入力信
号の代わりに利得制御回路４の出力信号、或いはＡＧＣ
回路の出力信号）を受けて伝送路のフェージング状態を
判定する。
【００１８】これは例えば、入力信号レベルが大きくな
れば小さい時定数を選択し入力信号レベルが小さくなれ
ば大きい時定数を選択するという判定結果を出力する。
れば小さい時定数を選択し入力信号レベルが小さくなれ
ば大きい時定数を選択するという判定結果を出力する。
【００１９】すなわち、フェージングが発生して入力信
号レベルが低くなったような場合には、ＡＧＣ回路の固
定劣化、即ちビット誤り率が小さくなるようにするため
時定数を大きくするが、フェージング等がなく入力信号
レベルが高い正常な場合には、本来ＡＧＣ回路に求めら
れるように時定数を小さくするように制御信号を発生す
る。
号レベルが低くなったような場合には、ＡＧＣ回路の固
定劣化、即ちビット誤り率が小さくなるようにするため
時定数を大きくするが、フェージング等がなく入力信号
レベルが高い正常な場合には、本来ＡＧＣ回路に求めら
れるように時定数を小さくするように制御信号を発生す
る。
【００２０】したがって、この様な制御信号をフェージ
ング判定部５から受けた時定数切替制御回路６はｎ個か
ら成る時定数回路３−１〜３−ｎの内のいずれかを選択
して切り替えるように制御する。
ング判定部５から受けた時定数切替制御回路６はｎ個か
ら成る時定数回路３−１〜３−ｎの内のいずれかを選択
して切り替えるように制御する。
【００２１】したがって、可変利得増幅器１から検波器
２を介して与えられる直流電圧は時定数回路３で最適な
時定数が与えられ且つ利得制御回路４を介して利得を制
御することとなる。
２を介して与えられる直流電圧は時定数回路３で最適な
時定数が与えられ且つ利得制御回路４を介して利得を制
御することとなる。
【００２２】また、このフェージング判定部５は入力信
号或いはこのＡＧＣ回路の出力信号における周波数帯域
成分の内の少なくとも２つの周波数成分についてレベル
検出を行い、このレベル検出を行った値の差に比例した
時定数を選択するような判定結果を出力してもよい。
号或いはこのＡＧＣ回路の出力信号における周波数帯域
成分の内の少なくとも２つの周波数成分についてレベル
検出を行い、このレベル検出を行った値の差に比例した
時定数を選択するような判定結果を出力してもよい。
【００２３】すなわち、フェージングが発生している場
合には少なくとも使用周波数帯域内の二つの周波数成分
についてのレベル間に差が生じるため、この差が大きけ
れば大きいほどフェージング状態が大きいとして上記に
述べた時定数を大きくするように制御すればよい。
合には少なくとも使用周波数帯域内の二つの周波数成分
についてのレベル間に差が生じるため、この差が大きけ
れば大きいほどフェージング状態が大きいとして上記に
述べた時定数を大きくするように制御すればよい。
【００２４】さらに本発明においては、このＡＧＣ回路
に通常接続される復調器の識別回路から識別誤差信号を
検出して積分し、この積分した値からフェージング判定
部がフェージング状態を判定することにより、誤差信号
の多いフェージング状態を検出して上記と同様に複数の
時定数回路の内の最適なものを切替選択することができ
る。
に通常接続される復調器の識別回路から識別誤差信号を
検出して積分し、この積分した値からフェージング判定
部がフェージング状態を判定することにより、誤差信号
の多いフェージング状態を検出して上記と同様に複数の
時定数回路の内の最適なものを切替選択することができ
る。
【００２５】
【実施例】図２（ａ）には、本発明に係るＡＧＣ回路の
実施例（その１）が示されており、この実施例では、図
１に示したフェージング判定部５が、入力信号（ＩＦ信
号）を入力して直流信号に変換する検波器１１とこの検
波器１１の出力電圧（直流電圧）から伝送路のフェージ
ング状態を判定して時定数切替制御回路６に制御信号を
与える判定部１２とで構成されている。その他の構成は
図１に示したものと同じである。
実施例（その１）が示されており、この実施例では、図
１に示したフェージング判定部５が、入力信号（ＩＦ信
号）を入力して直流信号に変換する検波器１１とこの検
波器１１の出力電圧（直流電圧）から伝送路のフェージ
ング状態を判定して時定数切替制御回路６に制御信号を
与える判定部１２とで構成されている。その他の構成は
図１に示したものと同じである。
【００２６】このような実施例においては、判定部１２
は図２（ｂ）に示すような原理に従って時定数の制御を
行う。
は図２（ｂ）に示すような原理に従って時定数の制御を
行う。
【００２７】すなわち、検波器１１の出力電圧が高い
時、これは受信入力レベルが高いことを意味し、この場
合には図示のごとくより小さい時定数が選択され、入力
信号レベルが低くなるとフェージング状態に移行するの
でこのフェージング状態に対応してより大きな時定数を
選択する制御信号を出力するようにしている。
時、これは受信入力レベルが高いことを意味し、この場
合には図示のごとくより小さい時定数が選択され、入力
信号レベルが低くなるとフェージング状態に移行するの
でこのフェージング状態に対応してより大きな時定数を
選択する制御信号を出力するようにしている。
【００２８】このように、受信入力レベルの低下を検出
したとき、これに応じてＡＧＣ回路の時定数を大きく
し、逆に受信入力レベルが高くなった場合にはＡＧＣ回
路の時定数を小さくしてフェージングによる入力レベル
変動に対する抑圧特性を改善している。
したとき、これに応じてＡＧＣ回路の時定数を大きく
し、逆に受信入力レベルが高くなった場合にはＡＧＣ回
路の時定数を小さくしてフェージングによる入力レベル
変動に対する抑圧特性を改善している。
【００２９】図３は本発明に係るＡＧＣ回路の実施例
（その２）を示したものであり、この実施例では、図２
に示した実施例（その１）が入力信号を検波器１１に入
力しているのに対し、利得制御回路４の出力信号を検波
器１１に入力させている点が異なっている。
（その２）を示したものであり、この実施例では、図２
に示した実施例（その１）が入力信号を検波器１１に入
力しているのに対し、利得制御回路４の出力信号を検波
器１１に入力させている点が異なっている。
【００３０】この実施例においても、利得制御回路４の
出力信号をフェージング判定部５で判定することは、入
力信号のレベルを検出するのと等価であり、全く同様に
して図２（ｂ）に示した原理に従って時定数を制御する
ことができる。
出力信号をフェージング判定部５で判定することは、入
力信号のレベルを検出するのと等価であり、全く同様に
して図２（ｂ）に示した原理に従って時定数を制御する
ことができる。
【００３１】図４は本発明に係るＡＧＣ回路の実施例
（その３）を示したもので、この実施例では、図１に示
したフェージング判定部５は、入力信号を分離するハイ
ブリッド回路１３と、このハイブリッド回路１３から分
離された同じ３つの信号をそれぞれが入力して異なった
３つの周波数成分ｆ-,ｆ0,ｆ+ （いずれも使用周波数帯
域内）の信号を抽出するバンドパスフィルタ１４〜１６
と、これらのバンドパスフィルタ１４〜１６の出力信号
をそれぞれ直流電圧に変換するための検波器１７〜１９
と、これらの検波器１７〜１９の内の少なくとも２つを
比較してその差分ΔＶを出力するための減算器２０と、
この差分信号ΔＶを入力してフェージングを判定し制御
信号を切替制御回路６へ与えるための判定器２１とで構
成されている。その他の構成は図１に示したものと同様
である。
（その３）を示したもので、この実施例では、図１に示
したフェージング判定部５は、入力信号を分離するハイ
ブリッド回路１３と、このハイブリッド回路１３から分
離された同じ３つの信号をそれぞれが入力して異なった
３つの周波数成分ｆ-,ｆ0,ｆ+ （いずれも使用周波数帯
域内）の信号を抽出するバンドパスフィルタ１４〜１６
と、これらのバンドパスフィルタ１４〜１６の出力信号
をそれぞれ直流電圧に変換するための検波器１７〜１９
と、これらの検波器１７〜１９の内の少なくとも２つを
比較してその差分ΔＶを出力するための減算器２０と、
この差分信号ΔＶを入力してフェージングを判定し制御
信号を切替制御回路６へ与えるための判定器２１とで構
成されている。その他の構成は図１に示したものと同様
である。
【００３２】なお、フィルタ１４〜１６及び検波器１７
〜１９は始めから使用する２つの周波数成分についてだ
けを用意しておいてもよい。
〜１９は始めから使用する２つの周波数成分についてだ
けを用意しておいてもよい。
【００３３】この図４の実施例の動作を図５を参照して
説明すると、伝送路にフェージングが無い正常な時に
は、入力信号の周波数帯域は図５（ａ）に示すような状
態となっており、この周波数帯域の内の上記の３つの異
なった周波数成分ｆ-,ｆ0,ｆ+をバンドパスフィルタ１
４〜１６でそれぞれ抽出し且つそれぞれに接続された検
波器１７〜１９で直流電圧に変換して減算器２０に与え
られる。
説明すると、伝送路にフェージングが無い正常な時に
は、入力信号の周波数帯域は図５（ａ）に示すような状
態となっており、この周波数帯域の内の上記の３つの異
なった周波数成分ｆ-,ｆ0,ｆ+をバンドパスフィルタ１
４〜１６でそれぞれ抽出し且つそれぞれに接続された検
波器１７〜１９で直流電圧に変換して減算器２０に与え
られる。
【００３４】この減算器２０ではこれら３つの周波数成
分の内の例えば周波数成分ｆ- とｆ + とを引き算してそ
の差分ΔＶを判定器２１に出力する。尚、フェージング
を判定するためには上記のように周波数成分ｆ- とｆ+
とを選択することが好ましいが、これに限らずこれら３
つの周波数成分の内のいずれか２つを減算すればよい。
分の内の例えば周波数成分ｆ- とｆ + とを引き算してそ
の差分ΔＶを判定器２１に出力する。尚、フェージング
を判定するためには上記のように周波数成分ｆ- とｆ+
とを選択することが好ましいが、これに限らずこれら３
つの周波数成分の内のいずれか２つを減算すればよい。
【００３５】判定器２１は減算器２０からの差分信号Δ
Ｖにより図５（ｃ）に示す原理（図２（ｂ）に相当）に
従って時定数を選択する。
Ｖにより図５（ｃ）に示す原理（図２（ｂ）に相当）に
従って時定数を選択する。
【００３６】すなわち、例えばΔＶが０．２Ｖの時には
時定数を選択し、ΔＶが０．６Ｖの時には時定数を
選択する、というように、差分電圧ΔＶが大きいとき
（フェージング状態が強い時）にはより大きな時定数を
選択するような制御信号を出力する。
時定数を選択し、ΔＶが０．６Ｖの時には時定数を
選択する、というように、差分電圧ΔＶが大きいとき
（フェージング状態が強い時）にはより大きな時定数を
選択するような制御信号を出力する。
【００３７】図６は本発明に係るＡＧＣ回路の実施例
（その４）を示したもので、この実施例は図４に示した
実施例（その３）が入力信号をハイブリッド回路１３に
入力しているのに対して、ＡＧＣ回路の出力信号を受け
ている点が異なっているだけであり、その他は図４の実
施例と同様である。
（その４）を示したもので、この実施例は図４に示した
実施例（その３）が入力信号をハイブリッド回路１３に
入力しているのに対して、ＡＧＣ回路の出力信号を受け
ている点が異なっているだけであり、その他は図４の実
施例と同様である。
【００３８】図７は本発明に係るＡＧＣ回路の実施例
（その５）を示しており、この実施例は特に図４及び図
６に示した実施例におけるフェージング判定部５の変形
例を示したものである。
（その５）を示しており、この実施例は特に図４及び図
６に示した実施例におけるフェージング判定部５の変形
例を示したものである。
【００３９】すなわち、図７（ａ）に示すようにまず３
つの周波数成分ｆ-,ｆ0,ｆ+ を発生するＶＣＯ（電圧制
御発振器）を用意し、これらの局部発振信号は点線で図
示した入力信号（これは上述の如くＡＧＣ回路の出力信
号でもよい）とともにミキサー３２に与えられる。
つの周波数成分ｆ-,ｆ0,ｆ+ を発生するＶＣＯ（電圧制
御発振器）を用意し、これらの局部発振信号は点線で図
示した入力信号（これは上述の如くＡＧＣ回路の出力信
号でもよい）とともにミキサー３２に与えられる。
【００４０】ミキサー３２は入力信号とＶＣＯ３１から
の発振信号の周波数差分信号を出力するので、このミキ
サー３２の出力信号はＶＣＯ３１の出力信号の周波数成
分がｆ- である場合には図８（ａ）に点線で示すように
入力信号における周波数成分ｆ- のみが０（直流成分）
となり、その他の周波数成分ｆ0,ｆ+ のみが出力される
こととなる。
の発振信号の周波数差分信号を出力するので、このミキ
サー３２の出力信号はＶＣＯ３１の出力信号の周波数成
分がｆ- である場合には図８（ａ）に点線で示すように
入力信号における周波数成分ｆ- のみが０（直流成分）
となり、その他の周波数成分ｆ0,ｆ+ のみが出力される
こととなる。
【００４１】また、同様にしてＶＣＯ３１の出力周波数
がｆ0 である時には同図（ｂ）に点線で示すようにミキ
サー３２からは周波数成分ｆ0 で折り返された周波数ｆ
+ 及びｆ- の成分が出力され、ＶＣＯ３１が周波数成分
ｆ+ を発生する場合には同図（ｃ）に点線で示すように
周波数成分ｆ0,ｆ- が出力されることとなる。
がｆ0 である時には同図（ｂ）に点線で示すようにミキ
サー３２からは周波数成分ｆ0 で折り返された周波数ｆ
+ 及びｆ- の成分が出力され、ＶＣＯ３１が周波数成分
ｆ+ を発生する場合には同図（ｃ）に点線で示すように
周波数成分ｆ0,ｆ- が出力されることとなる。
【００４２】このようにしてミキサー３２から出力され
た周波数成分はローパスフィルタ（ＬＰＦ）３３で図８
（ａ）〜（ｃ）に示すように遮断周波数より高い周波数
成分をカットするように作用すると、図示のごとく斜線
で示すような周波数成分のみが出力されて検波器３４に
送られ、直流電圧Ｂとして検出される。
た周波数成分はローパスフィルタ（ＬＰＦ）３３で図８
（ａ）〜（ｃ）に示すように遮断周波数より高い周波数
成分をカットするように作用すると、図示のごとく斜線
で示すような周波数成分のみが出力されて検波器３４に
送られ、直流電圧Ｂとして検出される。
【００４３】ここまでのＶＣＯ３１とミキサー３２とロ
ーパスフィルタ３３と検波器３４は図７（ａ）に示す如
く回路Ａを構成しているとすると、この回路Ａから出力
された上記の直流電圧Ｂは同図（ｂ）に示すようにＡ／
Ｄ変換器３５に送られてディジタル値に変換され、メモ
リ３６に記憶される。
ーパスフィルタ３３と検波器３４は図７（ａ）に示す如
く回路Ａを構成しているとすると、この回路Ａから出力
された上記の直流電圧Ｂは同図（ｂ）に示すようにＡ／
Ｄ変換器３５に送られてディジタル値に変換され、メモ
リ３６に記憶される。
【００４４】このようにしてメモリ３６には図８（ａ）
〜（ｃ）に示す３つの成分の直流変換値（ディジタル
値）が格納され、このうちの２つを判定器３７に送って
その差を図４に示したように取り、その差分ΔＶから制
御信号を発生するようにしている。
〜（ｃ）に示す３つの成分の直流変換値（ディジタル
値）が格納され、このうちの２つを判定器３７に送って
その差を図４に示したように取り、その差分ΔＶから制
御信号を発生するようにしている。
【００４５】なお、回路ＡにおけるＶＣＯ３１は図７
（ｂ）に示すタイミング発生器３８からの信号により同
図（ｃ）に示す如く周波数ｆ-,ｆ0,ｆ+ が順に切り替え
られるようになっている。
（ｂ）に示すタイミング発生器３８からの信号により同
図（ｃ）に示す如く周波数ｆ-,ｆ0,ｆ+ が順に切り替え
られるようになっている。
【００４６】このようにして、メモリ３６の出力データ
から判定器３７が上記の実施例（その３及びその４）と
同様ににして判定し制御信号を同様にして出力すること
が可能となる。
から判定器３７が上記の実施例（その３及びその４）と
同様ににして判定し制御信号を同様にして出力すること
が可能となる。
【００４７】図９は本発明に係るＡＧＣ回路の実施例
（その６）を示したもので、この実施例ではＡＧＣ回路
の後段に接続される復調器７に通常設けられている識別
回路８に積分回路９を接続し、この積分回路９の出力信
号をフェージング判定部５に与えるものである。その他
の構成は図１の場合と同様である。
（その６）を示したもので、この実施例ではＡＧＣ回路
の後段に接続される復調器７に通常設けられている識別
回路８に積分回路９を接続し、この積分回路９の出力信
号をフェージング判定部５に与えるものである。その他
の構成は図１の場合と同様である。
【００４８】図１０には識別回路８と積分回路９との組
合せがより具体的に示されており、特に積分回路９は識
別回路８から誤差として示される２つの信号を入力する
ＥＯＲ（排他的論理和）回路９１と、このＥＯＲ回路９
１の出力信号を反転するためのインバータ９２と、この
インバータ９２の出力信号を積分する積分器９３とで構
成されている。
合せがより具体的に示されており、特に積分回路９は識
別回路８から誤差として示される２つの信号を入力する
ＥＯＲ（排他的論理和）回路９１と、このＥＯＲ回路９
１の出力信号を反転するためのインバータ９２と、この
インバータ９２の出力信号を積分する積分器９３とで構
成されている。
【００４９】即ち、識別回路８は入力信号のアイパター
ンの中心から外れれば外れるほど誤差信号として出力さ
れることとなるので、アイパターンの最も外部に対応し
た出力ビットをＥＯＲ回路９１に入力し、これらが一致
するか否かを検出する。
ンの中心から外れれば外れるほど誤差信号として出力さ
れることとなるので、アイパターンの最も外部に対応し
た出力ビットをＥＯＲ回路９１に入力し、これらが一致
するか否かを検出する。
【００５０】いま、識別回路８が正しく識別する場合に
は最も端部の２つの入力データは互いに不一致であるた
めＥＯＲ回路９１の出力信号は“１”となる。
は最も端部の２つの入力データは互いに不一致であるた
めＥＯＲ回路９１の出力信号は“１”となる。
【００５１】従って、インバータ９２で反転されるので
論理“０”となって積分器９３では積分されない。
論理“０”となって積分器９３では積分されない。
【００５２】しかしながら、識別回路８に誤差が生じる
とＥＯＲ回路９１の入力信号が一致するため、その出力
信号は“０”となり、インバータ９２で反転されて論理
“１”となるため積分器９３で積分され、この積分され
たデータがフェージング判定部５に与えられることによ
り上記と同様のフェージング判定を行うことができる。
とＥＯＲ回路９１の入力信号が一致するため、その出力
信号は“０”となり、インバータ９２で反転されて論理
“１”となるため積分器９３で積分され、この積分され
たデータがフェージング判定部５に与えられることによ
り上記と同様のフェージング判定を行うことができる。
【００５３】すなわち、誤差信号の積分値に相当する電
圧が高いという事は無線回線の品質劣化が大きく、これ
に対応して時定数を大きくしなければならないことにな
る。
圧が高いという事は無線回線の品質劣化が大きく、これ
に対応して時定数を大きくしなければならないことにな
る。
【００５４】
【発明の効果】以上説明したように、本発明に係るＡＧ
Ｃ回路によれば、入力信号又は出力信号或いは利得制御
回路の出力信号から伝送路のフェージング状態を判定
し、この判定結果に応じて複数の時定数回路の内のいず
れかを選択してＡＧＣ回路の時定数とするように構成し
たので、許容できる固定劣化の範囲でＡＧＣ回路の時定
数を小さくするとともにフェージングよる受信入力レベ
ル変動の抑圧特性を改善し、フェージング発生により受
信入力レベルが低下した状態ではＡＧＣ回路の時定数を
大きくして固定劣化が発生しないようにすることができ
る。
Ｃ回路によれば、入力信号又は出力信号或いは利得制御
回路の出力信号から伝送路のフェージング状態を判定
し、この判定結果に応じて複数の時定数回路の内のいず
れかを選択してＡＧＣ回路の時定数とするように構成し
たので、許容できる固定劣化の範囲でＡＧＣ回路の時定
数を小さくするとともにフェージングよる受信入力レベ
ル変動の抑圧特性を改善し、フェージング発生により受
信入力レベルが低下した状態ではＡＧＣ回路の時定数を
大きくして固定劣化が発生しないようにすることができ
る。
【００５５】また、多値変調信号を伝送する場合には時
定数により発生する固定劣化成分を大きく劣化させずに
フェージングにより発生する受信入力レベル変動の抑圧
特性を改善することが可能となる。
定数により発生する固定劣化成分を大きく劣化させずに
フェージングにより発生する受信入力レベル変動の抑圧
特性を改善することが可能となる。
【図１】本発明に係るＡＧＣ回路の原理構成を示したブ
ロック図である。
ロック図である。
【図２】本発明に係るＡＧＣ回路の実施例（その１）を
示した図である。
示した図である。
【図３】本発明に係るＡＧＣ回路の実施例（その２）を
示したブロック図である。
示したブロック図である。
【図４】本発明に係るＡＧＣ回路の実施例（その３）を
示したブロック図である。
示したブロック図である。
【図５】本発明に係るＡＧＣ回路の実施例（その３）の
動作説明図である。
動作説明図である。
【図６】本発明に係るＡＧＣ回路の実施例（その４）を
示したブロック図である。
示したブロック図である。
【図７】本発明に係るＡＧＣ回路の実施例（その５：フ
ェージング判定部）を示した図である。
ェージング判定部）を示した図である。
【図８】本発明に係るＡＧＣ回路の実施例（その５）に
おけるミキサーの出力を説明するためのグラフ図であ
る。
おけるミキサーの出力を説明するためのグラフ図であ
る。
【図９】本発明に係るＡＧＣ回路の実施例（その６）を
示したブロック図である。
示したブロック図である。
【図１０】図９に示した実施例（その６）の動作を説明
するための図である。
するための図である。
【図１１】従来のＡＧＣ回路を示したブロック図であ
る。
る。
【図１２】変調方式により時定数と固定（ＢＥＲ）劣化
との関係を示したグラフ図である。
との関係を示したグラフ図である。
１ 可変利得増幅器 ２ 検波器 ３，３−１〜３−ｎ 時定数回路 ４ 利得制御回路 ５ フェージング判定部 ６ 時定数切替制御回路 ７ 復調器 ８ 識別回路 ９ 積分回路 図中、同一符号は同一又は相当部分を示す。
Claims (8)
- 【請求項１】 時定数回路により設定された時定数に基
づき利得制御回路が可変利得増幅器の利得を制御するＡ
ＧＣ回路において、 入力信号から伝送路のフェージング状態を判定するフェ
ージング判定部と、 複数の時定数回路と、 該フェージング判定部の判定結果に応じて該複数の時定
数回路の内のいずれかを選択する時定数切替制御回路
と、 を備えたことを特徴とするＡＧＣ回路。 - 【請求項２】 請求項１に記載のＡＧＣ回路において、
該フェージング判定部が、入力信号レベルに反比例した
時定数を選択するための判定結果を出力することを特徴
としたＡＧＣ回路。 - 【請求項３】 請求項１又は２に記載のＡＧＣ回路にお
いて、該フェージング判定部が、入力信号の代わりに該
利得制御回路の出力信号から判定することを特徴とした
ＡＧＣ回路。 - 【請求項４】 請求項１に記載のＡＧＣ回路において、
該フェージング判定部が、入力信号の周波数帯域中の少
なくとも２つの周波数成分についてレベル検出を行い、
該レベル同士の差に比例した時定数を選択するための判
定結果を出力することを特徴としたＡＧＣ回路。 - 【請求項５】 請求項４に記載のＡＧＣ回路において、
該フェージング判定部が、入力信号の代わりに該ＡＧＣ
回路の出力信号から判定することを特徴としたＡＧＣ回
路。 - 【請求項６】 請求項４又は５に記載のＡＧＣ回路にお
いて、該フェージング判定部が、該周波数成分のレベル
検出をそれぞれのフィルタにより行うことを特徴とした
ＡＧＣ回路。 - 【請求項７】 請求項４又は５に記載のＡＧＣ回路にお
いて、該フェージング判定部が、該周波数成分のレベル
検出をタイミング信号により各周波数成分の信号を切り
替えて発生するＶＣＯにより行うことを特徴としたＡＧ
Ｃ回路。 - 【請求項８】 時定数回路により設定された時定数に基
づき利得制御回路が可変利得増幅器の利得を可変するＡ
ＧＣ回路において、 後続の復調器の識別回路の誤差信号を検出して積分する
積分回路と、 該積分回路の積分値からフェージング状態を判定するフ
ェージング判定部と、 複数の時定数回路と、 該フェージング判定部の判定結果に応じて該複数の時定
数回路の内のいずれかを選択する時定数切替制御回路
と、 を備えたことを特徴とするＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18694294A JPH0851329A (ja) | 1994-08-09 | 1994-08-09 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18694294A JPH0851329A (ja) | 1994-08-09 | 1994-08-09 | Ａｇｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0851329A true JPH0851329A (ja) | 1996-02-20 |
Family
ID=16197425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18694294A Withdrawn JPH0851329A (ja) | 1994-08-09 | 1994-08-09 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0851329A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002518931A (ja) * | 1998-06-15 | 2002-06-25 | ディーエスピーシー・テクノロジーズ・リミテッド | 復号器への入力を量子化するための方法及び装置 |
| US6885851B1 (en) | 1999-03-18 | 2005-04-26 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method |
| JP2006013998A (ja) * | 2004-06-28 | 2006-01-12 | Samsung Electronics Co Ltd | 自動利得制御装置 |
| JP2006129234A (ja) * | 2004-10-29 | 2006-05-18 | Hitachi Kokusai Electric Inc | 無線機及びその自動利得制御プログラム |
| JP2006352674A (ja) * | 2005-06-17 | 2006-12-28 | Mitsubishi Electric Corp | 受信装置 |
| JP2007166588A (ja) * | 2005-11-16 | 2007-06-28 | Samsung Electronics Co Ltd | 自動利得制御装置 |
| JP2007221642A (ja) * | 2006-02-20 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 高周波受信装置 |
| WO2007102189A1 (ja) * | 2006-03-03 | 2007-09-13 | Mitsubishi Denki Kabushiki Kaisha | 光受信器 |
| WO2008075430A1 (ja) * | 2006-12-21 | 2008-06-26 | Mitsubishi Electric Corporation | 光受信器 |
| JP2009182414A (ja) * | 2008-01-29 | 2009-08-13 | Kyocera Corp | 受信装置および受信制御方法 |
| JP2010273089A (ja) * | 2009-05-21 | 2010-12-02 | Toshiba Corp | 自動利得制御回路および受信回路 |
| WO2015060066A1 (ja) * | 2013-10-25 | 2015-04-30 | 日本電信電話株式会社 | トランスインピーダンスアンプ回路 |
-
1994
- 1994-08-09 JP JP18694294A patent/JPH0851329A/ja not_active Withdrawn
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002518931A (ja) * | 1998-06-15 | 2002-06-25 | ディーエスピーシー・テクノロジーズ・リミテッド | 復号器への入力を量子化するための方法及び装置 |
| US6885851B1 (en) | 1999-03-18 | 2005-04-26 | Matsushita Electric Industrial Co., Ltd. | Automatic gain control circuit and receiver device having the automatic gain control circuit, and automatic gain control method |
| JP2006013998A (ja) * | 2004-06-28 | 2006-01-12 | Samsung Electronics Co Ltd | 自動利得制御装置 |
| JP4629408B2 (ja) * | 2004-10-29 | 2011-02-09 | 株式会社日立国際電気 | 無線機及びその自動利得制御プログラム |
| JP2006129234A (ja) * | 2004-10-29 | 2006-05-18 | Hitachi Kokusai Electric Inc | 無線機及びその自動利得制御プログラム |
| JP2006352674A (ja) * | 2005-06-17 | 2006-12-28 | Mitsubishi Electric Corp | 受信装置 |
| JP2007166588A (ja) * | 2005-11-16 | 2007-06-28 | Samsung Electronics Co Ltd | 自動利得制御装置 |
| JP2007221642A (ja) * | 2006-02-20 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 高周波受信装置 |
| WO2007102189A1 (ja) * | 2006-03-03 | 2007-09-13 | Mitsubishi Denki Kabushiki Kaisha | 光受信器 |
| US8155535B2 (en) | 2006-03-03 | 2012-04-10 | Mitsubishi Electric Corporation | Optical receiver |
| JPWO2007102189A1 (ja) * | 2006-03-03 | 2009-07-23 | 三菱電機株式会社 | 光受信器 |
| JP4558829B2 (ja) * | 2006-03-03 | 2010-10-06 | 三菱電機株式会社 | 光受信器 |
| JP4850919B2 (ja) * | 2006-12-21 | 2012-01-11 | 三菱電機株式会社 | 光受信器 |
| KR101009806B1 (ko) * | 2006-12-21 | 2011-01-19 | 미쓰비시덴키 가부시키가이샤 | 광 수신기 |
| WO2008075430A1 (ja) * | 2006-12-21 | 2008-06-26 | Mitsubishi Electric Corporation | 光受信器 |
| US8165478B2 (en) | 2006-12-21 | 2012-04-24 | Mitsubishi Electric Corporation | Optical receiver |
| JP2009182414A (ja) * | 2008-01-29 | 2009-08-13 | Kyocera Corp | 受信装置および受信制御方法 |
| JP2010273089A (ja) * | 2009-05-21 | 2010-12-02 | Toshiba Corp | 自動利得制御回路および受信回路 |
| WO2015060066A1 (ja) * | 2013-10-25 | 2015-04-30 | 日本電信電話株式会社 | トランスインピーダンスアンプ回路 |
| US9853618B2 (en) | 2013-10-25 | 2017-12-26 | Nippon Telegraph And Telephone Corporation | Transimpedance amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563916A (en) | Apparatus and method for varying the slew rate of a digital automatic gain control circuit | |
| US6771719B1 (en) | Automatic gain control method and its system | |
| US5603114A (en) | Distortionless receiving circuit | |
| JPH0851329A (ja) | Ａｇｃ回路 | |
| US5710795A (en) | Received signal decision apparatus for digital modulated signal receiver | |
| US7110735B2 (en) | Automatic gain control system | |
| US4188615A (en) | Bit error detecting circuit for use in a digital signal transmission line | |
| JP2000040960A (ja) | ビットレート可変光受信器及び可変光送受信システム | |
| JP2006237793A (ja) | 高周波信号受信部とこれを用いた高周波信号受信装置 | |
| JP2570126B2 (ja) | 復調装置 | |
| CA1095593A (en) | Active filter | |
| KR20060008858A (ko) | 튜너용 ａｇｃ 회로 장치 | |
| JP2001007669A (ja) | 自動利得制御方式 | |
| JP3389149B2 (ja) | 復調回路 | |
| JP3123896B2 (ja) | ラジオ受信機 | |
| US6108387A (en) | AFC circuit for a frequency scanning receiver | |
| JP2003209450A (ja) | 自動利得制御回路及び自動利得制御方法 | |
| JP3349985B2 (ja) | 復調器 | |
| JPH0783386B2 (ja) | 多値識別回路 | |
| KR100276472B1 (ko) | 고화질 텔레비젼의 자동이득 제어방법 | |
| JP3148162B2 (ja) | 伝送容量可変型送受信機 | |
| JPH05199193A (ja) | 信号対雑音比検出回路 | |
| JPH0583316A (ja) | 復調回路 | |
| JP2737493B2 (ja) | ダイバーシティ受信機 | |
| JPS62278838A (ja) | クロツク信号再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011106 |