JPH05199193A - 信号対雑音比検出回路 - Google Patents
信号対雑音比検出回路Info
- Publication number
- JPH05199193A JPH05199193A JP4006801A JP680192A JPH05199193A JP H05199193 A JPH05199193 A JP H05199193A JP 4006801 A JP4006801 A JP 4006801A JP 680192 A JP680192 A JP 680192A JP H05199193 A JPH05199193 A JP H05199193A
- Authority
- JP
- Japan
- Prior art keywords
- axis
- signal
- detection
- phase
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 パイロット信号を利用した受信信号の信号対
雑音比検出回路に関し、低域通過フィルタをできるだけ
狭帯域にして信号対雑音比を正確に検出することを目的
とする。 【構成】 入力されるパイロット信号に対して同期検波
を行い、その一方の検波軸の検波信号の分散から信号対
雑音比を検出する回路において、該一方の検波軸側の低
域通過フィルタの通過帯域が他方の検波軸側の低域通過
フィルタの通過帯域より狭くなるように構成する。
雑音比検出回路に関し、低域通過フィルタをできるだけ
狭帯域にして信号対雑音比を正確に検出することを目的
とする。 【構成】 入力されるパイロット信号に対して同期検波
を行い、その一方の検波軸の検波信号の分散から信号対
雑音比を検出する回路において、該一方の検波軸側の低
域通過フィルタの通過帯域が他方の検波軸側の低域通過
フィルタの通過帯域より狭くなるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は信号対雑音比検出回路に
関し、特にパイロット信号を利用した受信信号の信号対
雑音比検出回路に関するものである。
関し、特にパイロット信号を利用した受信信号の信号対
雑音比検出回路に関するものである。
【０００２】無線通信の分野においては、常に送信電力
の制御を行う必要があるが、そのための手段として信号
対雑音比（Ｃ／Ｎ）を検出し、その変化から受信信号電
力の変化を検出してその変化に応じた送信電力の制御を
行うことが良く行われるが、この場合に通信中に使用さ
れるパイロット信号を利用して信号対雑音比を検出し送
信電力の制御を行うことが効率的である。
の制御を行う必要があるが、そのための手段として信号
対雑音比（Ｃ／Ｎ）を検出し、その変化から受信信号電
力の変化を検出してその変化に応じた送信電力の制御を
行うことが良く行われるが、この場合に通信中に使用さ
れるパイロット信号を利用して信号対雑音比を検出し送
信電力の制御を行うことが効率的である。
【０００３】
【従来の技術】図１は従来から用いられている信号対雑
音比検出回路を示したもので、１は通常の通信状態にお
いて入力されるパイロット信号を位相が直交する２つの
検波信号により同期検波を行う同期検波部、２，３は同
期検波部１から得られるＩ（検波）軸信号及びＱ（検
波）軸信号の雑音をそれぞれ除去する低域通過フィル
タ、４，５は低域通過フィルタ２，３からのそれぞれの
Ｉ軸アナログ信号及びＱ軸アナログ信号をディジタル信
号に変換するＡ／Ｄ変換器、６はＡ／Ｄ変換器４，５か
ら出力されたＩ軸ディジタル信号及びＱ軸ディジタル信
号により位相比較する位相比較器、そして、７は位相比
較器６での位相差により同期検波部１の検波信号の位相
を制御する電圧制御発振器であり、Ａ／Ｄ変換器４から
のＩ軸ディジタル信号（これは全ビット）の分散から信
号対雑音比Ｃ／Ｎを検出するように構成されている。
音比検出回路を示したもので、１は通常の通信状態にお
いて入力されるパイロット信号を位相が直交する２つの
検波信号により同期検波を行う同期検波部、２，３は同
期検波部１から得られるＩ（検波）軸信号及びＱ（検
波）軸信号の雑音をそれぞれ除去する低域通過フィル
タ、４，５は低域通過フィルタ２，３からのそれぞれの
Ｉ軸アナログ信号及びＱ軸アナログ信号をディジタル信
号に変換するＡ／Ｄ変換器、６はＡ／Ｄ変換器４，５か
ら出力されたＩ軸ディジタル信号及びＱ軸ディジタル信
号により位相比較する位相比較器、そして、７は位相比
較器６での位相差により同期検波部１の検波信号の位相
を制御する電圧制御発振器であり、Ａ／Ｄ変換器４から
のＩ軸ディジタル信号（これは全ビット）の分散から信
号対雑音比Ｃ／Ｎを検出するように構成されている。
【０００４】図２には位相比較器６の構成例が示されて
おり、６１はＡ／Ｄ変換器４，５のＩ軸側及びＱ軸側極
性ビットＡ0 ，Ｂ0 を入力するＥＯＲ（排他的論理和）
ゲート、６２は振幅比較器であり、Ａ／Ｄ変換器４，５
からのディジタル信号を入力するが、Ｉ軸側の各ビット
はそのままｋビットの入力端子Ａ0 〜Ａk-1 （入力端子
群Ａとして総称することがある）に入力され、他方、Ｑ
軸側は極性ビットのみをｋビットの入力端子Ｂ0 〜Ｂk-
1 （入力端子群Ｂとして総称することがある）の内、入
力端子Ｂ0 だけそのまま入力しその他の入力端子Ｂ1 〜
Ｂk-1 はインバータ６３で反転してから入力するように
している。
おり、６１はＡ／Ｄ変換器４，５のＩ軸側及びＱ軸側極
性ビットＡ0 ，Ｂ0 を入力するＥＯＲ（排他的論理和）
ゲート、６２は振幅比較器であり、Ａ／Ｄ変換器４，５
からのディジタル信号を入力するが、Ｉ軸側の各ビット
はそのままｋビットの入力端子Ａ0 〜Ａk-1 （入力端子
群Ａとして総称することがある）に入力され、他方、Ｑ
軸側は極性ビットのみをｋビットの入力端子Ｂ0 〜Ｂk-
1 （入力端子群Ｂとして総称することがある）の内、入
力端子Ｂ0 だけそのまま入力しその他の入力端子Ｂ1 〜
Ｂk-1 はインバータ６３で反転してから入力するように
している。
【０００５】また、６４はＥＯＲゲート６１の出力信号
と振幅比較器６２の出力信号とを入力するＥＯＲゲート
であり、６５はＥＯＲゲート６４の出力信号の雑音成分
を取り除くためのループフィルタである。
と振幅比較器６２の出力信号とを入力するＥＯＲゲート
であり、６５はＥＯＲゲート６４の出力信号の雑音成分
を取り除くためのループフィルタである。
【０００６】このような従来例の構成における動作にお
いては、入力されるパイロット信号を同期検波部１で同
期検波を行い、これにより得られるＩ軸信号及びＱ軸信
号をそれぞれ低域通過フィルタ２，３で雑音除去し、Ａ
／Ｄ変換器４，５でディジタル信号に変換した後、該デ
ィジタル信号を上記の通り位相比較器６に与える。
いては、入力されるパイロット信号を同期検波部１で同
期検波を行い、これにより得られるＩ軸信号及びＱ軸信
号をそれぞれ低域通過フィルタ２，３で雑音除去し、Ａ
／Ｄ変換器４，５でディジタル信号に変換した後、該デ
ィジタル信号を上記の通り位相比較器６に与える。
【０００７】そして、図２に示す位相比較器６の動作に
おいては、振幅比較器６２の入力端子群Ａにはｋビット
の「11……11」から「00……00」の内のいずれかのディ
ジタル値が入力され、入力端子群Ｂにはｋビットの「10
……00」か又は「01……11」が入力されることとなり、
これらを振幅比較器６２でＩ軸上で比較すると、図３に
示すような４つの点が比較されることとなる。
おいては、振幅比較器６２の入力端子群Ａにはｋビット
の「11……11」から「00……00」の内のいずれかのディ
ジタル値が入力され、入力端子群Ｂにはｋビットの「10
……00」か又は「01……11」が入力されることとなり、
これらを振幅比較器６２でＩ軸上で比較すると、図３に
示すような４つの点が比較されることとなる。
【０００８】一方、パイロット信号の信号点は変調が掛
けられておらず、Ｉ軸上で点Ｓ１とこの点Ｓ１より１８
０°位相がずれた点Ｓ２との間で変化する２相ＰＳＫの
信号点とは異なり、位相同期状態においては信号点Ｓ１
又はＳ２のいずれかに固定されており、図示のように信
号点Ｓ１は「11……11」〜「10……00」の間に位置し、
或いは信号点Ｓ２の場合は「00……00」〜「01……11」
の間に位置することとなる。
けられておらず、Ｉ軸上で点Ｓ１とこの点Ｓ１より１８
０°位相がずれた点Ｓ２との間で変化する２相ＰＳＫの
信号点とは異なり、位相同期状態においては信号点Ｓ１
又はＳ２のいずれかに固定されており、図示のように信
号点Ｓ１は「11……11」〜「10……00」の間に位置し、
或いは信号点Ｓ２の場合は「00……00」〜「01……11」
の間に位置することとなる。
【０００９】上記の振幅比較器６２での振幅比較は絶対
値において行われるので、入力端子群ＡによるＩ軸の値
｜Ｉ｜は、入力端子群ＢによるＱ軸の値｜Ｑ｜と比較し
て常に図示のように｜Ｉ｜＞｜Ｑ｜となる。但し、｜Ｉ
｜≦｜Ｑ｜とならないようにするため、後述するよう
に、入力端子群Ａが「01……11」又は「10……00」とな
る状態は回避されるように設定される。
値において行われるので、入力端子群ＡによるＩ軸の値
｜Ｉ｜は、入力端子群ＢによるＱ軸の値｜Ｑ｜と比較し
て常に図示のように｜Ｉ｜＞｜Ｑ｜となる。但し、｜Ｉ
｜≦｜Ｑ｜とならないようにするため、後述するよう
に、入力端子群Ａが「01……11」又は「10……00」とな
る状態は回避されるように設定される。
【００１０】従って、この振幅比較器６２の出力信号は
常に｜Ｉ｜＞｜Ｑ｜を示す例えば“１”（又は“０”）
となり、ＥＯＲゲート６１の入力信号が同極性であった
とき、その出力信号は“０”となり、更にＥＯＲゲート
６４ではその入力信号が不一致状態となるので出力信号
は“１”となる。このＥＯＲゲート６４の出力信号
“１”はループフィルタ６５を経由して電圧制御発振器
７の位相を制御することとなる。
常に｜Ｉ｜＞｜Ｑ｜を示す例えば“１”（又は“０”）
となり、ＥＯＲゲート６１の入力信号が同極性であった
とき、その出力信号は“０”となり、更にＥＯＲゲート
６４ではその入力信号が不一致状態となるので出力信号
は“１”となる。このＥＯＲゲート６４の出力信号
“１”はループフィルタ６５を経由して電圧制御発振器
７の位相を制御することとなる。
【００１１】この振幅比較器６２から電圧制御発振器７
に対する位相制御信号Ｖは、次式において行われること
になる。 Ｖ＝（｜Ｉ｜＞｜Ｑ｜）＋（Ｉ＋Ｑ） （１）
に対する位相制御信号Ｖは、次式において行われること
になる。 Ｖ＝（｜Ｉ｜＞｜Ｑ｜）＋（Ｉ＋Ｑ） （１）
【００１２】この結果、パイロット信号の信号点Ｓ１又
はＳ２は、例えばＥＯＲゲート６４の出力信号が“１”
であれば、図３に示す矢印の時計方向に動いてＩ軸上に
来るように制御される。
はＳ２は、例えばＥＯＲゲート６４の出力信号が“１”
であれば、図３に示す矢印の時計方向に動いてＩ軸上に
来るように制御される。
【００１３】従って、位相比較器６は、その出力位相差
が、図３にも示すように、一方の検波軸（上記の例では
Ｉ軸）の位相変動成分の方が他方の検波軸（上記の例で
はＱ軸）の位相変動成分より小さくなるように構成され
ており、Ｑ軸よりＩ軸上の分散で信号対雑音比を検出し
た方がより正確な検出が実現できることとなる。尚、こ
のことは、位相比較器６の構成をＩ軸とＱ軸とを逆にす
ることもでき、この場合には、Ｑ軸上での分散により信
号対雑音比が検出されることとなる。
が、図３にも示すように、一方の検波軸（上記の例では
Ｉ軸）の位相変動成分の方が他方の検波軸（上記の例で
はＱ軸）の位相変動成分より小さくなるように構成され
ており、Ｑ軸よりＩ軸上の分散で信号対雑音比を検出し
た方がより正確な検出が実現できることとなる。尚、こ
のことは、位相比較器６の構成をＩ軸とＱ軸とを逆にす
ることもでき、この場合には、Ｑ軸上での分散により信
号対雑音比が検出されることとなる。
【００１４】
【発明が解決しようとする課題】以上のように従来の信
号対雑音比検出回路の構成は、一見、２相ＰＳＫ復調回
路と同じであるため、２相ＰＳＫ復調回路がそのまま利
用されることが多く、このため、低域通過フィルタ２，
３は同じ特性を有しており且つこれらの低域通過フィル
タ２，３は位相同期ループの同期範囲を充分に得るため
に広帯域に設定されていたため、その分、雑音が多くな
って信号対雑音比が劣化したときには検出が困難になっ
てしまうという問題点があった。
号対雑音比検出回路の構成は、一見、２相ＰＳＫ復調回
路と同じであるため、２相ＰＳＫ復調回路がそのまま利
用されることが多く、このため、低域通過フィルタ２，
３は同じ特性を有しており且つこれらの低域通過フィル
タ２，３は位相同期ループの同期範囲を充分に得るため
に広帯域に設定されていたため、その分、雑音が多くな
って信号対雑音比が劣化したときには検出が困難になっ
てしまうという問題点があった。
【００１５】従って、本発明は、低域通過フィルタをで
きるだけ狭帯域にして信号対雑音比を正確に検出するこ
とを目的とする。
きるだけ狭帯域にして信号対雑音比を正確に検出するこ
とを目的とする。
【００１６】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る信号対雑音比検出回路は、図１に示す
ように、入力されるパイロット信号を同期検波部１にお
いて位相が直交する２つの検波軸信号により同期検波を
行い、これにより得られるＩ軸信号及びＱ軸信号をそれ
ぞれ低域通過フィルタ２，３で雑音除去し、Ａ／Ｄ変換
器４，５でディジタル信号に変換した後、該ディジタル
信号により位相比較器６で位相比較し一方の検波軸の位
相変動成分の方が他方の検波軸の位相変動成分より小さ
くなるように出力される制御信号により電圧制御発振器
７を制御して該検波信号の位相を制御すると共に該Ａ／
Ｄ変換器４からのＩ軸ディジタル信号により信号対雑音
比Ｃ／Ｎを検出する回路で構成されており、上述した従
来の技術と同じ構成である。
め、本発明に係る信号対雑音比検出回路は、図１に示す
ように、入力されるパイロット信号を同期検波部１にお
いて位相が直交する２つの検波軸信号により同期検波を
行い、これにより得られるＩ軸信号及びＱ軸信号をそれ
ぞれ低域通過フィルタ２，３で雑音除去し、Ａ／Ｄ変換
器４，５でディジタル信号に変換した後、該ディジタル
信号により位相比較器６で位相比較し一方の検波軸の位
相変動成分の方が他方の検波軸の位相変動成分より小さ
くなるように出力される制御信号により電圧制御発振器
７を制御して該検波信号の位相を制御すると共に該Ａ／
Ｄ変換器４からのＩ軸ディジタル信号により信号対雑音
比Ｃ／Ｎを検出する回路で構成されており、上述した従
来の技術と同じ構成である。
【００１７】但し、本発明では、一方の検波軸側の低域
通過フィルタの通過帯域を、該他方の検波軸側の低域通
過フィルタの通過帯域より狭く設定するようにしたこと
を特徴とするものである。
通過フィルタの通過帯域を、該他方の検波軸側の低域通
過フィルタの通過帯域より狭く設定するようにしたこと
を特徴とするものである。
【００１８】
【作用】図３でも説明したように、位相比較器６の制御
により、一方の検波軸（上記の例ではＩ軸）の位相変動
成分が微小となり、他方の検波軸（上記の例ではＱ軸）
の位相変動成分は顕著なものとなる。
により、一方の検波軸（上記の例ではＩ軸）の位相変動
成分が微小となり、他方の検波軸（上記の例ではＱ軸）
の位相変動成分は顕著なものとなる。
【００１９】従って、一方の検波軸（Ｉ軸）上での位相
変動成分を、他方の検波軸（Ｑ軸）上での位相変動成分
より軽視することができることになり、従って、他方の
検波軸（Ｑ軸）の低域通過フィルタ３は位相同期ループ
の同期範囲を充分に得るために広帯域に設定する必要が
あるが、一方の検波軸（Ｉ軸）の低域通過フィルタ２は
位相同期ループの同期範囲が小さくて済むために狭帯域
に設定することができる。
変動成分を、他方の検波軸（Ｑ軸）上での位相変動成分
より軽視することができることになり、従って、他方の
検波軸（Ｑ軸）の低域通過フィルタ３は位相同期ループ
の同期範囲を充分に得るために広帯域に設定する必要が
あるが、一方の検波軸（Ｉ軸）の低域通過フィルタ２は
位相同期ループの同期範囲が小さくて済むために狭帯域
に設定することができる。
【００２０】この結果、信号対雑音比Ｃ／Ｎを従来より
も高く設定することができ、受信信号対雑音比の検出下
限値が広がることとなる。
も高く設定することができ、受信信号対雑音比の検出下
限値が広がることとなる。
【００２１】
【実施例】図１に示した本発明に係る信号対雑音比検出
回路における低域通過フィルタ２，３の特性を図４を参
照して以下に検討する。
回路における低域通過フィルタ２，３の特性を図４を参
照して以下に検討する。
【００２２】まず、Ａ／Ｄ変換器４，５の入力範囲を±
Ｆとし、識別ビット数を位相比較器６中の振幅比較器６
２のビット数（図２の例ではｋビット）に合わせ、更に
Ｉ軸及びＱ軸の同期時のそれぞれの検波電圧（直流電
圧）をＦ／ｍ，Ｆ／ｎ（ｍ＜ｎ）とすると、位相比較器
６が正常に動作するためには、振幅比較器６２の入力端
子群Ａと入力端子群Ｂとの関係が上記式（１）において
｜Ｉ｜＞｜Ｑ｜でなければならない関係にあるので、Ｉ
軸側のＡ／Ｄ変換器４の入力電圧ＩｄとＱ軸側のＡ／Ｄ
変換器５の入力電圧Ｑｄとの関係は、Ｉｄ＞Ｑｄでなけ
ればならない。
Ｆとし、識別ビット数を位相比較器６中の振幅比較器６
２のビット数（図２の例ではｋビット）に合わせ、更に
Ｉ軸及びＱ軸の同期時のそれぞれの検波電圧（直流電
圧）をＦ／ｍ，Ｆ／ｎ（ｍ＜ｎ）とすると、位相比較器
６が正常に動作するためには、振幅比較器６２の入力端
子群Ａと入力端子群Ｂとの関係が上記式（１）において
｜Ｉ｜＞｜Ｑ｜でなければならない関係にあるので、Ｉ
軸側のＡ／Ｄ変換器４の入力電圧ＩｄとＱ軸側のＡ／Ｄ
変換器５の入力電圧Ｑｄとの関係は、Ｉｄ＞Ｑｄでなけ
ればならない。
【００２３】これに加えて、要求される同期範囲を図示
のように±ｆL 以上であるとすると、Ｉ軸の低域通過フ
ィルタ２の周波数−振幅特性が減衰してｆL までに低下
したときの減衰量Ｌは、 Ｌ＝２０（log Ｆ／ｍ−log Ｆ／ｎ） ＝２０log ｎ／ｍ となり、この減衰量がＬより小さければ、周波数差が±
ｆL においても引込可能となる。
のように±ｆL 以上であるとすると、Ｉ軸の低域通過フ
ィルタ２の周波数−振幅特性が減衰してｆL までに低下
したときの減衰量Ｌは、 Ｌ＝２０（log Ｆ／ｍ−log Ｆ／ｎ） ＝２０log ｎ／ｍ となり、この減衰量がＬより小さければ、周波数差が±
ｆL においても引込可能となる。
【００２４】従って、低域通過フィルタ２，３はその検
波電圧Ｆ／ｍ，Ｆ／ｎにおけるｍ，ｎを適切に選択する
ことにより減衰量Ｌ以上を確保することができる。
波電圧Ｆ／ｍ，Ｆ／ｎにおけるｍ，ｎを適切に選択する
ことにより減衰量Ｌ以上を確保することができる。
【００２５】
【発明の効果】以上のように本発明によれば、入力され
るパイロット信号に対して同期検波を行い、その一方の
検波軸の検波信号の分散から信号対雑音比を検出する回
路において、該一方の検波軸側の低域通過フィルタの通
過帯域が他方の検波軸側の低域通過フィルタの通過帯域
より狭くなるように構成したので、信号対雑音比Ｃ／Ｎ
を従来よりも高く設定することができ、受信信号対雑音
比の検出下限値が広がることとなる。
るパイロット信号に対して同期検波を行い、その一方の
検波軸の検波信号の分散から信号対雑音比を検出する回
路において、該一方の検波軸側の低域通過フィルタの通
過帯域が他方の検波軸側の低域通過フィルタの通過帯域
より狭くなるように構成したので、信号対雑音比Ｃ／Ｎ
を従来よりも高く設定することができ、受信信号対雑音
比の検出下限値が広がることとなる。
【図１】本発明及び従来例に係る信号対雑音比検出回路
を示したブロック図である。
を示したブロック図である。
【図２】本発明及び従来例に係る信号対雑音比検出回路
に用いられる位相比較器の構成例を示した回路図であ
る。
に用いられる位相比較器の構成例を示した回路図であ
る。
【図３】図２の位相比較器の動作を説明するためのグラ
フ図である。
フ図である。
【図４】本発明に係る信号対雑音比検出回路の低域通過
フィルタの特性を説明するためのグラフ図である。
フィルタの特性を説明するためのグラフ図である。
１ 同期検波部 ２，３ 低域通過フィルタ ４，５ Ａ／Ｄ変換器 ６ 位相比較器 ７ 電圧制御発振器 図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】 入力されるパイロット信号を同期検波部
(1) において位相が直交する２つの検波軸信号により同
期検波を行い、これにより得られるＩ軸信号及びＱ軸信
号をそれぞれ低域通過フィルタ(2,3) で雑音除去し、Ａ
／Ｄ変換器(4,5) でディジタル信号に変換した後、該デ
ィジタル信号の極性ビットにより位相比較器(6) で位相
比較し一方の検波軸の位相変動成分の方が他方の検波軸
の位相変動成分より小さくなるように出力される位相差
により電圧制御発振器(7) を制御して該検波信号の位相
を制御すると共に該Ａ／Ｄ変換器(4) からのＩ軸ディジ
タル信号により信号対雑音比(C/N) を検出する回路にお
いて、 該一方の検波軸側の低域通過フィルタの通過帯域が、該
他方の検波軸側の低域通過フィルタの通過帯域より狭く
設定されることを特徴とした信号対雑音比検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4006801A JPH05199193A (ja) | 1992-01-17 | 1992-01-17 | 信号対雑音比検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4006801A JPH05199193A (ja) | 1992-01-17 | 1992-01-17 | 信号対雑音比検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05199193A true JPH05199193A (ja) | 1993-08-06 |
Family
ID=11648293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4006801A Withdrawn JPH05199193A (ja) | 1992-01-17 | 1992-01-17 | 信号対雑音比検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05199193A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006501733A (ja) * | 2002-10-01 | 2006-01-12 | ティーディーエフ | 多重レベルのコーディング技術により変調された信号の受信 |
| JP2009512310A (ja) * | 2005-10-17 | 2009-03-19 | エヌエックスピー ビー ヴィ | 信号対干渉＋雑音比推定器および方法、この推定器を有する移動体端末 |
-
1992
- 1992-01-17 JP JP4006801A patent/JPH05199193A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006501733A (ja) * | 2002-10-01 | 2006-01-12 | ティーディーエフ | 多重レベルのコーディング技術により変調された信号の受信 |
| JP2009512310A (ja) * | 2005-10-17 | 2009-03-19 | エヌエックスピー ビー ヴィ | 信号対干渉＋雑音比推定器および方法、この推定器を有する移動体端末 |
| JP4852724B2 (ja) * | 2005-10-17 | 2012-01-11 | エスティー‐エリクソン、ソシエテ、アノニム | 信号対干渉＋雑音比推定器および方法、この推定器を有する移動体端末 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4365211A (en) | Phase-locked loop with initialization loop | |
| US6211742B1 (en) | Lock detector for phase locked loops | |
| KR100355684B1 (ko) | 직접변환수신기 | |
| Walls et al. | Extending the range and accuracy of phase noise measurements | |
| US7181018B1 (en) | Digital stereo recovery circuitry and method for radio receivers | |
| US4354277A (en) | Signal acquisition system | |
| US5774555A (en) | Switched capacitor bandpass filter for detecting pilot signal | |
| WO1990006031A1 (en) | Digital differential phase-shift keyed decoder | |
| US5859551A (en) | Digital PLL circuit | |
| JPH0851329A (ja) | Ａｇｃ回路 | |
| EP0962046B1 (en) | System and method for harmonic interference avoidance in carrier recovery for digital demodulation | |
| JPH05199193A (ja) | 信号対雑音比検出回路 | |
| GB2174855A (en) | Wide range digital phase/frequency detector | |
| US6304071B1 (en) | Phase detector that samples a read signal at sampling points and delay | |
| JPH04500891A (ja) | サンプル・ホールド位相検波器及びその制御方法 | |
| JPH04337909A (ja) | 位相同期ループ復調器 | |
| US6087902A (en) | Phase-locked loop (PLL) circuit containing a biased phase detector for improved frequency acquisition | |
| JPS644386B2 (ja) | ||
| JPS63155874A (ja) | 映像中間周波信号処理回路 | |
| JPH0750623A (ja) | 復調装置 | |
| JP2842349B2 (ja) | 復調装置 | |
| KR950007968B1 (ko) | 반송파재생회로 | |
| JPS5936428A (ja) | 位相同期装置 | |
| JPH0529979A (ja) | フイルタを用いたｆｍ信号検出装置 | |
| JPH06284030A (ja) | フェーズロックドループ検波受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |