JP2842349B2 - 復調装置 - Google Patents
復調装置Info
- Publication number
- JP2842349B2 JP2842349B2 JP7322076A JP32207695A JP2842349B2 JP 2842349 B2 JP2842349 B2 JP 2842349B2 JP 7322076 A JP7322076 A JP 7322076A JP 32207695 A JP32207695 A JP 32207695A JP 2842349 B2 JP2842349 B2 JP 2842349B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- clock
- circuit
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル無線通信
などにあって、符号間干渉を除去する判定帰還形等化器
が接続された復調装置に関する。
などにあって、符号間干渉を除去する判定帰還形等化器
が接続された復調装置に関する。
【０００２】
【従来の技術】従来、デジタル無線通信では判定帰還形
等化器を備えた復調装置が多用されている。図４は従来
の復調装置の構成を示すブロック図である。図４に示す
復調装置においては、入力された中間周波（ＩＦ）帯の
変調波信号が分配器１０で２分配されて乗算器１１，１
２に入力される。乗算器１１は変調波と再生搬送波発生
器１３からの再生搬送波とを乗算した第１乗算信号を生
成する。乗算器１２には、再生搬送波発生器１３からの
再生搬送波をπ／２移相器１４で、π／２移相したシフ
ト搬送波が入力される。このシフト搬送波と変調波を乗
算器１２で乗算して、その第２乗算信号を出力する。
等化器を備えた復調装置が多用されている。図４は従来
の復調装置の構成を示すブロック図である。図４に示す
復調装置においては、入力された中間周波（ＩＦ）帯の
変調波信号が分配器１０で２分配されて乗算器１１，１
２に入力される。乗算器１１は変調波と再生搬送波発生
器１３からの再生搬送波とを乗算した第１乗算信号を生
成する。乗算器１２には、再生搬送波発生器１３からの
再生搬送波をπ／２移相器１４で、π／２移相したシフ
ト搬送波が入力される。このシフト搬送波と変調波を乗
算器１２で乗算して、その第２乗算信号を出力する。
【０００３】第１及び第２乗算信号は、それぞれ低域フ
ィルタ（ＬＰＦ）１５，１６を通じて増幅器１７，１８
に入力される。この増幅器１７，１８で第１及び第２乗
算信号が規定値に増幅され、この第１及び第２増幅信号
が第１及び第２復調ベースバンド信号となる。この第１
及び第２復調ベースバンド信号が、Ａ／Ｄ変換器１９，
２０で標本化及び量子化されて第１及び第２デジタル信
号に変換される。この第１及び第２デジタル信号が判定
帰還形等化器２１に入力され、ここで符号間干渉を除去
した第１及び第２データ（Ｐ，Ｑデータ）を出力する。
ィルタ（ＬＰＦ）１５，１６を通じて増幅器１７，１８
に入力される。この増幅器１７，１８で第１及び第２乗
算信号が規定値に増幅され、この第１及び第２増幅信号
が第１及び第２復調ベースバンド信号となる。この第１
及び第２復調ベースバンド信号が、Ａ／Ｄ変換器１９，
２０で標本化及び量子化されて第１及び第２デジタル信
号に変換される。この第１及び第２デジタル信号が判定
帰還形等化器２１に入力され、ここで符号間干渉を除去
した第１及び第２データ（Ｐ，Ｑデータ）を出力する。
【０００４】次に、Ａ／Ｄ変換器１９，２０でのサンプ
リングについて説明する。この標本化及び量子化では、
増幅器１７，１８からの第１及び第２復調ベースバンド
信号がクロック同期回路２２に入力され、このクロック
同期回路２２では第１及び第２復調ベースバンド信号か
らサンプリングタイミングを抽出する。
リングについて説明する。この標本化及び量子化では、
増幅器１７，１８からの第１及び第２復調ベースバンド
信号がクロック同期回路２２に入力され、このクロック
同期回路２２では第１及び第２復調ベースバンド信号か
らサンプリングタイミングを抽出する。
【０００５】図５は、このクロック同期回路２２の構成
を示すブロック図である。図５における、増幅器１７，
１８からの第１及び第２復調ベースバンド信号は、それ
ぞれ非線形回路２３，２４に入力される。この非線形回
路２３，２４、及び、サンプリングタイミング同期（ク
ロック周波数）ｆｃを中心周波数とする帯域フィルタ
（ＢＰＦ）２５によって第１及び第２復調ベースバンド
信号から、それぞれクロック成分を抽出する。
を示すブロック図である。図５における、増幅器１７，
１８からの第１及び第２復調ベースバンド信号は、それ
ぞれ非線形回路２３，２４に入力される。この非線形回
路２３，２４、及び、サンプリングタイミング同期（ク
ロック周波数）ｆｃを中心周波数とする帯域フィルタ
（ＢＰＦ）２５によって第１及び第２復調ベースバンド
信号から、それぞれクロック成分を抽出する。
【０００６】このクロック成分は、位相比較器２６で電
圧制御発振器（ＶＣＯ）２９の発振周波数ｆvco と比較
され、この位相比較した差の比較結果電圧を出力する。
この出力電圧が、ループ増幅器２７及びループフィルタ
２８を通じて電圧制御発振器２９に入力される。この結
果、電圧制御発振器２９では、発振周波数ｆvco がクロ
ック周波数ｆｃと等しくなるように制御される。この電
圧制御発振器２９からの発振周波数ｆvco のクロック信
号が、図４中のＡ／Ｄ変換器１９，２０にデジタル変換
時のサンプリングタイミング用として供給される。
圧制御発振器（ＶＣＯ）２９の発振周波数ｆvco と比較
され、この位相比較した差の比較結果電圧を出力する。
この出力電圧が、ループ増幅器２７及びループフィルタ
２８を通じて電圧制御発振器２９に入力される。この結
果、電圧制御発振器２９では、発振周波数ｆvco がクロ
ック周波数ｆｃと等しくなるように制御される。この電
圧制御発振器２９からの発振周波数ｆvco のクロック信
号が、図４中のＡ／Ｄ変換器１９，２０にデジタル変換
時のサンプリングタイミング用として供給される。
【０００７】したがって、電圧制御発振器２９の発振周
波数ｆvco がクロック周波数ｆｃに等しく閉ループ制御
されるため、変調時のサンプリングタイミングに同期し
たタイミングでＡ／Ｄ変換（復調）が行われることにな
る。
波数ｆvco がクロック周波数ｆｃに等しく閉ループ制御
されるため、変調時のサンプリングタイミングに同期し
たタイミングでＡ／Ｄ変換（復調）が行われることにな
る。
【０００８】図６は復調ベースバンド信号からクロック
周波数成分ｆｃを抽出する動作を説明するための図であ
る。図４に示す増幅器１７の出力端ａ及び増幅器１８の
出力端ｂでは、図６（ａ）に示すようにクロック周波数
成分ｆｃの１／２ｆｃ分のスペクトラムが含まれている
が、図６（ｂ）に示すように、非線形回路２３，２４で
２逓倍されるクロック周波数ｆｃ成分が発生する。そし
て、この図６（ｃ）に示すようにクロック周波数ｆｃ成
分を、中心周波数ｆｃのＢＰＦ２５を通して抽出する。
周波数成分ｆｃを抽出する動作を説明するための図であ
る。図４に示す増幅器１７の出力端ａ及び増幅器１８の
出力端ｂでは、図６（ａ）に示すようにクロック周波数
成分ｆｃの１／２ｆｃ分のスペクトラムが含まれている
が、図６（ｂ）に示すように、非線形回路２３，２４で
２逓倍されるクロック周波数ｆｃ成分が発生する。そし
て、この図６（ｃ）に示すようにクロック周波数ｆｃ成
分を、中心周波数ｆｃのＢＰＦ２５を通して抽出する。
【０００９】図７は判定帰還形等化器の等化特性（ミグ
ネチアカーブ）を示す図である。この判定帰還形等化器
の入力前までの復調器の構成は既知である。例えば、文
献として、旧日本電信電話公社、企画センター編、桑原
守二監修、デジタルマイクロ波通信誌Ｐ１１３，１１４
の掲載内容が知られている。
ネチアカーブ）を示す図である。この判定帰還形等化器
の入力前までの復調器の構成は既知である。例えば、文
献として、旧日本電信電話公社、企画センター編、桑原
守二監修、デジタルマイクロ波通信誌Ｐ１１３，１１４
の掲載内容が知られている。
【００１０】また、判定帰還形等化器の構成及び動作に
ついては、特開平４−１８１８０２号公報「判定帰還形
等化器」に記載された例が知られており、この判定帰還
形等化器では、デジタル無線通信における選択性フェー
ジングによる回線品質の劣化を改善なための等化処理を
行っている。
ついては、特開平４−１８１８０２号公報「判定帰還形
等化器」に記載された例が知られており、この判定帰還
形等化器では、デジタル無線通信における選択性フェー
ジングによる回線品質の劣化を改善なための等化処理を
行っている。
【００１１】図７において、縦軸はρ＝反射波振幅／主
波振幅を示しており、ρ＝１の場合に、最もノッチが深
くなる。また、横軸はΔｆであり、ノッチ位置（周波
数）の帯域中央周波数からのずれを示している。図７中
の斜線部分が等化不能領域であり、この面積が小さい
程、等化性能が高いことになる。
波振幅を示しており、ρ＝１の場合に、最もノッチが深
くなる。また、横軸はΔｆであり、ノッチ位置（周波
数）の帯域中央周波数からのずれを示している。図７中
の斜線部分が等化不能領域であり、この面積が小さい
程、等化性能が高いことになる。
【００１２】
【発明が解決しようとする課題】しかしながら、上記従
来例の復調装置では、変調波中のクロック信号の１／２
周波数成分レベルにおけるノッチが深くなる程、低下し
て抽出されたクロック成分にノイズ量が増大する。すな
わち、信号／雑音（Ｓ／Ｎ）比が劣化する。その結果、
電圧制御発振器２９の制御電圧がクロック信号成分に重
畳したノイズに影響されて同期外れが発生する。
来例の復調装置では、変調波中のクロック信号の１／２
周波数成分レベルにおけるノッチが深くなる程、低下し
て抽出されたクロック成分にノイズ量が増大する。すな
わち、信号／雑音（Ｓ／Ｎ）比が劣化する。その結果、
電圧制御発振器２９の制御電圧がクロック信号成分に重
畳したノイズに影響されて同期外れが発生する。
【００１３】したがって、選択性フェージングが発生
し、搬送波周波数ｆ0 から±ｆｃ／２〔HZ〕離れた位置
（周波数）でノッチが深くなると、本来、判定帰還形等
化器２１での等化が可能であるにもかかわらず、等化不
能になる欠点がある。
し、搬送波周波数ｆ0 から±ｆｃ／２〔HZ〕離れた位置
（周波数）でノッチが深くなると、本来、判定帰還形等
化器２１での等化が可能であるにもかかわらず、等化不
能になる欠点がある。
【００１４】本発明は、このような従来の技術における
課題を解決するものであり、クロック信号成分の抽出レ
ベルが低くなるような選択性フェージングなどが発生し
た際にも、ＰＬＬ回路でのクロック同期外れが発生し難
くなり、符号間干渉の除去を行う等化処理能力が向上す
る復調装置を提供する。
課題を解決するものであり、クロック信号成分の抽出レ
ベルが低くなるような選択性フェージングなどが発生し
た際にも、ＰＬＬ回路でのクロック同期外れが発生し難
くなり、符号間干渉の除去を行う等化処理能力が向上す
る復調装置を提供する。
【００１５】
【課題を解決するための手段】上記課題を達成するため
に、請求項１記載の発明は、入力信号を、直交する再生
搬送波信号で復調し、それぞれの復調ベースバンド信号
をデジタル信号に変換するＡ／Ｄ変換器のサンプリング
タイミング信号を、復調ベースバンド信号から生成する
クロック同期回路を備えた復調装置において、クロック
同期回路に、復調ベースバンド信号を非線形で処理する
非線形回路と、非線形回路の出力からサンプリングタイ
ミング信号となるクロック信号成分を抽出する帯域通過
フィルタと、帯域通過フィルタからのクロック信号成分
と、発振周波数を制御するための制御電圧との位相を比
較した位相比較結果信号を可変増幅すると共に、可変ル
ープフィルタの周波数特性を可変し、かつ、この信号で
同期した発振周波数信号であるＡ／Ｄ変換器へのサンプ
リングタイミング信号を出力するＰＬＬ回路と、帯域通
過フィルタの出力レベルを検出するレベル検出器と、レ
ベル検出器からの出力レベルに基づいて、ＰＬＬ回路の
増幅レベル及び可変ループフィルタの周波数特性を制御
するループ制御手段とを備える構成としてある。
に、請求項１記載の発明は、入力信号を、直交する再生
搬送波信号で復調し、それぞれの復調ベースバンド信号
をデジタル信号に変換するＡ／Ｄ変換器のサンプリング
タイミング信号を、復調ベースバンド信号から生成する
クロック同期回路を備えた復調装置において、クロック
同期回路に、復調ベースバンド信号を非線形で処理する
非線形回路と、非線形回路の出力からサンプリングタイ
ミング信号となるクロック信号成分を抽出する帯域通過
フィルタと、帯域通過フィルタからのクロック信号成分
と、発振周波数を制御するための制御電圧との位相を比
較した位相比較結果信号を可変増幅すると共に、可変ル
ープフィルタの周波数特性を可変し、かつ、この信号で
同期した発振周波数信号であるＡ／Ｄ変換器へのサンプ
リングタイミング信号を出力するＰＬＬ回路と、帯域通
過フィルタの出力レベルを検出するレベル検出器と、レ
ベル検出器からの出力レベルに基づいて、ＰＬＬ回路の
増幅レベル及び可変ループフィルタの周波数特性を制御
するループ制御手段とを備える構成としてある。
【００１６】請求項２記載の復調装置は、前記ＰＬＬ回
路として、帯域通過フィルタからのクロック信号成分と
制御電圧との位相を比較する位相比較器と、位相比較器
からの位相比較結果信号をループ制御手段の制御で可変
増幅する可変増幅手段と、可変増幅手段からの出力の周
波数成分をループ制御手段の制御で可変する可変ループ
フィルタと、可変ループフィルタからの制御電圧で同期
したＡ／Ｄ変換器へのサンプリングタイミング信号を出
力する電圧制御発振器とを備える構成としてある。
路として、帯域通過フィルタからのクロック信号成分と
制御電圧との位相を比較する位相比較器と、位相比較器
からの位相比較結果信号をループ制御手段の制御で可変
増幅する可変増幅手段と、可変増幅手段からの出力の周
波数成分をループ制御手段の制御で可変する可変ループ
フィルタと、可変ループフィルタからの制御電圧で同期
したＡ／Ｄ変換器へのサンプリングタイミング信号を出
力する電圧制御発振器とを備える構成としてある。
【００１７】請求項３記載の復調装置は、前記ループ制
御手段が、レベル検出器での検出ができないフェージン
グ発生時に、可変増幅手段での増幅レベルを増加し、及
び／又は、可変ループフィルタの周波数特性を広くする
制御を行う構成としてある。
御手段が、レベル検出器での検出ができないフェージン
グ発生時に、可変増幅手段での増幅レベルを増加し、及
び／又は、可変ループフィルタの周波数特性を広くする
制御を行う構成としてある。
【００１８】請求項４記載の復調装置は、前記非線形回
路が、復調した復調ベースバンド信号の一方、及び／又
は、両方に対する非線形処理を行う構成としてある。
路が、復調した復調ベースバンド信号の一方、及び／又
は、両方に対する非線形処理を行う構成としてある。
【００１９】請求項５記載の復調装置は、前記Ａ／Ｄ変
換器のそれぞれの出力端と接続される判定帰還形等化器
を備える構成としてある。
換器のそれぞれの出力端と接続される判定帰還形等化器
を備える構成としてある。
【００２０】このような構成からなる本発明の復調装置
は、クロック同期回路のレベル検出器でクロック検出が
できない場合に、可変増幅手段での増幅レベルを増加
し、及び／又は、可変ループフィルタの周波数特性を広
くする制御を行っており、クロック信号成分の抽出レベ
ルが低くなるような選択性フェージングが発生した際に
も、ＰＬＬ回路の電圧制御発振器でのロック外れ、すな
わち、クロック同期外れが発生し難くなり、符号間干渉
の除去を行う等化処理能力が向上する。
は、クロック同期回路のレベル検出器でクロック検出が
できない場合に、可変増幅手段での増幅レベルを増加
し、及び／又は、可変ループフィルタの周波数特性を広
くする制御を行っており、クロック信号成分の抽出レベ
ルが低くなるような選択性フェージングが発生した際に
も、ＰＬＬ回路の電圧制御発振器でのロック外れ、すな
わち、クロック同期外れが発生し難くなり、符号間干渉
の除去を行う等化処理能力が向上する。
【００２１】
【発明の実施の形態】次に、本発明の復調装置の実施の
形態を図面を参照して詳細に説明する。図１は本発明の
復調装置の実施形態における構成を示す回路図である。
なお、図１は図４中のクロック同期回路２２の構成を示
しており、以下、図４を重複して用いて説明する。
形態を図面を参照して詳細に説明する。図１は本発明の
復調装置の実施形態における構成を示す回路図である。
なお、図１は図４中のクロック同期回路２２の構成を示
しており、以下、図４を重複して用いて説明する。
【００２２】図１の実施形態は、図４中の増幅器１７，
１８からの第１及び第２復調ベースバンド信号が非線形
回路３３，３４に入力され、ここで２逓倍したクロック
周波数ｆｃ成分を出力する非線形回路３３，３４と、こ
の非線形回路３３，３４が出力するサンプリングタイミ
ング用のクロック周波数ｆｃを中心周波数とする帯域フ
ィルタ（ＢＰＦ）３５とを有している。また、ＢＰＦ３
５からのクロック周波数ｆｃ成分から、この信号レベル
を検出して出力する信号レベル検出器３７と、信号レベ
ル検出器３７が出力する信号レベルに基づいてループ増
幅の増幅レベル、及び、ループフィルタの周波数特性を
制御するループ制御器３８を有している。
１８からの第１及び第２復調ベースバンド信号が非線形
回路３３，３４に入力され、ここで２逓倍したクロック
周波数ｆｃ成分を出力する非線形回路３３，３４と、こ
の非線形回路３３，３４が出力するサンプリングタイミ
ング用のクロック周波数ｆｃを中心周波数とする帯域フ
ィルタ（ＢＰＦ）３５とを有している。また、ＢＰＦ３
５からのクロック周波数ｆｃ成分から、この信号レベル
を検出して出力する信号レベル検出器３７と、信号レベ
ル検出器３７が出力する信号レベルに基づいてループ増
幅の増幅レベル、及び、ループフィルタの周波数特性を
制御するループ制御器３８を有している。
【００２３】さらに、ＢＰＦ３５からのクロック周波数
ｆｃ成分を、電圧制御発振器４２から出力される発振周
波数ｆvco と比較する位相比較器３９と、位相比較器３
９からの比較結果電圧をループ制御器３８の制御で可変
増幅するループ増幅器４０とを有している。また、ルー
プ制御器３８の制御でフィルタ特性を可変（周波数帯域
を制限）するループフィルタ４１と、このループフィル
タ４１からの制御電圧で発振周波数ｆvco をクロック周
波数ｆｃに等しくなるように制御（ロック）して発振す
る電圧制御発振器（ＶＣＯ）４２とを有している。
ｆｃ成分を、電圧制御発振器４２から出力される発振周
波数ｆvco と比較する位相比較器３９と、位相比較器３
９からの比較結果電圧をループ制御器３８の制御で可変
増幅するループ増幅器４０とを有している。また、ルー
プ制御器３８の制御でフィルタ特性を可変（周波数帯域
を制限）するループフィルタ４１と、このループフィル
タ４１からの制御電圧で発振周波数ｆvco をクロック周
波数ｆｃに等しくなるように制御（ロック）して発振す
る電圧制御発振器（ＶＣＯ）４２とを有している。
【００２４】次に、この実施形態の動作について説明す
る。図４に示す増幅器１７，１８からの第１及び第２復
調ベースバンド信号が、非線形回路３３，３４に入力さ
れ、ここで非線形の歪による２逓倍したクロック周波数
ｆｃ成分がＢＰＦ３５に入力される。このＢＰＦ３５
で、クロック周波数ｆｃ成分が抽出されて、信号レベル
検出器３７及び位相比較器３９に入力される。位相比較
器３９では、ＢＰＦ３５からのクロック周波数ｆｃ成分
を、電圧制御発振器４２から出力される発振周波数ｆvc
o と比較する。
る。図４に示す増幅器１７，１８からの第１及び第２復
調ベースバンド信号が、非線形回路３３，３４に入力さ
れ、ここで非線形の歪による２逓倍したクロック周波数
ｆｃ成分がＢＰＦ３５に入力される。このＢＰＦ３５
で、クロック周波数ｆｃ成分が抽出されて、信号レベル
検出器３７及び位相比較器３９に入力される。位相比較
器３９では、ＢＰＦ３５からのクロック周波数ｆｃ成分
を、電圧制御発振器４２から出力される発振周波数ｆvc
o と比較する。
【００２５】そして、位相比較器３９が、比較結果とし
て比較結果電圧を出力する。この出力電圧がループ増幅
器４０及びループフィルタ４１を通じて電圧制御発振器
４２の制御端に制御電圧として入力される。この結果、
電圧制御発振器４２では、発振周波数ｆvco がクロック
周波数ｆｃに等しくなるように制御される。この電圧制
御発振器４２からの発振周波数ｆvco のクロック信号
が、図４中のＡ／Ｄ変換器１９，２０にサンプリングタ
イミング用として供給される。
て比較結果電圧を出力する。この出力電圧がループ増幅
器４０及びループフィルタ４１を通じて電圧制御発振器
４２の制御端に制御電圧として入力される。この結果、
電圧制御発振器４２では、発振周波数ｆvco がクロック
周波数ｆｃに等しくなるように制御される。この電圧制
御発振器４２からの発振周波数ｆvco のクロック信号
が、図４中のＡ／Ｄ変換器１９，２０にサンプリングタ
イミング用として供給される。
【００２６】また、ＢＰＦ３５からのクロック周波数ｆ
ｃ成分が信号レベル検出器３７に入力され、その信号レ
ベルを検出してループ制御器３８に出力する。ループ制
御器３８では、信号レベルに基づいてループ増幅器４０
の増幅レベル、及び、ループフィルタ４１のフィルタ特
性を制御する。
ｃ成分が信号レベル検出器３７に入力され、その信号レ
ベルを検出してループ制御器３８に出力する。ループ制
御器３８では、信号レベルに基づいてループ増幅器４０
の増幅レベル、及び、ループフィルタ４１のフィルタ特
性を制御する。
【００２７】次に、選択性フェージングが発生した場合
の動作について説明する。図２は実施形態におけるクロ
ック信号の抽出処理を説明するための図である。図２に
示すように、選択性フェージングが発生した際の第１及
び第２復調ベースバンド信号が、増幅器１７，１８から
非線形回路３３，３４を通じてＢＰＦ３５に入力され
る。この場合のＢＰＦ３５からのクロック周波数ｆｃ成
分の信号レベルは、ノッチ周波数及びノッチの深さによ
って相違する。特に、信号レベルが低下する状態は、図
２（ａ）に示すように選択性フェージングのノッチ周波
数が「搬送波周波数−クロック周波数ｆｃ／２」、又
は、「搬送波周波数＋クロック周波数ｆｃ／２」〔HZ〕
の場合である。
の動作について説明する。図２は実施形態におけるクロ
ック信号の抽出処理を説明するための図である。図２に
示すように、選択性フェージングが発生した際の第１及
び第２復調ベースバンド信号が、増幅器１７，１８から
非線形回路３３，３４を通じてＢＰＦ３５に入力され
る。この場合のＢＰＦ３５からのクロック周波数ｆｃ成
分の信号レベルは、ノッチ周波数及びノッチの深さによ
って相違する。特に、信号レベルが低下する状態は、図
２（ａ）に示すように選択性フェージングのノッチ周波
数が「搬送波周波数−クロック周波数ｆｃ／２」、又
は、「搬送波周波数＋クロック周波数ｆｃ／２」〔HZ〕
の場合である。
【００２８】このとき、図４中の増幅器１７，１８から
の第１及び第２復調ベースバンド信号のスペクトラム
は、図２（ｂ）に示すようにクロック周波数ｆｃ／２近
傍の周波数成分が低下している。したがって、非線形回
路３３，３４の出力は図２（ｃ）に示すように、クロッ
ク周波数ｆｃ成分も低下し、図２（ｄ）に示すようにＢ
ＰＦ３５が出力するクロック周波数ｆｃ成分も低下す
る。
の第１及び第２復調ベースバンド信号のスペクトラム
は、図２（ｂ）に示すようにクロック周波数ｆｃ／２近
傍の周波数成分が低下している。したがって、非線形回
路３３，３４の出力は図２（ｃ）に示すように、クロッ
ク周波数ｆｃ成分も低下し、図２（ｄ）に示すようにＢ
ＰＦ３５が出力するクロック周波数ｆｃ成分も低下す
る。
【００２９】このように、ＢＰＦ３５が出力するクロッ
ク周波数ｆｃ成分が低下することによって、Ｓ／Ｎ比が
劣化したノイズが多いクロック周波数ｆｃ成分が位相比
較器３９が入力される。このため、出力される比較結果
電圧は、ノイズの影響を受けた電圧であり、電圧制御発
振器４２でのロック外れによるクロック同期外れが発生
する。
ク周波数ｆｃ成分が低下することによって、Ｓ／Ｎ比が
劣化したノイズが多いクロック周波数ｆｃ成分が位相比
較器３９が入力される。このため、出力される比較結果
電圧は、ノイズの影響を受けた電圧であり、電圧制御発
振器４２でのロック外れによるクロック同期外れが発生
する。
【００３０】この同期ずれが発生しないように、ループ
制御器３８がループ増幅器４０の増幅レベル、ループフ
ィルタ４１のフィルタ特性を制御する。すなわち、周波
数の帯域制限の制御を行う。ループ制御器３８は信号レ
ベル検出器３７からのクロック周波数ｆｃ成分の信号レ
ベルに基づいて、ループ増幅器４０の増幅レベルを大き
く制御する。さらに、ループフィルタ４１の周波数帯域
を広くするように制御してＳ／Ｎ比を向上させる。
制御器３８がループ増幅器４０の増幅レベル、ループフ
ィルタ４１のフィルタ特性を制御する。すなわち、周波
数の帯域制限の制御を行う。ループ制御器３８は信号レ
ベル検出器３７からのクロック周波数ｆｃ成分の信号レ
ベルに基づいて、ループ増幅器４０の増幅レベルを大き
く制御する。さらに、ループフィルタ４１の周波数帯域
を広くするように制御してＳ／Ｎ比を向上させる。
【００３１】この結果、電圧制御発振器４２での同期の
外れが発生せずに、Ａ／Ｄ変換器１９，２０で第１及び
第２復調ベースバンド信号をサンプリングできるように
なる。したがって、図４に示した判定帰還形等化器２１
では、Ａ／Ｄ変換器１９，２０からの第１及び第２デジ
タル信号に対する符号間干渉の除去が向上した第１及び
第２データ（データＰ，Ｑ）が得られることになる。
外れが発生せずに、Ａ／Ｄ変換器１９，２０で第１及び
第２復調ベースバンド信号をサンプリングできるように
なる。したがって、図４に示した判定帰還形等化器２１
では、Ａ／Ｄ変換器１９，２０からの第１及び第２デジ
タル信号に対する符号間干渉の除去が向上した第１及び
第２データ（データＰ，Ｑ）が得られることになる。
【００３２】図３は、この実施形態での等化特性を示す
図である。図３において、帯域の両端±ｆｃ／２〔HZ〕
での等化能力の劣化が少なく、等化不能領域（図３中の
斜線部分）が、従前の図７に比較して小さくなってお
り、その改善が図られている。
図である。図３において、帯域の両端±ｆｃ／２〔HZ〕
での等化能力の劣化が少なく、等化不能領域（図３中の
斜線部分）が、従前の図７に比較して小さくなってお
り、その改善が図られている。
【００３３】なお、通常時やクロック信号のレベル抽出
に問題がないフェージング、例えば、フェージングが無
いフラットな状態、及び、±ｆｃ／２〔HZ〕以外のノッ
チ周波数、フェージングが浅い状態では、ループ制御器
３８がループ増幅器４０の増幅レベルを規定値に制御
し、また、ループフィルタ４１のフィルタ特性を規定値
に制御する。
に問題がないフェージング、例えば、フェージングが無
いフラットな状態、及び、±ｆｃ／２〔HZ〕以外のノッ
チ周波数、フェージングが浅い状態では、ループ制御器
３８がループ増幅器４０の増幅レベルを規定値に制御
し、また、ループフィルタ４１のフィルタ特性を規定値
に制御する。
【００３４】
【発明の効果】以上の説明から明らかなように、本発明
の復調装置によれば、選択性フェージングの発生などに
よって、クロック同期回路のレベル検出器でクロックが
検出ができない場合、増幅レベルを増加し、及び／又
は、ループフィルタの周波数特性を広くする制御を行っ
ているため、クロック同期外れが発生し難くなり、符号
間干渉の除去を行う等化処理能力が向上する。
の復調装置によれば、選択性フェージングの発生などに
よって、クロック同期回路のレベル検出器でクロックが
検出ができない場合、増幅レベルを増加し、及び／又
は、ループフィルタの周波数特性を広くする制御を行っ
ているため、クロック同期外れが発生し難くなり、符号
間干渉の除去を行う等化処理能力が向上する。
【図１】本発明の復調装置の実施形態における構成を示
す回路図である。
す回路図である。
【図２】実施形態におけるクロック信号抽出過程を説明
するための図である。
するための図である。
【図３】実施形態での等化特性を示す図である。
【図４】従来例にあって判定帰還形等化器を備える復調
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図５】図４中のクロック同期回路の構成を示すブロッ
ク図である。
ク図である。
【図６】従来例でのクロック周波数成分を抽出する動作
を説明するための図である。
を説明するための図である。
【図７】従来例での判定帰還形等化器の等化特性を示す
図である。
図である。
１７，１８ 増幅器 １９，２０ Ａ／Ｄ変換器 ２１ 判定帰還形等化器 ３３，３４ 非線形回路 ３５ ＢＰＦ ３７ 信号レベル検出器 ３８ ループ制御器 ３９ 位相比較器 ４０ ループ増幅器 ４１ ループフィルタ ４２ 電圧制御発振器
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/22 H03L 7/093 H04B 3/06 H04L 7/00
Claims (5)
- 【請求項１】 入力信号を、直交する再生搬送波信号で
復調し、それぞれの復調ベースバンド信号をデジタル信
号に変換するＡ／Ｄ変換器のサンプリングタイミング信
号を、復調ベースバンド信号から生成するクロック同期
回路を備えた復調装置において、 前記クロック同期回路に、 復調ベースバンド信号を非線形で処理する非線形回路
と、 前記非線形回路の出力からサンプリングタイミング信号
となるクロック信号成分を抽出する帯域通過フィルタ
と、 前記帯域通過フィルタからのクロック信号成分と発振周
波数を制御するための制御電圧との位相を比較した位相
比較結果信号を可変増幅すると共に、可変ループフィル
タの周波数特性を可変し、かつ、この信号で同期した発
振周波数信号であるＡ／Ｄ変換器へのサンプリングタイ
ミング信号を出力するＰＬＬ回路と、 前記帯域通過フィルタの出力レベルを検出するレベル検
出器と、 前記レベル検出器からの出力レベルに基づいて、前記Ｐ
ＬＬ回路の増幅レベル及び可変ループフィルタの周波数
特性を制御するループ制御手段と、 を備えることを特徴とする復調装置。 - 【請求項２】 前記ＰＬＬ回路として、 前記帯域通過フィルタからのクロック信号成分と制御電
圧との位相を比較する位相比較器と、 前記位相比較器からの位相比較結果信号をループ制御手
段の制御で可変増幅する可変増幅手段と、 前記可変増幅手段からの出力の周波数成分をループ制御
手段の制御で可変する可変ループフィルタと、 前記可変ループフィルタからの制御電圧で同期したＡ／
Ｄ変換器へのサンプリングタイミング信号を出力する電
圧制御発振器と、 を備えることを特徴とする請求項１記載の復調装置。 - 【請求項３】 前記ループ制御手段が、レベル検出器で
の検出ができないフェージング発生時に、可変増幅手段
での増幅レベルを増加し、及び／又は、可変ループフィ
ルタの周波数特性を広くする制御を行うことを特徴とす
る請求項２記載の復調装置。 - 【請求項４】 前記非線形回路が、 復調した復調ベースバンド信号の一方、及び／又は、両
方に対する非線形処理を行うことを特徴とする請求項１
記載の復調装置。 - 【請求項５】 前記Ａ／Ｄ変換器のそれぞれの出力端と
接続される判定帰還形等化器を備えることを特徴とする
請求項１記載の復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7322076A JP2842349B2 (ja) | 1995-12-11 | 1995-12-11 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7322076A JP2842349B2 (ja) | 1995-12-11 | 1995-12-11 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09162942A JPH09162942A (ja) | 1997-06-20 |
| JP2842349B2 true JP2842349B2 (ja) | 1999-01-06 |
Family
ID=18139657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7322076A Expired - Fee Related JP2842349B2 (ja) | 1995-12-11 | 1995-12-11 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842349B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014222995A (ja) * | 2013-05-14 | 2014-11-27 | 株式会社東芝 | 電力変換装置 |
-
1995
- 1995-12-11 JP JP7322076A patent/JP2842349B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09162942A (ja) | 1997-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2712706B2 (ja) | 適応位相検出同期方法 | |
| US5883930A (en) | Digital PLL circuit and actuating method | |
| JPH082060B2 (ja) | 搬送波再生方式およびディジタル位相復調装置 | |
| US4953186A (en) | Phase jitter tracker | |
| JP3132068B2 (ja) | 自動周波数制御装置 | |
| JPS6347307B2 (ja) | ||
| JP2842349B2 (ja) | 復調装置 | |
| JP2570126B2 (ja) | 復調装置 | |
| JP2560979B2 (ja) | クロック同期回路 | |
| JP2518520B2 (ja) | 復調方法及び復調器 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| JPH066396A (ja) | 復調装置 | |
| JP2658877B2 (ja) | 復調装置 | |
| JP2545882B2 (ja) | データ再生装置 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JP3449341B2 (ja) | 復調装置 | |
| JP3058906B2 (ja) | キャリア再生回路 | |
| JP3074293B2 (ja) | 受信機 | |
| JP3265052B2 (ja) | デジタル変調波の復調装置 | |
| JP2570042B2 (ja) | スペクトル拡散信号の同期捕捉方式 | |
| JPH11355188A (ja) | 復調装置およびこれに用いることができる搬送波再生回路ならびに等化回路 | |
| JPH05207078A (ja) | Ｍｓｋ復調回路 | |
| JPH04167646A (ja) | 自動周波数制御方式 | |
| JP2874450B2 (ja) | 復調器 | |
| JP3274203B2 (ja) | Ｍｓｋ復調器のクロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |