JP2570126B2 - 復調装置 - Google Patents
復調装置Info
- Publication number
- JP2570126B2 JP2570126B2 JP5215286A JP21528693A JP2570126B2 JP 2570126 B2 JP2570126 B2 JP 2570126B2 JP 5215286 A JP5215286 A JP 5215286A JP 21528693 A JP21528693 A JP 21528693A JP 2570126 B2 JP2570126 B2 JP 2570126B2
- Authority
- JP
- Japan
- Prior art keywords
- tap weighting
- frequency
- weighting coefficients
- output
- variable amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は復調装置に係り、特にデ
ィジタル無線通信方式に使用して好適な、判定帰還形等
化器を備える復調装置に関する。 【０００２】 【従来の技術】図５は従来の復調装置の一例の構成図を
示す。この従来の復調装置はディジタル無線通信装置に
て一般的に使用されている復調器の出力に判定帰還形等
化器を組み合わせたもので、判定帰還形等化器１９の入
力前までの復調器の構成は文献（例えば、桑原守二監
修、「デジタルマイクロ波通信」、ｐ．１１１〜１１
４、（株）企画センター）により公知であり、また判定
帰還形等化器１９も従来より知られている（例えば、特
開平４−２６４８２３号公報）。 【０００３】図５において、入力端子１に入力された中
間周波数（ＩＦ）帯の変調波は、分配器２で２分岐さ
れ、一方は掛算器３に入力されて発振器５よりの再生搬
送波と乗算され、他方は掛算器４に入力されてπ／２移
相器６によりπ／２移相された上記再生搬送波と乗算さ
れる。 【０００４】掛算器３、４の出力信号は低域フィルタ
７、８で低周波数成分を濾波された後、増幅器９、１０
により規定レベルにそれぞれ増幅されてＡ／Ｄ変換器１
３、１４に供給され、ここで標本化及び量子化されてデ
ィジタル信号として出力される。ここで、Ａ／Ｄ変換器
１３、１４のサンプリングタイミングは、増幅器９、１
０より取り出された復調べーバンド信号ａ、ｂから非線
形回路１１、１２を通してクロック同期回路により抽
出する。 【０００５】ここで、上記の復調べーバンド信号ａ、ｂ
は図６（Ａ）に示す如き周波数スペクトラムを有してお
り、サンプリングタイミングのクロック周波数ｆc の１
／２倍の周波数成分しか含んでいない。そこで、上記の
復調べーバンド信号ａ、ｂは非線形回路１１、１２によ
り２逓倍されることにより、図６（Ｂ）に示す如くクロ
ック周波数ｆc を含む周波数スペクトラムの信号に変換
される。 【０００６】この非線形回路１１、１２の出力信号はそ
れぞれクロック周波数ｆc を中心周波数とする帯域フィ
ルタ１５を通して増幅器１６により増幅されることによ
り、図６（Ｃ）に示す如くクロック周波数ｆc 成分のみ
が抽出される。なお、図６（Ｃ）中、Ｉは帯域フィルタ
１５の出力クロック周波数ｆc 成分、ＩＩは増幅器１６
の出力クロック周波数ｆc 成分を示す。 【０００７】増幅器１６の出力クロック周波数ｆc 成分
は位相比較器１７に供給され、ここで電圧制御発振器
（ＶＣＯ）１８の出力発振周波数ｆVCO と位相比較さ
れ、それらの位相差に応じた誤差電圧に変換された後、
ＶＣＯ１８の出力発振周波数ｆVCO を可変制御する。こ
の位相比較器１７とＶＣＯ１８とよりなる位相同期ルー
プは、ＶＣＯ１８の出力発振周波数ｆVCO が位相比較器
１７の入力信号周波数ｆcに等しくなるように動作す
る。 【０００８】ＶＣＯ１８の出力発振周波数ｆVCO はＡ／
Ｄ変換器１３及び１４に、サンプリングタイミングクロ
ックＣＬＫＰ、ＣＬＫＱとして入力され、これにより増
幅器９、１０より取り出された復調べーバンド信号ａ、
ｂは、Ａ／Ｄ変換器１３、１４により変調したときのサ
ンプリングタイミングに同期したタイミングで復調され
る。 【０００９】Ａ／Ｄ変換器１３、１４の出力ディジタル
信号は、全ディジタル処理形の判定帰還形等化器１９に
それぞれ供給され、ここでタップ重み付け係数が加算さ
れて符号間干渉を除去したデータとされた後出力端子２
０、２１へそれぞれ別々に出力される。 【００１０】図７は判定帰還形等化器１９の等化特性
（シグネチャーカーブ）を示す。縦軸は振幅比ρ（＝反
射波の振幅／主波の振幅）を示し、横軸は帯域中心周波
数からのノッチの周波数のずれを示す。ρ＝１のとき最
もノッチが深くなる。また、同図中、斜線部分が等化不
可能領域である、この面積が小さいほど、判定帰還形等
化器１９の能力が高いことを示している。 【００１１】図７において、帯域の両端Δｆ＝±ｆc ／
２［Ｈｚ］付近の周波数で、帯域中心周波数より劣化し
ている原因は、後述するノッチによるクロック信号の１
／２倍の周波数成分の低下による影響である。 【００１２】 【発明が解決しようとする課題】しかるに、上記の従来
の復調装置では、フェージングによるノッチ周波数が搬
送波周波数ｆ0 から±ｆc ／２［Ｈｚ］離れた所でノッ
チの深さが深くなっていくに従い、変調波中のクロック
信号の１／２倍の周波数成分レベルが低下していき、判
定帰還形等化器１９の等化可能の領域であるにもかかわ
らず、ベースバンド信号から抽出されるクロック信号レ
ベルが低下することで位相比較器１７で比較ができなく
なり、同期外れが生じてしまうという問題がある。 【００１３】この問題の対策としてクロック同期回路
内の増幅器１６の増幅度を上げるか、又は増幅器１６の
代わりに自動利得増幅器（ＡＧＣ増幅器）２３を使用し
たクロック同期回路を用いることにより、判定帰還形
等化回路１９の等化可能領域内でクロック信号成分のレ
ベル低下による同期外れが発生しないようにする方法が
考えられる。 【００１４】しかし、前者のクロック同期回路内の増
幅器１６の増幅度を上げる方法は、定常時（フェージン
グ無し）あるいは浅いフェージング時に増幅器１６から
過大なクロック信号成分が出力されるために、復調器内
の他回路への干渉による信号劣化、あるいはフェーディ
ング有無による位相比較器入力レベル変化による位相比
較動作点変化や増幅器１６の出力飽和による位相変化が
原因による信号劣化が問題となる。 【００１５】また、後者のクロック同期回路を用いる
方法は、上記のレベル変化や位相変化による信号劣化は
なくなるが、自動利得制御増幅器２３の出力に検波器を
追加し、かつ、制御を安定に行うために検波器入力レベ
ルを大きくしておく必要があるために、上記増幅器２３
の出力信号レベルが従来より大きくなり、その結果、ク
ロック信号成分出力が復調器内の他の回路への干渉を引
き起こし、信号劣化が発生するという問題がある。 【００１６】本発明は以上の点に鑑みなされたもので、
クロック同期回路内の可変増幅器の増幅度を判定帰還形
等化回路内のタップ重み付け係数のモニタの出力を基に
制御することにより、上記の課題を解決した復調装置を
提供することを目的とする。 【００１７】 【課題を解決するための手段】本発明は上記の目的を達
成するため、復調手段により入力変調波から直交関係に
ある第１及び第２の復調ベースバンド信号を得、この第
１及び第２の復調ベースバンド信号の一方又は両方から
抽出手段によりクロック信号成分を抽出し、同期回路よ
り出力される抽出クロック信号成分に同期したサンプリ
ングタイミングクロックに基づいて、Ａ／Ｄ変換回路に
より第１及び第２の復調ベースバンド信号を標本化及び
量子化して得たディジタル信号を、符号間干渉を除去す
るための判定帰還形等化器に入力する復調装置におい
て、抽出手段内に前記抽出クロック信号成分を増幅して
前記同期回路へ出力する可変増幅器を設けると共に、制
御器により判定帰還形等化器の制御系タップ重み付け係
数をモニタし、タップ重み付け係数に応じて可変増幅器
の増幅度を可変制御する構成としたものである。 【００１８】 【作用】本発明では、前記抽出クロック信号成分に同期
したサンプリングタイミングクロックを発生する同期回
路に、抽出クロック信号成分を増幅して入力する可変増
幅器の増幅度を、制御器により判定帰還形等化器の制御
系タップ重み付け係数に応じて可変制御するようにした
ため、可変増幅器の増幅度をフェーディングの有無及び
ノッチ周波数やノッチの深さに対応した値に制御するこ
とができる。 【００１９】また、上記の制御器は前記タップ重み付け
係数のうち予め定められた一つのタップ重み付け係数の
みモニタし、そのタップ重み付け係数に応じて可変増幅
器の増幅度を可変制御しても良く、またタップ重み付け
係数のうち予め定められた２以上のタップ重み付け係数
をモニタし、モニタしたタップ重み付け係数の合計値若
しくは最大値又は組み合わせ値に応じて前記可変増幅器
の増幅度を可変制御する構成であっても良い。 【００２０】 【実施例】次に本発明の一実施例について説明する。図
１は本発明の一実施例のブロック図を示す。同図中、図
５と同一構成部分には同一符号を付し、その説明を省略
する。図１において、クロック同期回路３０内の位相比
較器１７の入力側に、電圧制御型の可変増幅器３１が設
けられている。また、制御器３２は判定帰還形等化器１
９の制御系タップ重み付け係数のモニタ出力情報を基に
可変増幅器３１の増幅度を制御する。 【００２１】クロック同期回路３０は、非線形回路１
１、１２の各出力信号の論理和信号が入力されて、クロ
ック信号周波数ｆcを中心周波数とする狭帯域の通過周
波数特性を有する帯域フィルタ１５と、この帯域フィル
タ１５の出力信号を増幅する可変増幅器３１と、可変増
幅器３１の出力信号とＶＣＯ１８の出力信号とを位相比
較する位相比較器１７とＶＣＯ１８とよりなる。 【００２２】次に、判定帰還形等化器１９のタップ重み
付け係数モニタ値と、選択性フェージングとの関係につ
いて説明する。定常時（フェーディング無し時）におい
ては、波形劣化がないことから帯域フィルタ１５から出
力されるクロック信号成分のレベルは最大値が得られ、
かつ、判定帰還形等化器１９から出力されるタップ重み
付け係数モニタ値は全タップオール０を出力する。 【００２３】これに対し、選択性フェージング発生時
は、ノッチの周波数及びノッチの深さにより各タップの
係数モニタ値が異なる。図２はこの判定帰還形等化器１
９のタップ重み付け係数モニタ値出力の一例を示す。こ
こでは、判定帰還形等化器１９の後タップを４タップ、
ノッチ周波数をｆ0−（ｆc／２）、ｆ0、ｆ0＋（ｆc／
２）とし（ただし、ｆ0は搬送波周波数）、深いノッチ
を与えた時の各タップの重み付け係数のモニタ出力値を
示したものである。 【００２４】すなわち、図２中、実線ＩＩＩはノッチ周
波数がｆ0−（ｆc／２）の時のタップ重み付け係数、点
線ＩＶはノッチ周波数がｆ0のときのタップ重み付け係
数、破線Ｖはノッチ周波数がｆ0＋（ｆc／２）の時のタ
ップ重み付け係数を示す。また、ノッチの深さは３０ｄ
Ｂである。 【００２５】さらに、「同相」はそのチャンネル（Ｐチ
ャンネル又はＱチャンネル）自身の波形劣化時のタップ
重み付け係数を示し、「直交」はそのチャンネル以外の
他チャンネルからの干渉による波形劣化時のタップ重み
付け係数を示す。また、直接波に対する反射波の時間遅
れを６．３ｎｓとしてある。 【００２６】制御器３２は上記のタップ重み付け係数を
モニタし、タップ重み付け係数の絶対値に対応した制御
電圧を生成して、可変増幅器３１の増幅度を制御する。
この制御器３２の可変増幅器３１の増幅度制御方法とし
ては、例えば予め定められた一つのタップ重み付け係
数だけをモニタし、そのモニタ値に応じて制御する方
法、予め定められた複数又は全部のタップ重み付け係
数をモニタし、そのモニタ値の合計値に応じて制御する
方法、予め定められた複数又は全部のタップ重み付け
係数をモニタし、そのモニタ値の最大値に応じて制御す
る方法、予め定められた複数又は全部のタップ重み付
け係数をモニタし、そのモニタ値の所定の組み合わせ値
に応じて制御する方法などがある。 【００２７】いずれの方法にしても、制御器３２は可変
増幅器３１の増幅度を、タップ重み付け係数のモニタ値
のうちの所定の一つのタップの値、最大値、合計値、又
は組み合わせ値の絶対値に大略比例した値に制御するこ
とにより、フェージングの有無にかかわらず、位相比較
器１７の入力レベルを規定値に保つことができ、判定帰
還形等化器１９のタップ重み付け係数がすべて０になる
ように制御される。 【００２８】次に、ノッチ周波数がｆ0−（ｆc／２）に
生じた時の図１に示す本実施例の動作について、図３の
周波数スペクトラムを併せ参照して説明する。いま、図
１の入力端子１に図３（Ａ）に示す如く、搬送波周波数
ｆ0 よりもクロック信号周波数ｆc の１／２倍の周波数
低い位置にノッチ周波数が生じている変調波が入力され
たものとすると、この変調波は分配器２により２分岐さ
れ、掛算器３、４で互いにπ／２位相が異なる再生搬送
波ｆ0 と乗算された後、低域フィルタ７、８を通して増
幅器９、１０により規定レベルに増幅される。 【００２９】これにより、増幅器９、１０より図３
（Ｂ）に示す如き周波数スペクトラムの復調ベースバン
ド信号ａ、ｂが取り出される。この復調ベースバンド信
号ａ、ｂは図３（Ｂ）に示すように、ｆc ／２近傍の周
波数成分が前記ノッチ周波数によって低下している。従
って、この復調ベースバンド信号ａ、ｂを２逓倍する非
線形回路１１、１２の出力信号も、図３（Ｃ）に示す如
く、ｆc ／２近傍の周波数成分とｆc 近傍の周波数成分
とがそれぞれ低下する。 【００３０】この非線形回路１１、１２の出力信号は、
論理和加算された後クロック同期回路３０内の帯域フィ
ルタ１５によりクロック周波数成分を濾波される。しか
し、図３（Ｃ）に示したように、非線形回路１１、１２
の出力信号は、ｆc 近傍の周波数成分が低下しているた
めに、帯域フィルタ１５の出力クロック周波数成分も図
３（Ｄ）に実線ＶＩで示すように、同図（Ｄ）に破線Ｖ
ＩＩで示す本来の定常時のクロック周波数成分に比し、
レベルが低下したものとなる。 【００３１】このとき、判定帰還形等化器１９のタップ
重み付け係数は図２に実線ＩＩＩで示した係数値を示し
ている。制御器３２はこのタップ重み付け係数をモニタ
し、このモニタ値に基づいて可変増幅器３１の増幅度を
大なる値に制御する。これにより、帯域フィルタ１５の
出力クロック周波数成分は可変増幅器３１により上記の
大なる制御増幅度で増幅されることにより、図３（Ｅ）
に実線ＶＩＩＩで示すように、同図（Ｅ）に破線ＩＸで
示す定常時のレベルとほぼ同レベルになるようにされて
取り出され、位相比較器１７に入力される。 【００３２】ノッチ周波数が上記以外の周波数の場合
も、上記と同様の動作が行われ、位相比較器１７には定
常時とほぼ同レベルのクロック周波数成分が入力され
る。このように、本実施例によれば、フェーディングの
有無に拘らず、位相比較器１７の入力レベルをほぼ規定
値に保つことができるため、安定した位相比較ができる
と共に他回路への干渉を抑えることができ、かつ、深い
選択性フェーディング時においても判定帰還形等化器１
９の等化能力をクロック同期外れの影響を受けずに得る
ことができる。 【００３３】この結果、本実施例によれば、図４に示す
ような等化特性が得られる。本実施例の等化特性は、帯
域の両端±ｆc ／２［Ｈｚ］付近の周波数でも、帯域中
心周波数と同程度の振幅比ρを示し、従来装置の等化特
性（図７）に比し帯域の両端±ｆc ／２［Ｈｚ］付近の
周波数での等化能力の劣化がなくなる。すなわち、本実
施例によれば、従来よりも等化不可能領域（図の斜線部
の面積）が小さくなる。 【００３４】なお、本発明は上記の実施例に限定される
ものではなく、例えば非線形回路１１及び１２の出力信
号のいずれか一方のみを帯域フィルタ１５に入力するよ
うにしてもよい。 【００３５】 【発明の効果】以上説明したように、本発明によれば、
クロック同期回路内の位相比較器の入力側に設けられた
可変増幅器の増幅度をフェーディングの有無及びノッチ
周波数やノッチの深さに対応した値に制御することがで
きるため、フェーディングの有無や大小及びノッチ周波
数にかかわらず、位相比較ができる所要のレベルをクロ
ック周波数成分として上記位相比較器に入力することが
でき、従ってフェーディング無し（定常時）や浅いフェ
ーディングにおける他回路への干渉による信号劣化を防
止することができると共に、選択性フェーディング時に
おける判定帰還形等化器の等化能力をクロック同期外れ
による特性の劣化なく十分に発揮することができるもの
である。 【００３６】また、本発明によれば、上記可変増幅器の
増幅度を制御する制御器が、判定帰還形等化器のタップ
重み付け係数のうち予め定められた一つのタップ重み付
け係数のみモニタし、そのモニタ値に基づいて上記増幅
度を制御することにより、制御器を簡単な構成とするこ
とができる。また、複数の又はすべてのタップ重み付け
係数をモニタし、それらのモニタ値の合計値に基づいて
上記増幅度を制御するようにした場合は、あらゆるモー
ドのフェーディングに対応することができる。 【００３７】更に、上記の複数の又はすべてのタップ重
み付け係数をモニタし、それらのモニタ値の最大値に基
づいて上記増幅度を制御するようにした場合は、あらゆ
るモードのフェーでぃんぐに対応することができると共
に、合計値の演算が不要な分だけ制御器の構成を簡略化
することができる。更に、上記の複数の又はすべてのタ
ップ重み付け係数をモニタし、それらのモニタ値の組み
合わせ値に基づいて上記増幅度を制御するようにした場
合は、センターノッチ時は制御せず、ｆ0 ±（ｆc ／
２）のノッチ時のみ制御するなどのきめ細かな制御がで
きる。
ィジタル無線通信方式に使用して好適な、判定帰還形等
化器を備える復調装置に関する。 【０００２】 【従来の技術】図５は従来の復調装置の一例の構成図を
示す。この従来の復調装置はディジタル無線通信装置に
て一般的に使用されている復調器の出力に判定帰還形等
化器を組み合わせたもので、判定帰還形等化器１９の入
力前までの復調器の構成は文献（例えば、桑原守二監
修、「デジタルマイクロ波通信」、ｐ．１１１〜１１
４、（株）企画センター）により公知であり、また判定
帰還形等化器１９も従来より知られている（例えば、特
開平４−２６４８２３号公報）。 【０００３】図５において、入力端子１に入力された中
間周波数（ＩＦ）帯の変調波は、分配器２で２分岐さ
れ、一方は掛算器３に入力されて発振器５よりの再生搬
送波と乗算され、他方は掛算器４に入力されてπ／２移
相器６によりπ／２移相された上記再生搬送波と乗算さ
れる。 【０００４】掛算器３、４の出力信号は低域フィルタ
７、８で低周波数成分を濾波された後、増幅器９、１０
により規定レベルにそれぞれ増幅されてＡ／Ｄ変換器１
３、１４に供給され、ここで標本化及び量子化されてデ
ィジタル信号として出力される。ここで、Ａ／Ｄ変換器
１３、１４のサンプリングタイミングは、増幅器９、１
０より取り出された復調べーバンド信号ａ、ｂから非線
形回路１１、１２を通してクロック同期回路により抽
出する。 【０００５】ここで、上記の復調べーバンド信号ａ、ｂ
は図６（Ａ）に示す如き周波数スペクトラムを有してお
り、サンプリングタイミングのクロック周波数ｆc の１
／２倍の周波数成分しか含んでいない。そこで、上記の
復調べーバンド信号ａ、ｂは非線形回路１１、１２によ
り２逓倍されることにより、図６（Ｂ）に示す如くクロ
ック周波数ｆc を含む周波数スペクトラムの信号に変換
される。 【０００６】この非線形回路１１、１２の出力信号はそ
れぞれクロック周波数ｆc を中心周波数とする帯域フィ
ルタ１５を通して増幅器１６により増幅されることによ
り、図６（Ｃ）に示す如くクロック周波数ｆc 成分のみ
が抽出される。なお、図６（Ｃ）中、Ｉは帯域フィルタ
１５の出力クロック周波数ｆc 成分、ＩＩは増幅器１６
の出力クロック周波数ｆc 成分を示す。 【０００７】増幅器１６の出力クロック周波数ｆc 成分
は位相比較器１７に供給され、ここで電圧制御発振器
（ＶＣＯ）１８の出力発振周波数ｆVCO と位相比較さ
れ、それらの位相差に応じた誤差電圧に変換された後、
ＶＣＯ１８の出力発振周波数ｆVCO を可変制御する。こ
の位相比較器１７とＶＣＯ１８とよりなる位相同期ルー
プは、ＶＣＯ１８の出力発振周波数ｆVCO が位相比較器
１７の入力信号周波数ｆcに等しくなるように動作す
る。 【０００８】ＶＣＯ１８の出力発振周波数ｆVCO はＡ／
Ｄ変換器１３及び１４に、サンプリングタイミングクロ
ックＣＬＫＰ、ＣＬＫＱとして入力され、これにより増
幅器９、１０より取り出された復調べーバンド信号ａ、
ｂは、Ａ／Ｄ変換器１３、１４により変調したときのサ
ンプリングタイミングに同期したタイミングで復調され
る。 【０００９】Ａ／Ｄ変換器１３、１４の出力ディジタル
信号は、全ディジタル処理形の判定帰還形等化器１９に
それぞれ供給され、ここでタップ重み付け係数が加算さ
れて符号間干渉を除去したデータとされた後出力端子２
０、２１へそれぞれ別々に出力される。 【００１０】図７は判定帰還形等化器１９の等化特性
（シグネチャーカーブ）を示す。縦軸は振幅比ρ（＝反
射波の振幅／主波の振幅）を示し、横軸は帯域中心周波
数からのノッチの周波数のずれを示す。ρ＝１のとき最
もノッチが深くなる。また、同図中、斜線部分が等化不
可能領域である、この面積が小さいほど、判定帰還形等
化器１９の能力が高いことを示している。 【００１１】図７において、帯域の両端Δｆ＝±ｆc ／
２［Ｈｚ］付近の周波数で、帯域中心周波数より劣化し
ている原因は、後述するノッチによるクロック信号の１
／２倍の周波数成分の低下による影響である。 【００１２】 【発明が解決しようとする課題】しかるに、上記の従来
の復調装置では、フェージングによるノッチ周波数が搬
送波周波数ｆ0 から±ｆc ／２［Ｈｚ］離れた所でノッ
チの深さが深くなっていくに従い、変調波中のクロック
信号の１／２倍の周波数成分レベルが低下していき、判
定帰還形等化器１９の等化可能の領域であるにもかかわ
らず、ベースバンド信号から抽出されるクロック信号レ
ベルが低下することで位相比較器１７で比較ができなく
なり、同期外れが生じてしまうという問題がある。 【００１３】この問題の対策としてクロック同期回路
内の増幅器１６の増幅度を上げるか、又は増幅器１６の
代わりに自動利得増幅器（ＡＧＣ増幅器）２３を使用し
たクロック同期回路を用いることにより、判定帰還形
等化回路１９の等化可能領域内でクロック信号成分のレ
ベル低下による同期外れが発生しないようにする方法が
考えられる。 【００１４】しかし、前者のクロック同期回路内の増
幅器１６の増幅度を上げる方法は、定常時（フェージン
グ無し）あるいは浅いフェージング時に増幅器１６から
過大なクロック信号成分が出力されるために、復調器内
の他回路への干渉による信号劣化、あるいはフェーディ
ング有無による位相比較器入力レベル変化による位相比
較動作点変化や増幅器１６の出力飽和による位相変化が
原因による信号劣化が問題となる。 【００１５】また、後者のクロック同期回路を用いる
方法は、上記のレベル変化や位相変化による信号劣化は
なくなるが、自動利得制御増幅器２３の出力に検波器を
追加し、かつ、制御を安定に行うために検波器入力レベ
ルを大きくしておく必要があるために、上記増幅器２３
の出力信号レベルが従来より大きくなり、その結果、ク
ロック信号成分出力が復調器内の他の回路への干渉を引
き起こし、信号劣化が発生するという問題がある。 【００１６】本発明は以上の点に鑑みなされたもので、
クロック同期回路内の可変増幅器の増幅度を判定帰還形
等化回路内のタップ重み付け係数のモニタの出力を基に
制御することにより、上記の課題を解決した復調装置を
提供することを目的とする。 【００１７】 【課題を解決するための手段】本発明は上記の目的を達
成するため、復調手段により入力変調波から直交関係に
ある第１及び第２の復調ベースバンド信号を得、この第
１及び第２の復調ベースバンド信号の一方又は両方から
抽出手段によりクロック信号成分を抽出し、同期回路よ
り出力される抽出クロック信号成分に同期したサンプリ
ングタイミングクロックに基づいて、Ａ／Ｄ変換回路に
より第１及び第２の復調ベースバンド信号を標本化及び
量子化して得たディジタル信号を、符号間干渉を除去す
るための判定帰還形等化器に入力する復調装置におい
て、抽出手段内に前記抽出クロック信号成分を増幅して
前記同期回路へ出力する可変増幅器を設けると共に、制
御器により判定帰還形等化器の制御系タップ重み付け係
数をモニタし、タップ重み付け係数に応じて可変増幅器
の増幅度を可変制御する構成としたものである。 【００１８】 【作用】本発明では、前記抽出クロック信号成分に同期
したサンプリングタイミングクロックを発生する同期回
路に、抽出クロック信号成分を増幅して入力する可変増
幅器の増幅度を、制御器により判定帰還形等化器の制御
系タップ重み付け係数に応じて可変制御するようにした
ため、可変増幅器の増幅度をフェーディングの有無及び
ノッチ周波数やノッチの深さに対応した値に制御するこ
とができる。 【００１９】また、上記の制御器は前記タップ重み付け
係数のうち予め定められた一つのタップ重み付け係数の
みモニタし、そのタップ重み付け係数に応じて可変増幅
器の増幅度を可変制御しても良く、またタップ重み付け
係数のうち予め定められた２以上のタップ重み付け係数
をモニタし、モニタしたタップ重み付け係数の合計値若
しくは最大値又は組み合わせ値に応じて前記可変増幅器
の増幅度を可変制御する構成であっても良い。 【００２０】 【実施例】次に本発明の一実施例について説明する。図
１は本発明の一実施例のブロック図を示す。同図中、図
５と同一構成部分には同一符号を付し、その説明を省略
する。図１において、クロック同期回路３０内の位相比
較器１７の入力側に、電圧制御型の可変増幅器３１が設
けられている。また、制御器３２は判定帰還形等化器１
９の制御系タップ重み付け係数のモニタ出力情報を基に
可変増幅器３１の増幅度を制御する。 【００２１】クロック同期回路３０は、非線形回路１
１、１２の各出力信号の論理和信号が入力されて、クロ
ック信号周波数ｆcを中心周波数とする狭帯域の通過周
波数特性を有する帯域フィルタ１５と、この帯域フィル
タ１５の出力信号を増幅する可変増幅器３１と、可変増
幅器３１の出力信号とＶＣＯ１８の出力信号とを位相比
較する位相比較器１７とＶＣＯ１８とよりなる。 【００２２】次に、判定帰還形等化器１９のタップ重み
付け係数モニタ値と、選択性フェージングとの関係につ
いて説明する。定常時（フェーディング無し時）におい
ては、波形劣化がないことから帯域フィルタ１５から出
力されるクロック信号成分のレベルは最大値が得られ、
かつ、判定帰還形等化器１９から出力されるタップ重み
付け係数モニタ値は全タップオール０を出力する。 【００２３】これに対し、選択性フェージング発生時
は、ノッチの周波数及びノッチの深さにより各タップの
係数モニタ値が異なる。図２はこの判定帰還形等化器１
９のタップ重み付け係数モニタ値出力の一例を示す。こ
こでは、判定帰還形等化器１９の後タップを４タップ、
ノッチ周波数をｆ0−（ｆc／２）、ｆ0、ｆ0＋（ｆc／
２）とし（ただし、ｆ0は搬送波周波数）、深いノッチ
を与えた時の各タップの重み付け係数のモニタ出力値を
示したものである。 【００２４】すなわち、図２中、実線ＩＩＩはノッチ周
波数がｆ0−（ｆc／２）の時のタップ重み付け係数、点
線ＩＶはノッチ周波数がｆ0のときのタップ重み付け係
数、破線Ｖはノッチ周波数がｆ0＋（ｆc／２）の時のタ
ップ重み付け係数を示す。また、ノッチの深さは３０ｄ
Ｂである。 【００２５】さらに、「同相」はそのチャンネル（Ｐチ
ャンネル又はＱチャンネル）自身の波形劣化時のタップ
重み付け係数を示し、「直交」はそのチャンネル以外の
他チャンネルからの干渉による波形劣化時のタップ重み
付け係数を示す。また、直接波に対する反射波の時間遅
れを６．３ｎｓとしてある。 【００２６】制御器３２は上記のタップ重み付け係数を
モニタし、タップ重み付け係数の絶対値に対応した制御
電圧を生成して、可変増幅器３１の増幅度を制御する。
この制御器３２の可変増幅器３１の増幅度制御方法とし
ては、例えば予め定められた一つのタップ重み付け係
数だけをモニタし、そのモニタ値に応じて制御する方
法、予め定められた複数又は全部のタップ重み付け係
数をモニタし、そのモニタ値の合計値に応じて制御する
方法、予め定められた複数又は全部のタップ重み付け
係数をモニタし、そのモニタ値の最大値に応じて制御す
る方法、予め定められた複数又は全部のタップ重み付
け係数をモニタし、そのモニタ値の所定の組み合わせ値
に応じて制御する方法などがある。 【００２７】いずれの方法にしても、制御器３２は可変
増幅器３１の増幅度を、タップ重み付け係数のモニタ値
のうちの所定の一つのタップの値、最大値、合計値、又
は組み合わせ値の絶対値に大略比例した値に制御するこ
とにより、フェージングの有無にかかわらず、位相比較
器１７の入力レベルを規定値に保つことができ、判定帰
還形等化器１９のタップ重み付け係数がすべて０になる
ように制御される。 【００２８】次に、ノッチ周波数がｆ0−（ｆc／２）に
生じた時の図１に示す本実施例の動作について、図３の
周波数スペクトラムを併せ参照して説明する。いま、図
１の入力端子１に図３（Ａ）に示す如く、搬送波周波数
ｆ0 よりもクロック信号周波数ｆc の１／２倍の周波数
低い位置にノッチ周波数が生じている変調波が入力され
たものとすると、この変調波は分配器２により２分岐さ
れ、掛算器３、４で互いにπ／２位相が異なる再生搬送
波ｆ0 と乗算された後、低域フィルタ７、８を通して増
幅器９、１０により規定レベルに増幅される。 【００２９】これにより、増幅器９、１０より図３
（Ｂ）に示す如き周波数スペクトラムの復調ベースバン
ド信号ａ、ｂが取り出される。この復調ベースバンド信
号ａ、ｂは図３（Ｂ）に示すように、ｆc ／２近傍の周
波数成分が前記ノッチ周波数によって低下している。従
って、この復調ベースバンド信号ａ、ｂを２逓倍する非
線形回路１１、１２の出力信号も、図３（Ｃ）に示す如
く、ｆc ／２近傍の周波数成分とｆc 近傍の周波数成分
とがそれぞれ低下する。 【００３０】この非線形回路１１、１２の出力信号は、
論理和加算された後クロック同期回路３０内の帯域フィ
ルタ１５によりクロック周波数成分を濾波される。しか
し、図３（Ｃ）に示したように、非線形回路１１、１２
の出力信号は、ｆc 近傍の周波数成分が低下しているた
めに、帯域フィルタ１５の出力クロック周波数成分も図
３（Ｄ）に実線ＶＩで示すように、同図（Ｄ）に破線Ｖ
ＩＩで示す本来の定常時のクロック周波数成分に比し、
レベルが低下したものとなる。 【００３１】このとき、判定帰還形等化器１９のタップ
重み付け係数は図２に実線ＩＩＩで示した係数値を示し
ている。制御器３２はこのタップ重み付け係数をモニタ
し、このモニタ値に基づいて可変増幅器３１の増幅度を
大なる値に制御する。これにより、帯域フィルタ１５の
出力クロック周波数成分は可変増幅器３１により上記の
大なる制御増幅度で増幅されることにより、図３（Ｅ）
に実線ＶＩＩＩで示すように、同図（Ｅ）に破線ＩＸで
示す定常時のレベルとほぼ同レベルになるようにされて
取り出され、位相比較器１７に入力される。 【００３２】ノッチ周波数が上記以外の周波数の場合
も、上記と同様の動作が行われ、位相比較器１７には定
常時とほぼ同レベルのクロック周波数成分が入力され
る。このように、本実施例によれば、フェーディングの
有無に拘らず、位相比較器１７の入力レベルをほぼ規定
値に保つことができるため、安定した位相比較ができる
と共に他回路への干渉を抑えることができ、かつ、深い
選択性フェーディング時においても判定帰還形等化器１
９の等化能力をクロック同期外れの影響を受けずに得る
ことができる。 【００３３】この結果、本実施例によれば、図４に示す
ような等化特性が得られる。本実施例の等化特性は、帯
域の両端±ｆc ／２［Ｈｚ］付近の周波数でも、帯域中
心周波数と同程度の振幅比ρを示し、従来装置の等化特
性（図７）に比し帯域の両端±ｆc ／２［Ｈｚ］付近の
周波数での等化能力の劣化がなくなる。すなわち、本実
施例によれば、従来よりも等化不可能領域（図の斜線部
の面積）が小さくなる。 【００３４】なお、本発明は上記の実施例に限定される
ものではなく、例えば非線形回路１１及び１２の出力信
号のいずれか一方のみを帯域フィルタ１５に入力するよ
うにしてもよい。 【００３５】 【発明の効果】以上説明したように、本発明によれば、
クロック同期回路内の位相比較器の入力側に設けられた
可変増幅器の増幅度をフェーディングの有無及びノッチ
周波数やノッチの深さに対応した値に制御することがで
きるため、フェーディングの有無や大小及びノッチ周波
数にかかわらず、位相比較ができる所要のレベルをクロ
ック周波数成分として上記位相比較器に入力することが
でき、従ってフェーディング無し（定常時）や浅いフェ
ーディングにおける他回路への干渉による信号劣化を防
止することができると共に、選択性フェーディング時に
おける判定帰還形等化器の等化能力をクロック同期外れ
による特性の劣化なく十分に発揮することができるもの
である。 【００３６】また、本発明によれば、上記可変増幅器の
増幅度を制御する制御器が、判定帰還形等化器のタップ
重み付け係数のうち予め定められた一つのタップ重み付
け係数のみモニタし、そのモニタ値に基づいて上記増幅
度を制御することにより、制御器を簡単な構成とするこ
とができる。また、複数の又はすべてのタップ重み付け
係数をモニタし、それらのモニタ値の合計値に基づいて
上記増幅度を制御するようにした場合は、あらゆるモー
ドのフェーディングに対応することができる。 【００３７】更に、上記の複数の又はすべてのタップ重
み付け係数をモニタし、それらのモニタ値の最大値に基
づいて上記増幅度を制御するようにした場合は、あらゆ
るモードのフェーでぃんぐに対応することができると共
に、合計値の演算が不要な分だけ制御器の構成を簡略化
することができる。更に、上記の複数の又はすべてのタ
ップ重み付け係数をモニタし、それらのモニタ値の組み
合わせ値に基づいて上記増幅度を制御するようにした場
合は、センターノッチ時は制御せず、ｆ0 ±（ｆc ／
２）のノッチ時のみ制御するなどのきめ細かな制御がで
きる。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【図２】判定帰還形等化器のタップ重み付け係数のモニ
タ出力の一例を示す図である。 【図３】本発明の一実施例の動作説明用周波数スペクト
ラム図である。 【図４】本発明の一実施例における判定形帰還等化器の
等化特性を示す図である。 【図５】従来の一例のブロック図である。 【図６】従来の一例の動作説明用周波数スペクトラム図
である。 【図７】従来の一例における判定形帰還等化器の等化特
性を示す図である。 【符号の説明】 ３、４ 掛算器 ５ 再生搬送波発振器 ６ π／２移相器 １１、１２ 非線形回路 １３、１４ Ａ／Ｄ変換器 １５ 帯域フィルタ １７ 位相比較器 １８ 電圧制御発振器（ＶＣＯ） １９ 判定帰還形等化器 ３０ クロック同期回路 ３１ 可変増幅器 ３２ 制御器
タ出力の一例を示す図である。 【図３】本発明の一実施例の動作説明用周波数スペクト
ラム図である。 【図４】本発明の一実施例における判定形帰還等化器の
等化特性を示す図である。 【図５】従来の一例のブロック図である。 【図６】従来の一例の動作説明用周波数スペクトラム図
である。 【図７】従来の一例における判定形帰還等化器の等化特
性を示す図である。 【符号の説明】 ３、４ 掛算器 ５ 再生搬送波発振器 ６ π／２移相器 １１、１２ 非線形回路 １３、１４ Ａ／Ｄ変換器 １５ 帯域フィルタ １７ 位相比較器 １８ 電圧制御発振器（ＶＣＯ） １９ 判定帰還形等化器 ３０ クロック同期回路 ３１ 可変増幅器 ３２ 制御器
Claims (1)
- (57)【特許請求の範囲】 【請求項1 】 入力変調波を互いに位相がπ／２異なる
再生搬送波で別々に乗算して直交関係にある第１及び第
２の復調ベースバンド信号を得る復調手段と、 該第１及び第２の復調ベースバンド信号の一方又は両方
からクロック信号成分を抽出する抽出手段と、 該抽出手段により抽出されたクロック信号成分に同期し
た信号を発生してサンプリングタイミングクロックとし
て出力する同期回路と、 前記第１及び第２の復調ベースバンド信号を前記サンプ
リングタイミングクロックに基づいて標本化及び量子化
してディジタル信号を生成出力するＡ／Ｄ変換回路と、 該Ａ／Ｄ変換回路の出力ディジタル信号が入力され、符
号間干渉を除去して出力する判定帰還形等化器とよりな
る復調装置において、 前記抽出手段は前記第１及び第２の復調ベースバンド信
号の少なくとも一方が入力される非線形回路と、該非線
形回路の出力信号から前記クロック信号周波数を周波数
選択するフィルタ回路と、該フィルタ回路の出力信号を
増幅して前記同期回路へ出力する可変増幅器とより構成
すると共に、 前記判定帰還形等化器の制御系タップ重み付け係数をモ
ニタし、該タップ重み付け係数に応じて該可変増幅器の
増幅度を可変制御する制御器を有することを特徴とする
復調装置。 【請求項２】 前記制御器は、前記タップ重み付け係数
のうち予め定められた一つのタップ重み付け係数のみモ
ニタし、そのタップ重み付け係数に応じて前記可変増幅
器の増幅度を可変制御することを特徴とする請求項１記
載の復調装置。 【請求項３】 前記制御器は、前記タップ重み付け係数
のうち予め定められた２以上のタップ重み付け係数をモ
ニタし、モニタしたタップ重み付け係数の合計値又は最
大値に応じて前記可変増幅器の増幅度を可変制御するこ
とを特徴とする請求項１記載の復調装置。 【請求項４】 前記制御器は、前記タップ重み付け係数
のうち予め定められた２以上のタップ重み付け係数をモ
ニタし、モニタしたタップ重み付け係数の組み合わせ値
に応じて前記可変増幅器の増幅度を可変制御することを
特徴とする請求項１記載の復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5215286A JP2570126B2 (ja) | 1993-08-05 | 1993-08-05 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5215286A JP2570126B2 (ja) | 1993-08-05 | 1993-08-05 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0750623A JPH0750623A (ja) | 1995-02-21 |
| JP2570126B2 true JP2570126B2 (ja) | 1997-01-08 |
Family
ID=16669808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5215286A Expired - Fee Related JP2570126B2 (ja) | 1993-08-05 | 1993-08-05 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570126B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7110476B1 (en) | 1999-02-24 | 2006-09-19 | Nec Corporation | Demodulation and modulation circuit and demodulation and modulation method |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3480763B2 (ja) * | 1995-05-30 | 2003-12-22 | 富士通株式会社 | 線路終端回路 |
| JP3404228B2 (ja) * | 1996-09-10 | 2003-05-06 | 富士通株式会社 | クロック位相検出回路 |
| KR100805755B1 (ko) * | 2000-05-12 | 2008-02-21 | 후지쯔 가부시끼가이샤 | 반도체 집적 회로 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2518520B2 (ja) | 1993-06-22 | 1996-07-24 | 日本電気株式会社 | 復調方法及び復調器 |
-
1993
- 1993-08-05 JP JP5215286A patent/JP2570126B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2518520B2 (ja) | 1993-06-22 | 1996-07-24 | 日本電気株式会社 | 復調方法及び復調器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7110476B1 (en) | 1999-02-24 | 2006-09-19 | Nec Corporation | Demodulation and modulation circuit and demodulation and modulation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750623A (ja) | 1995-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0526573B1 (en) | Clock recovery circuit without jitter peaking | |
| EP0805560A2 (en) | Digital PLL circuit and initial setting method | |
| JP2671595B2 (ja) | 復調装置 | |
| US6121828A (en) | Demodulator | |
| JP3099831B2 (ja) | 自動等化器 | |
| JP2570126B2 (ja) | 復調装置 | |
| US5450446A (en) | Demodulator for digital modulation signals | |
| KR20010018409A (ko) | 반송파 복구 장치 | |
| JP2560979B2 (ja) | クロック同期回路 | |
| US7263059B2 (en) | High-frequency receiving apparatus having wide frequency pull-in range | |
| JP2842349B2 (ja) | 復調装置 | |
| JP2658877B2 (ja) | 復調装置 | |
| JP2518520B2 (ja) | 復調方法及び復調器 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| JP2545882B2 (ja) | データ再生装置 | |
| JP2838962B2 (ja) | 搬送波再生方式 | |
| JP2850565B2 (ja) | データ受信装置 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| JPH04207802A (ja) | デジタル型ｆｍ信号復調装置 | |
| JPH066396A (ja) | 復調装置 | |
| KR100198668B1 (ko) | 디지탈 데이타 복원장치 | |
| JP2874450B2 (ja) | 復調器 | |
| JPH0998198A (ja) | ディジタル信号復調装置 | |
| JPH0817377B2 (ja) | 位相復調系の基準発振器補正回路 | |
| JPH0648789B2 (ja) | 復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |