KR100805755B1

KR100805755B1 - 반도체 집적 회로

Info

Publication number: KR100805755B1
Application number: KR1020000058727A
Authority: KR
Inventors: 난바히로미; 미즈타니도루
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2000-05-12
Filing date: 2000-10-06
Publication date: 2008-02-21
Also published as: JP4749460B2; EP2262110A3; KR20010104194A; JP2002033665A; JP2009089429A; JP4268770B2; JP2009065718A; EP1154572A3; EP2262110A2; JP4759043B2; EP1154572A2

Abstract

본 발명은 D/A 변환 시스템 또는 A/D 변환 시스템의 반도체 집적 회로를 소형화 및 저소비 전력화하는 것을 목적으로 한다.

본 발명의 반도체 집적 회로는 디지털/아날로그 변환기(2)가 디지털 신호를 아날로그 신호로 변환하여 포지티브 신호선 및 네가티브 신호선에 차동 아날로그 전류를 출력하고, 필터(4)가 포지티브 신호선 및 네가티브 신호선을 통해 입력되는 차동 아날로그 신호에 대하여 필터링 처리한다. 그 때, 포지티브 신호선과 기준 전위와의 사이에 전자 볼륨(3) 내에 제1 저항을 접속하고, 네가티브 신호선과 기준 전위와의 사이에 전자 볼륨(3) 내에 제2 저항을 접속한다. 제1 및 제2 저항은 포지티브 및 네가티브 신호선에 흐르는 전류를 전압으로 변환하는 동시에, 그 전압의 직류 성분의 레벨을 조정하는 전자 볼륨의 기능을 갖는다.

Description

반도체 집적 회로{SEMICONDUCTOR INTEGRATED CIRCUIT}

도 1은 본 발명의 실시 형태에 의한 D/A 변환 시스템을 구현하는 반도체 집적 회로의 구성예를 도시한 블럭도.

도 2a는 도 1에 도시된 D/A 변환기의 구성을 도시한 회로도, 도 2b는 그 회로 동작을 도시한 파형도.

도 3a는 도 1에 도시된 전자 볼륨/레벨 쉬프터의 구성을 도시한 회로도, 도 3b는 그 회로 동작을 도시한 파형도.

도 4a는 도 1에 도시한 필터의 구성을 도시한 회로도, 도 4b는 OTA의 구성을 도시한 회로도.

도 5는 다른 D/A 변환 시스템을 구현하는 반도체 집적 회로의 구성예를 도시한 블럭도.

도 6은 도 5에 도시한 D/A 변환기의 구성을 도시한 블럭도.

도 7은 A/D 변환 시스템을 구현하는 반도체 집적 회로의 구성예를 도시한 블럭도.

도 8은 도 7에 도시한 전자 볼륨/레벨 쉬프터의 구성을 도시한 회로도.

도 9(A)는 도 7에 도시한 A/D 변환기의 구성을 도시한 회로도, 도 9(B)는 비교기의 구성을 도시한 회로도.

도 10은 종래 기술에 따른 D/A 변환 시스템의 구성을 도시한 회로도.

도 11은 종래 기술에 따른 A/D 변환 시스템의 구성을 도시한 회로도.

<도면의 주요부분에 대한 부호의 설명>

1, 61 : 반도체 집적 회로(D/A 변환 시스템)

2, 62, 101 : D/A 변환기

3, 53 : 전자 볼륨/레벨 쉬프터

4, 52, 66 : 필터

11 : 전류원

12 : 스위치

21, 107, 116 : 전자 볼륨

22, 61, 65 : 레벨 쉬프터

23, 24, 63, 64, 104, 105, 112, 113 : 저항

31 : OTA

32 : 캐패시터

51 : 반도체 집적 회로(A/D 변환 시스템)

54, 115 : A/D 변환기

102 : 외부 저항

103, 111 : 로우패스 필터

106, 114 : 연산 증폭기

본 발명은 디지털/아날로그 변환 또는 아날로그/디지털 변환을 실행하는 반도체 집적 회로에 관한 것으로, 특히, 휴대 전화, 카폰, 무선 전화, 화상 처리 장치 등에 이용하기 적합한 것이다.

도 10은 종래 기술에 따른 D/A(디지털/아날로그) 변환 시스템의 구성을 도시한 도면이다. D/A 변환기(DAC)(101)는 n 비트의 디지털 신호(D1∼Dn)를 아날로그 전류로 변환하여 출력한다. 저항(102)은 전류를 전압으로 변환하는 기능을 구비하고, 저항(102)의 양단에는 D/A 변환기(101)가 출력하는 아날로그 전류에 따른 아날로그 전압이 발생한다. 로우패스 필터(LPF)(103)는 저항(102)에 발생하는 아날로그 전압에 대하여 필터링 처리하여 저주파수 대역의 신호만을 통과시켜, 아날로그 전압을 출력한다.

전자 볼륨(107)은 연산 증폭기(106), 고정 저항(104) 및 가변 저항(105)을 포함하는 반전 연산 증폭기로 구성된다. 전자 볼륨(107)의 출력 전압(AN)의 증폭율은 고정 저항(104)과 가변 저항(105)과의 비에 의해 결정된다. D/A 변환 시스템은 제조 프로세스 상의 변동을 조정하기 위해서, D/A 변환 시스템을 제품 출하하기 전에, 전자 볼륨(107) 내의 가변 저항(105)의 저항치를 변화시킴으로써, 출력 레벨을 조정할 필요가 있다.

이 전자 볼륨(107)은 D/A 변환 시스템의 제조 변동을 억제하기 위해서 필요 불가결한 것이지만, 큰면적을 필요로 한다. 즉, 전자 볼륨(107)은 연산 증폭기(106)를 포함하기 때문에, 아무래도 반도체 칩 상에서의 점유 면적이 크게 되지 않을 수 없어, D/A 변환 시스템도 대형화되어 버린다.

D/A 변환 시스템은 휴대 전화 등에 이용되고 있으며, 최근, 고속 동작이 요구되고 있다. 상기 로우패스 필터(103)는 전압 입력 및 전압 출력의 RC형 로우패스 필터이며, 통상, 약 5개의 연산 증폭기를 포함하고 있다. 종래에는 D/A 변환 시스템을 비교적 저속으로 동작시키고 있었기 때문에, 로우패스 필터(103) 내의 연산 증폭기의 소비 전류가 작았지만, 최근에는 D/A 변환 시스템을 고속으로 동작시킬 필요가 있기 때문에, 로우패스 필터(103) 내의 연산 증폭기의 소비 전류가 1개당 2∼3 mA로 큰 것으로 되어 버렸다. 또한, 전자 볼륨(107) 내의 연산 증폭기(106)의 소비 전류도 크다. 그 결과, D/A 변환 시스템의 소비 전력이 커져 버려, 휴대 전화 등의 전지 수명이 짧아져 버린다.

또한, 종래에는 개개로 독립적으로 설계된 기존의 D/A 변환기(101), 로우패스 필터(103), 전자 볼륨(107)의 디스크리트 셀을 조합시켜 1개의 반도체 칩을 형성하여, 그 반도체 칩에 저항(102)을 외부 저항으로서 접속하고 있었다. 이 외부 저항(102)은 고정밀도의 고정 저항이지만, 이 외부 저항(102)이 외장형으로 되기 때문에, D/A 변환 시스템 자체가 대형화되어 버린다.

도 11은 종래 기술에 따른 A/D(아날로그/디지털) 변환 시스템의 구성을 도시된 도면이다. 로우패스 필터(LPF)(111)는 상기한 로우패스 필터(103)와 같이, 전압 입력 및 전압 출력의 RC형 필터이며, 아날로그 전압(AN)에 대하여 로우패스 필터링 처리하여, 필터링 처리된 아날로그 전압을 출력한다. 전자 볼륨(116)은 상기한 전 자 볼륨(107)과 마찬가지로, 연산 증폭기(114), 고정 저항(112) 및 가변 저항(113)을 구비하고, 가변 저항(113)의 저항치를 변화시킴에 따라, 로우패스 필터(111)에 의해 필터링 처리된 아날로그 전압의 레벨을 조정할 수 있다. A/D 변환기(ADC)(115)는 전자 볼륨(116)에 의해 레벨 조정된 아날로그 전압을 n 비트의 디지털 신호(D1∼Dn)로 변환한다.

이 A/D 변환 시스템에 있어서도 상기한 D/A 변환 시스템(도 10)과 마찬가지로, A/D 변환 시스템의 제조 변동을 억제하기 위해서 전자 볼륨(116)이 필요 불가결하지만, 전자 볼륨(116)은 큰면적을 필요로 하여, A/D 변환 시스템 자체도 대형화되어 버린다.

또한, 이 A/D 변환 시스템은 로우패스 필터(111) 내의 연산 증폭기 및 전자 볼륨(116) 내의 연산 증폭기(114)의 소비 전류가 커져 버려, A/D 변환 시스템을 사용한 휴대 전화 등의 전지 수명이 짧아져 버리는 문제점이 있었다.

이상과 같이, 종래 기술에 따른 D/A 변환 시스템 및 A/D 변환 시스템은 연산 증폭기를 포함하는 전자 볼륨이 큰면적을 차지하기 때문에, D/A 변환 시스템 및 A/D 변환 시스템 자체가 커져 버린다.

또한, 로우패스 필터 내의 연산 증폭기 및 전자 볼륨 내의 연산 증폭기의 소비 전류가 크기 때문에, D/A 변환 시스템 또는 A/D 변환 시스템을 사용하는 휴대 전화 등의 전지 수명이 줄어들어 버린다.

또, D/A 변환 시스템(도 10)에서는 D/A 변환기(101), 로우패스 필터(103) 및 전자 볼륨(107)을 1개의 반도체 칩 내에 형성하여, 그 반도체 칩에 저항(102)을 외부 저항으로서 외장형으로 하고 있기 때문에, D/A 변환 시스템 자체가 대형화되어 버린다.

본 발명의 목적은 연산 증폭기를 이용하지 않고서 전자 볼륨을 형성하는 것을 가능하게 하여, D/A 변환 시스템 또는 A/D 변환 시스템을 소형화하는 것이다.

본 발명의 다른 목적은 전자 볼륨의 소비 전류를 작게 하는 것을 가능하게 하여, D/A 변환 시스템 또는 A/D 변환 시스템의 소비 전력을 작게 하는 것이다.

본 발명의 또 다른 목적은 필터의 소비 전류를 작게 하는 것을 가능하게 하여, D/A 변환 시스템 또는 A/D 변환 시스템의 소비 전력을 작게 하는 것이다.

본 발명의 또 다른 목적은 D/A 변환기가 출력하는 아날로그 전류를 아날로그 전압으로 변환하는 저항의 기능과 전자 볼륨의 기능을 일체화시킨 소자를 이용함으로써 D/A 변환 시스템을 소형화하는 것이다.

본 발명의 반도체 집적 회로는 디지털/아날로그 변환기가 디지털 신호를 아날로그 신호로 변환하여 포지티브 신호선 및 네가티브 신호선에 차동 아날로그 전류를 출력하고, 필터가 포지티브 신호선 및 네가티브 신호선을 통해 입력되는 차동 아날로그 신호에 대하여 필터링 처리한다. 그 때, 포지티브 신호선과 기준 전위와의 사이에 제1 저항을 접속하고, 네가티브 신호선과 기준 전위와의 사이에 제2 저항을 접속한다. 또한, 포지티브 신호선과 네가티브 신호선과의 사이에 제3 저항을 접속하더라도 좋다.

제1 저항은 포지티브 신호선에 흐르는 전류를 전압으로 변환하는 기능을 지니고, 또한 제1 저항의 저항치를 변화시키도록 하면 그 제1 저항에 의해 변환되는 전압의 직류분의 레벨을 조정하는 전자 볼륨의 기능을 갖게 된다. 제2 저항은 네가티브 신호선에 흐르는 전류를 전압으로 변환하는 기능을 지니고, 또한 제2 저항의 저항치를 변화시키도록 하면 그 제2 저항에 의해 변환되는 전압의 직류분의 레벨을 조정하는 전자 볼륨의 기능을 갖게 된다. 또한, 제3 저항의 저항치를 변화시키면, 제1 저항 및 제2 저항에 의해 변환된 차동 아날로그 전압의 교류분의 진폭 레벨을 조정할 수 있다.

이하, 본 발명의 일 실시 형태를 도면에 기초하여 설명한다.

도 1은 본 발명의 실시 형태에 따라 D/A(디지털/아날로그) 변환 시스템을 구현하는 반도체 집적 회로(1)의 구성예를 도시한 블럭도이다. 반도체 집적 회로(1)는 1개의 반도체 칩으로서 형성되며, D/A 변환기(DAC)(2), 전자 볼륨/레벨 쉬프터(3), 필터(4)를 내장한다. D/A 변환기(2)는 n 비트의 디지털 신호(D1∼Dn)를 입력하기 위한 입력 신호선과, 포지티브 단자(A1P)에 접속되는 포지티브 아날로그 출력 신호선과, 네가티브 단자(A1N)에 접속되는 네가티브 아날로그 출력 신호선을 구비한다. 전자 볼륨/레벨 쉬프터(3)는 포지티브 단자(A1P)에 접속되는 포지티브 아날로그 입력 신호선과, 네가티브 단자(A1N)에 접속되는 네가티브 아날로그 입력 신호선과, 포지티브 단자(A2P)에 접속되는 포지티브 아날로그 출력 신호선과, 네가티브 단자(A2N)에 접속되는 네가티브 아날로그 출력 신호선을 갖는다. 필터(4)는 포지티브 단자(A2P)에 접속되는 포지티브 아날로그 입력 신호선과, 네가티브 단자(A2N)에 접속되는 네가티브 아날로그 입력 신호선과, 포지티브 단자(A5P)에 접속되는 포지티브 아날로그 출력 신호선과, 네가티브 단자(A5N)에 접속되는 네가티브 아날로그 출력 신호선을 구비한다.

D/A 변환기(2)는 n 비트의 디지털 신호(D1∼Dn)를 입력하고, 디지털 신호(D1∼Dn)를 아날로그 신호로 변환하여, 도 10에 도시된 D/A 변환기(101)와 달리, 차동 아날로그 전류를 출력한다. 차동 아날로그 전류는 서로 위상이 반전된 포지티브 전류와 네가티브 전류로 구성된다. 포지티브 전류는 D/A 변환기(2)의 포지티브 아날로그 출력 신호선을 통해 포지티브 단자(A1P)로 출력된다. 네가티브 전류는 D/A 변환기(2)의 네가티브 아날로그 출력 신호선을 통해 네가티브 단자(A1N)로 출력된다. 이 전류 출력형 D/A 변환기(2)는 전압 출력형 D/A 변환기에 비해서, 고속 처리에 적합하다. D/A 변환기(2)의 내부 구성은 뒤에 도 2a, 도 2b를 참조하면서 설명한다.

전자 볼륨/레벨 쉬프터(3)는 전류/전압 변환기의 기능과 전자 볼륨의 기능을 구비하고, D/A 변환기(2)로부터 출력되는 차동 아날로그 전류를, 레벨 조정된 차동 아날로그 전압으로 변환한다. 구체적으로는, 전자 볼륨/레벨 쉬프터(3)는 차동 아날로그 전압의 직류분의 레벨 및 교류분의 진폭 레벨을 조정할 수 있다. 또한, 전자 볼륨/레벨 쉬프터(3)는 레벨 쉬프터의 기능을 구비하며, 필터(4)의 입력에 필요한 전압 레벨로 올리기 위해서, 포지티브 전압 및 네가티브 전압의 각각의 직류분의 레벨을 올려(시프트하여), 필터(4)에 차동 아날로그 전압을 출력한다. 전자 볼륨/레벨 쉬프터(3)는 도 10에 도시된 종래의 D/A 변환 시스템에 있어서의 전자 볼 륨(107)의 기능과 전류/전압 변환기로서의 저항(102)의 기능을 함께 갖고 있기 때문에, 고정 저항을 외장형으로 할 필요가 없고, 반도체 집적 회로(1) 자체를 소형화할 수 있다. 전자 볼륨/레벨 쉬프터(3)의 내부 구성은 뒤에 도 3a, 도 3b를 참조하면서 설명한다.

필터(4)는 노이즈를 제거하기 위한 gm-C형 로우패스 필터이며, 전자 볼륨/레벨 쉬프터(3)로부터 출력되는 차동 아날로그 전압에 대하여 필터링 처리하여 저주파수 대역의 신호만을 통과시켜, 필터링 처리된 차동 아날로그 전류를 단자(A5P, A5N)에 출력한다. 필터(4)는 전압 입력 및 전류 출력의 gm-C형 필터이며, 도 10에 도시된 전압 입력 및 전압 출력의 RC형 필터(103)에 비해서 소비 전류가 적다. 필터(4)의 내부 구성은 뒤에 도 4a, 도 4b를 참조하면서 설명한다.

도 2a는 도 1에 도시된 D/A 변환기(2)의 내부 구성을 도시한 회로도이다. 우선, 회로 구성을 설명한다. n 비트의 디지털 신호(D1∼Dn)는 각각 n개의 스위치(12)의 제어 단자에 입력된다. n개의 전류원(11)은 각각 n개의 스위치(12)의 각 공통 단자(C)와 정기준 전위와의 사이에 접속된다. 단, n개의 전류원(11)은 전부 같은 전류를 출력하는 것은 아니고, 최상위의 비트 신호(Dn)가 입력되는 스위치(12)에 대응하는 전류원(11)이 가장 큰 전류를 출력하고, 하위의 비트 신호일수록 그것에 대응하는 전류원(11)이 작은 전류를 출력하여, 최하위의 비트 신호(D1)에 대응하는 전류원(11)이 가장 작은 전류를 출력한다. 스위치(12)의 각 포지티브 단자(P)는 전부 단자(A1P)에 접속되고, 스위치(12)의 각 네가티브 단자(N)는 전부 단자(A1N)에 접속된다.

이어서, 회로의 동작을 설명한다. 디지털 신호(D1∼Dn)는 각 비트 신호가 0 또는 1의 2치 신호이다. 각 비트 신호가 0일 때에는 그 비트 신호에 대응하는 스위치(12)는 공통 단자(C)와 네가티브 단자(N)의 사이를 접속한다. 각 비트 신호가 1일 때에는 그 비트 신호에 대응하는 스위치(12)는 공통 단자(C)와 포지티브 단자(P)의 사이를 접속한다. 공통 단자(C)와 포지티브 단자(P)가 접속되면, 그 스위치(12)에 대응하는 전류원(11)은 포지티브 출력 단자(A1P)에 전류를 출력한다. 공통 단자(C)와 네가티브 단자(N)가 접속되면, 그 스위치(12)에 대응하는 전류원(11)은 네가티브 출력 단자(A1N)에 전류를 출력한다.

그 결과, 포지티브 단자(A1P)에는 비트 신호가 1이 된 것에 대응하는 전류원(11)의 전류의 합계치가 포지티브 아날로그 전류(I1P)(도 2b)로서 출력된다. 한편, 네가티브 단자(A1P)에는 비트 신호가 0이 된 것에 대응하는 전류원(11)의 전류의 합계치가 네가티브 아날로그 전류(I1N)(도 2b)로서 출력된다. 도 2b에 도시된 바와 같이, 포지티브 아날로그 전류(I1P)와 네가티브 아날로그 전류(I1N)는 서로 위상이 반전된 차동 아날로그 전류를 형성한다. 예컨대, n=8 비트인 경우, m개의 비트 신호가 1이 되고, 8-m개의 비트 신호가 0이 되어, 포지티브 아날로그 전류(I1P) 및 네가티브 아날로그 전류(I1N)의 크기가 결정된다.

도 3a는 전자 볼륨/레벨 쉬프터(3)의 내부 구성을 도시한 회로도이다. 전자 볼륨/레벨 쉬프터(3)는 전자 볼륨(21) 및 레벨 쉬프터(22P, 22N)를 구비한다. 전자 볼륨(21)은 가변 저항(23, 24P, 24N)을 갖는다. 레벨 쉬프터(22P, 22N)는 각각 전류원(25) 및 p채널 MOS 트랜지스터(26)를 구비한다.

우선, 전자 볼륨(21)에 관해서 설명한다. 가변 저항(23)은 포지티브 단자(A1P)에 접속되는 포지티브 아날로그 입력 신호선과 네가티브 단자(A1N)에 접속되는 네가티브 아날로그 입력 신호선과의 사이에 접속된다. 가변 저항(24P)은 포지티브 단자(A1P)에 접속되는 포지티브 아날로그 입력 신호선과 접지 전위와의 사이에 접속된다. 가변 저항(24N)은 네가티브 단자(A1N)에 접속되는 네가티브 아날로그 입력 신호선과 접지 전위와의 사이에 접속된다.

가변 저항(24P)은 도 2의 D/A 변환기(2)로부터 입력되는 포지티브 아날로그 전류(I1P)를 포지티브 아날로그 전압(V1P)(도 3a, 도 3b)으로 변환한다. 포지티브 아날로그 전압(V1P)은 포지티브 단자(A1P)에 접속되는 포지티브 아날로그 입력 신호선 상의 전압이다. 반도체 집적 회로(1)는 아무래도 제조 변동이 생기기 때문에, 반도체 집적 회로(1)의 제품 출하전에 가변 저항(24P)의 저항치를 변화시켜 포지티브 아날로그 전압(V1P)의 직류분의 레벨을 조정할 필요가 있다. 이 레벨 조정에 의해, 도 3b에 도시된 바와 같이, 포지티브 아날로그 전압(V1P)의 직류분의 바이어스 레벨을 V1(예컨대 0.5 V)로 조정한다.

가변 저항(24N)은 도 2의 D/A 변환기(2)로부터 입력되는 네가티브 아날로그 전류(I1N)를 네가티브 아날로그 전압(V1N)(도 3a, 도 3b)으로 변환한다. 네가티브 아날로그 전압(V1N)은 네가티브 단자(A1N)에 접속되는 네가티브 아날로그 입력 신호선 상의 전압이다. 전술한 바와 마찬가지로, 반도체 집적 회로(1)의 제조 변동을 억제하기 위해서, 가변 저항(24N)의 저항치를 변화시켜, 네가티브 아날로그 전압(V1N)의 직류분의 바이어스 레벨을 V1(예컨대 0.5 V)로 조정한다.

또한, 반도체 집적 회로(1)의 제조 변동을 억제하기 위해서, 가변 저항(23)의 저항치를 변화시킴으로써, 포지티브 아날로그 전압(V1P) 및 네가티브 아날로그 전압(V1N)의 교류분의 진폭 레벨(AM)(도 3b)을 조정한다.

이상과 같이, 전자 볼륨(21)은 아날로그 전압의 레벨을 조정하는 기능과 함께, D/A 변환된 아날로그 전류를 아날로그 전압으로 변환하는 전류/전압 변환기의 기능도 갖는다. 이 전자 볼륨(21)은 도 10의 전자 볼륨(107)과는 달리, 연산 증폭기(106)를 갖지 않고, 3개의 가변 저항(23, 24P, 24N)으로 구성할 수 있다. 이에 따라, 전자 볼륨(21)의 소형화 및 소비 전류의 절감을 도모할 수 있고, 나아가서는 반도체 집적 회로(1)의 소형화 및 소비 전력의 절감을 도모할 수 있다.

다음으로, 레벨 쉬프터(22P)에 관해서 설명한다. p채널 MOS 트랜지스터(26)는 게이트가 포지티브 단자(A1P)에 접속되고, 소스가 포지티브 출력 단자(A2P)에 접속되고, 드레인이 접지 전위에 접속된다. 또한, 전류원(25)은 정기준 전위와 p채널 MOS 트랜지스터(26)의 소스와의 사이에 접속된다.

다음에, 레벨 쉬프터(22N)에 관해서 설명한다. p채널 MOS 트랜지스터(26)는 게이트가 네가티브 단자(A1N)에 접속되고, 소스가 네가티브 출력 단자(A2N)에 접속되고, 드레인이 접지 전위에 접속된다. 또한, 전류원(25)은 정기준 전위와 p채널 MOS 트랜지스터(26)의 소스와의 사이에 접속된다.

도 3a, 도 3b에 도시된 바와 같이, 레벨 쉬프터(22P)는 직류 바이어스 레벨이 V1(예컨대 0.5 V)인 포지티브 아날로그 전압(V1P)을 입력하고, 직류 바이어스 레벨이 V2(예컨대 1.55 V)인 포지티브 아날로그 전압(V2P)을 출력할 수 있다.

또한, 레벨 쉬프터(22N)는 직류 바이어스 레벨이 V1(예컨대 0.5 V)인 네가티브 아날로그 전압(V1N)을 입력하고, 직류 바이어스 레벨이 V2(예컨대 1.55 V)인 네가티브 아날로그 전압(V2N)을 출력할 수 있다.

상기 레벨 쉬프터(22P, 22N)는 직류 바이어스 레벨(V1)을, 후단의 필터(4)(도 1)의 입력에 필요한 직류 바이어스 레벨(V2)로 올리는 것이다. 전자 볼륨(21)에 의해 직류 바이어스 레벨(V1)을 조정할 수 있지만, D/A 변환기(2)(도 2a, 도 2b) 내의 전류원(MOS 트랜지스터)(11)의 성질상, 전자 볼륨(21)은 직류 바이어스 레벨을 약 0.5 V보다 높게 하는 것은 곤란이다. 그 때문에, 레벨 쉬프터(22P, 22N)에 의해, 직류 바이어스 레벨(V1)(약 0.5 V)을, 필터(4)의 입력에 필요한 직류 바이어스 레벨(V2)(약 1.55 V)까지 올릴 필요가 있다. 따라서, 전자 볼륨(21)이 출력하는 차동 아날로그 전압의 직류 바이어스 레벨이 필터(4)의 입력에 필요한 레벨에 달하고 있을 때에는 레벨 쉬프터(22P, 22N)가 불필요하게 된다.

도 4a는 도 1에 도시된 필터(4)의 내부 구성을 도시한 회로도이다. 필터(4)는 전압 입력 및 전류 출력의 gm-C형 로우패스 필터이며, OTA(operational Transconductance amplifier)(31) 및 캐패시터(32P, 32N)을 갖는다. 또한, OTA(31)는 포지티브 입력 단자(A3P), 네가티브 입력 단자(A3N), 포지티브 출력 단자(A4P), 네가티브 출력 단자(A4N)를 갖는다. 포지티브 입력 단자(A3P)는 포지티브 단자(A2P)에 접속되고, 네가티브 입력 단자(A3N)는 네가티브 단자(A2N)에 접속된다. 포지티브 출력 단자(A4P)는 포지티브 단자(A5P)에 접속되고, 네가티브 출력 단자(A4N)는 네가티브 단자(A5N)에 접속된다. 캐패시터(32P)는 포지티브 단자(A4P, A5P) 사이의 포지티브 아날로그 출력 신호선과 접지 전위와의 사이에 접속된다. 캐패시터(32N)는 네가티브 단자(A4N, A5N) 사이의 네가티브 아날로그 출력 신호선과 접지 전위와의 사이에 접속된다.

도 4b는 상기한 OTA(31)의 내부 구성을 도시한 회로도이다. 포지티브 입력 단자(A3P)는 p채널 MOS 트랜지스터(34P)의 게이트에 접속되고, 포지티브 출력 단자(A4P)는 p채널 MOS 트랜지스터(34P)의 소스에 접속된다. 전류원(33P)은 정기준 전위와 p채널 MOS 트랜지스터(34P)의 소스와의 사이에 접속된다. 전류원(35P)은 p채널 MOS 트랜지스터(34P)의 드레인과 접지 전위와의 사이에 접속된다.

네가티브 입력 단자(A3N)는 p채널 MOS 트랜지스터(34N)의 게이트에 접속되고, 네가티브 출력 단자(A4N)는 p채널 MOS 트랜지스터(34N)의 소스에 접속된다. 전류원(33N)은 정기준 전위와 p채널 MOS 트랜지스터(34N)의 소스와의 사이에 접속된다. 전류원(35N)은 p채널 MOS 트랜지스터(34N)의 드레인과 접지 전위와의 사이에 접속된다. p채널 MOS 트랜지스터(36)는 게이트가 소정의 기준 전위에 접속되고, 소스/드레인이 p채널 MOS 트랜지스터(34P, 34N)의 각 드레인에 접속된다. p채널 MOS 트랜지스터(36)는 n채널 MOS 트랜지스터라도 좋으며, 저항으로서 기능한다.

OTA(31)는 포지티브 입력 단자(A3P)에 포지티브 아날로그 전압(V3P)(전압(V2P)과 같은 전압)을 입력하고, 네가티브 입력 단자(A3N)에 네가티브 아날로그 전압(V3N)(전압(V2N)과 같은 전압)을 입력하고, 포지티브 출력 단자(A4P)에 포지티브 아날로그 전류(I4P)를 출력하고, 네가티브 출력 단자(A4N)에 네가티브 아날로그 전류(I4N)를 출력한다. 포지티브 아날로그 전압(V3P)이 커질수 록, p채널 MOS 트랜지스터(34P)의 소스-드레인 사이를 흐르는 전류가 작아지고, 포지티브 아날로그 전류(I4P)가 커진다. 마찬가지로, 네가티브 아날로그 전압(V3N)이 커질수록, p채널 MOS 트랜지스터(34N)의 소스-드레인 사이를 흐르는 전류가 작아지고, 네가티브 아날로그 전류(I4N)가 커진다. OTA(31)는 차동 아날로그 전압(V3P, V3N)을 차동 아날로그 전류(I4P, I4N)로 변환하여 출력한다.

이상과 같이, gm-C형 필터(4)는 도 10의 RC형 필터(103)와 달리, 내부에 연산 증폭기를 갖지 않고 OTA(31)를 갖는다. 필터 계수에 의존하지만, gm-C형 필터(4)는 통상 약 5개의 OTA(31)를 갖는다. OTA(31)는 1개당 0.1 mA의 작은 소비 전류로 충분하다. 이에 대해, 도 10의 RC형 필터(103)는 통상 약 5개의 연산 증폭기를 구비하고, 그 연산 증폭기는 1개당 2∼3 mA의 큰 소비 전류를 필요로 한다. 따라서, 본 실시 형태에 의한 gm-C형 필터(4)는 도 10의 RC형 필터(103)에 비해서, 극적으로 소비 전류가 감소한다. D/A 변환 시스템은 휴대 전화 등에 이용되고, 최근, 고속 동작이 요구되고 있지만, 고속 동작시키더라도, 반도체 집적 회로(1)의 소비 전력을 작게 하여, 반도체 집적 회로(1)를 사용하는 휴대 전화 등의 전지 수명을 길게 할 수 있다. 또한, OTA(31)는 연산 증폭기보다도 점유 면적이 작기 때문에, OTA(31)를 포함하는 gm-C형 필터(4)는 도 10의 연산 증폭기를 포함하는 RC형 필터(103)보다도 점유 면적이 작아져, D/A 변환 시스템을 소형으로 할 수 있다.

또한, 전자 볼륨(21)을 3개의 가변 저항으로 구성함으로써, 도 10에 도시된 전자 볼륨(107) 내의 연산 증폭기(106)를 제거할 수 있기 때문에, 전자 볼륨(21)의 점유 면적을 작게 하고, 또한 소비 전류를 작게 할 수 있다. 이에 따라, 반도체 집 적 회로(1)의 소비 전력이 작아져, 반도체 집적 회로(1)를 소형화할 수 있다.

또한, 도 10에 도시된 D/A 변환 시스템에서는 저항(102)을 외부 저항으로서 반도체 칩에 외장형으로 하고 있었기 때문에, D/A 변환 시스템 자체가 대형화되어 버리고 있었다. 본 실시 형태에 따르면, 전자 볼륨(21)은 도 10에 도시된 전자 볼륨(107)의 기능과 전류/전압 변환기로서의 저항(102)의 기능을 더불어 갖는다. 또한, 그 전자 볼륨(21)은 반도체 칩 내에 내장시켜 외부 저항을 제거할 수 있기 때문에, 반도체 집적 회로(1)를 작게 할 수 있다.

도 5는 본 발명의 실시 형태에 의한 다른 D/A 변환 시스템을 구현하는 반도체 집적 회로(61)의 구성예를 도시한 블럭도이다. 이 반도체 집적 회로(61)는 레벨을 조정하는 전자 볼륨으로서 고정 저항(63P, 64P, 63N, 64N)을 이용하는 점에서, 가변 저항(23, 24P, 24N)(도 3a)을 이용하는 반도체 집적 회로(1)(도 1)와 다르다.

D/A 변환기(DAC)(62)는 디지털 신호(D1∼Dn)를 입력하고, 포지티브 단자(A1P)에 포지티브 아날로그 전류를 출력하고, 네가티브 단자(A1N)에 네가티브 아날로그 전류를 출력하고, 그 밖에, 동일한 기준 정전류를 단자(IR1, IR2)에 출력한다. 이 D/A 변환기(62)의 내부 구성은 뒤에 도 6을 참조하면서 설명한다.

고정 저항(63P)은 단자(IR1, A1P)의 사이에 접속된다. 고정 저항(64P)은 단자(A1P) 및 접지 전위와의 사이에 접속된다. 고정 저항(63N)은 단자(IR2, A1N)의 사이에 접속된다. 고정 저항(64N)은 단자(A1N) 및 접지 전위와의 사이에 접속된다.

레벨 쉬프터(65P)는 도 3a의 레벨 쉬프터(22P)와 동일한 구성을 구비하며, 입력이 단자(A1P)에 접속되고, 출력이 단자(A2P)에 접속된다. 레벨 쉬프터(65N)는 도 3a의 레벨 쉬프터(22N)와 동일한 구성을 구비하며, 입력이 단자(A1N)에 접속되고, 출력이 단자(A2N)에 접속된다. 필터(66)는 도 4a의 필터(4)와 동일한 구성을 구비하며, 입력이 단자(A2P, A2N)에 접속되고, 출력이 단자(A5P, A5N)에 접속된다.

상기한 고정 저항(63P)은 포지티브 아날로그 전압의 직류분의 레벨을 조정하기 위한 저항이며, 고정 저항(63N)은 네가티브 아날로그 전압의 직류분의 레벨을 조정하기 위한 저항이다. 또한, 고정 저항(64P, 64N)은 포지티브 아날로그 전압 및 네가티브 아날로그 전압으로 형성되는 차동 아날로그 전압의 교류분의 진폭 레벨을 조정하기 위한 저항이다.

여기서, 고정 저항(63P, 64P, 63N, 64N)은 가변 저항과 달리, 제조후에는 그 저항치를 변경할 수 없지만, 제조 변동을 억제하는 기능을 갖는다. 그 이유를 설명한다. 고정 저항(63P, 64P, 63N, 64N) 및 후술하는 도 6의 D/A 변환기(62) 내의 고정 저항(73)은 동 타입 및 동 유닛으로 제조되기 때문에, 변동의 성질 및 양이 거의 동일하다. 즉, 이들 고정 저항은 전부 동일한 크기 방향으로 동일한 양만큼 오차가 생긴다. 그 결과, 그 변동이 서로 상쇄되어, 출력 단자(A2P, A2N)에 출력되는 전압치의 변동을 억제할 수 있다.

도 6은 도 5에 도시된 D/A 변환기(62)의 내부 구성을 도시한 회로도이다. 저항(73)은 n채널 MOS 트랜지스터(72a)의 게이트와 n채널 MOS 트랜지스터(81)의 드레인의 상호 접속점과 접지 전위의 사이에 접속된다. 소정의 기준 전위(VREF)는 n채널 MOS 트랜지스터(72b)의 게이트에 입력된다. 전류원(71a)은 정기준 전위와 n채널 MOS 트랜지스터(72a)의 드레인과의 사이에 접속된다. 전류원(71b)은 정기준 전위와 n채널 MOS 트랜지스터(72b)의 드레인과의 사이에 접속된다. 전류원(74)은 n채널 MOS 트랜지스터(72a, 72b)의 각 소스의 상호 접속점과 접지 전위와의 사이에 접속된다.

n채널 MOS 트랜지스터(72b)의 드레인은 p채널 MOS 트랜지스터(75, 76, 77)의 각 게이트에 접속된다. p채널 MOS 트랜지스터(75, 76, 77)의 각 소스는 정기준 전위에 접속된다. p채널 MOS 트랜지스터(76)의 드레인은 단자(IR1)에 접속되고, p채널 MOS 트랜지스터(77)의 드레인은 단자(IR2)에 접속된다. 단자(IR1, IR2)로부터는 동일한 기준 정전류가 출력된다. p채널 MOS 트랜지스터(75)의 드레인은 n채널 MOS 트랜지스터(81)의 드레인 및 n채널 MOS 트랜지스터(83)의 게이트에 접속된다.

바이어스 회로(78)는 트랜지스터(81, 82, 83) 및 전류원(79, 80)을 갖는다. n채널 MOS 트랜지스터(81)는 소스가 접지 전위에 접속되고, 게이트가 n채널 MOS 트랜지스터(82)의 게이트에 접속된다. n채널 MOS 트랜지스터(82)는 게이트가 자기의 드레인에 접속되고, 소스가 접지 전위에 접속된다. 전류원(79)은 정기준 전위와 n채널 MOS 트랜지스터(82)의 드레인과의 사이에 접속된다. 전류원(80)은 정기준 전위와 n채널 MOS 트랜지스터(83)의 드레인과의 사이에 접속된다. n채널 MOS 트랜지스터(83)는 소스가 접지 전위에 접속되고, 드레인이 p채널 MOS 트랜지스터(84)의 게이트에 접속된다. p채널 MOS 트랜지스터(84)는 n채널 MOS 트랜지스터라도 좋다.

p채널 MOS 트랜지스터(84)는 소스가 정기준 전위에 접속되고, 드레인이 n채널 MOS 트랜지스터(85, 86)의 각 드레인에 접속된다. MOS 트랜지스터(86)의 게이트에는 디지털 신호(D1∼Dn) 중의 어느 하나의 비트 신호(D)가 입력되고, MOS 트랜지 스터(85)의 게이트에는 비트 신호(D)의 반전 신호(XD)가 입력된다. n채널 MOS 트랜지스터(86)의 소스는 포지티브 단자(A1P)에 접속되고, MOS 트랜지스터(85)의 소스는 네가티브 단자(A1N)에 접속된다. MOS 트랜지스터(84)가 도 2a의 전류원(11)에 해당하고, MOS 트랜지스터(85, 86)가 도 2a의 스위치(12)에 해당한다. 즉, MOS 트랜지스터(84)는 정전류를 출력한다. MOS 트랜지스터(86)는 비트 신호(D)가 1을 도시한 하이 레벨이 되면 온이 되어, 소스-드레인 사이에서 전류를 통과시킨다. MOS 트랜지스터(85)는 반전 신호(XD)가 1(비트 신호(D)가 0)을 도시한 하이 레벨이 되면 온이 되어, 소스-드레인 사이에서 전류를 통과시킨다. MOS 트랜지스터(84, 85, 86)의 쌍은 도 2a와 마찬가지로, 비트수만큼 병행한다. 이 D/A 변환기(62)를 구성함으로써, 상기한 바와 같이, 도 5에 도시한 고정 저항(63P, 64P, 63N, 64N)에 의해 전압치를 조정하여, 전압치의 변동을 억제할 수 있다.

도 7은 본 발명의 실시 형태에 의한 A/D(아날로그/디지털) 변환 시스템을 구현하는 반도체 집적 회로(51)의 구성예를 도시한 블럭도이다. 반도체 집적 회로(51)는 1개의 반도체 칩이며, 필터(52), 전자 볼륨/레벨 쉬프터(53) 및 A/D 변환기(ADC)(54)를 내장한다. 필터(52)는 입력선이 포지티브 단자(A2P) 및 네가티브 단자(A2N)에 접속되고, 출력선이 포지티브 단자(A5P) 및 네가티브 단자(A5N)에 접속된다. 전자 볼륨/레벨 쉬프터(53)는 입력선이 포지티브 단자(A5P) 및 네가티브 단자(A5N)에 접속되고, 출력선이 포지티브 단자(A6P) 및 네가티브 단자(A6N)에 접속된다. A/D 변환기(54)는 입력선이 포지티브 단자(A6P) 및 네가티브 단자(A6N)에 접속되어, n 비트의 디지털 신호(D1∼Dn)를 출력한다.

필터(52)는 도 4a, 도 4b에 도시된 필터(4)와 동일한 구성을 갖는다. 전자 볼륨/레벨 쉬프터(53)의 내부 구성은 뒤에 도 8을 참조하면서 설명한다. A/D 변환기(54)의 내부 구성은 뒤에 도 9(A), (B)를 참조하면서 설명한다.

도 8은 도 7에 도시된 전자 볼륨/레벨 쉬프터(53)의 내부 구성을 도시한 회로도이다. 전자 볼륨/레벨 쉬프터(53)는 전자 볼륨(21) 및 레벨 쉬프터(61P, 61N)를 갖는다. 전자 볼륨(21)은 도 3a에 도시된 것과 같은 구성이다. 레벨 쉬프터(61P)는 연산 증폭기(62P)로 구성되어, 포지티브 아날로그 전압의 직류 바이어스 레벨을 예컨대 1.5 V에서 1.1 V로 강압시켜 포지티브 단자(A6P)에 출력한다. 레벨 쉬프터(61N)는 연산 증폭기(62N)로 구성되어, 네가티브 아날로그 전압의 직류 바이어스 레벨을 예컨대 1.5 V에서 1.1 V로 강압시켜 네가티브 단자(A6N)에 출력한다.

또, 레벨 쉬프터(61P, 61N)는 전자 볼륨/레벨 쉬프터(53) 내에 설치하는 것은 아니며, A/D 변환기(54)(도 7) 내에 설치하더라도 좋다. 그 경우는 레벨 쉬프터(61P, 61N)와 A/D 변환기(54) 내의 소자를 공통화할 수 있기 때문에, 소형화할 수 있다.

도 9a는 도 7에 도시된 A/D 변환기(54)의 내부 구성을 도시한 회로도이다. 설명의 간략화를 위해, 단자(A6P, A6N)에 입력되는 차동 아날로그 전압을 2비트의 디지털 신호(D1, D2)로 변환하여 출력하는 경우를 예로 설명하지만, 1비트 및 3비트 이상의 디지털 신호로 변환하는 경우에도 적용할 수 있다.

고전위(VRH)와 저전위(VRL)의 사이에, 저항(90, 91, 92, 93, 94)이 직렬로 접속된다. 저항(92)은 저항(92a, 92b)이 직렬로 접속되고, 저항(92a, 92b) 사이에 단자(SG)가 접속된다. 4개의 비교기(95a, 95b, 95c, 95d)는 각각 제1∼제4 입력 단자를 갖는다. 각 비교기의 제1 및 제2 입력 단자에는 포지티브 단자(A6P) 및 네가티브 단자(A6N)가 접속된다.

비교기(95a)는 제3 입력 단자가 저항(90, 91)의 상호 접속점에 접속되고, 제4 입력 단자가 저항(93, 94)의 상호 접속점에 접속된다. 비교기(95b)는 제3 입력 단자가 저항(91, 92)의 상호 접속점에 접속되고, 제4 입력 단자가 저항(92, 93)의 상호 접속점에 접속된다. 비교기(95c)는 제3 입력 단자가 저항(92, 93)의 상호 접속점에 접속되고, 제4 입력 단자가 저항(91, 92)의 상호 접속점에 접속된다. 비교기(95d)는 제3 입력 단자가 저항(93, 94)의 상호 접속점에 접속되고, 제4 입력 단자가 저항(90, 91)의 상호 접속점에 접속된다.

디코더(DD)는 비교기(95a)로부터 출력되는 비트 신호(d4), 비교기(95b)로부터 출력되는 비트 신호(d3), 비교기(95c)로부터 출력되는 비트 신호(d2), 비교기(95d)로부터 출력되는 비트 신호(d1)를 입력하여, 2비트의 디지털 신호(D1, D2)를 출력한다.

도 9b는 상기한 비교기(95a)의 내부 구성을 도시한 회로도이다. 비교기(95b, 95c, 95d)도 비교기(95a)의 구성과 마찬가지다. 비교기(95a)는 제1∼제4 입력 단자(Vip, Vin, Vrp, Vrn)를 구비한다. 스위치(96)는 제어 신호(φ1)에 따라서 스위치를 전환한다. 스위치(97, 98)는 제어 신호(φ2)에 따라서 스위치를 전환한다.

우선, 스위치(96)가 닫히고 스위치(97, 98)가 열린다. 제1 입력 단자(포지티 브 입력 단자)(Vip)는 캐패시터(CP)를 통해 비교기(99)의 +단자에 접속된다. 제2 입력 단자(네가티브 입력 단자)(Vin)는 캐패시터(CN)를 통해 비교기(99)의 -단자에 접속된다. 캐패시터(CP)는 제1 입력 단자(Vip)에 입력되는 포지티브 입력 전압에 의해 충전되고, 캐패시터(CN)는 제2 입력 단자(Vin)에 입력되는 네가티브 입력 전압에 의해 충전된다.

다음으로, 스위치(96)가 열리고 스위치(97, 98)가 닫힌다. 제3 입력 단자(포지티브 참조 단자)(Vrp)는 캐패시터(CP)를 통해 비교기(99)의 +단자 및 단자(SG)에 접속된다. 제4 입력 단자(네가티브 참조 단자)(vrn)는 캐패시터(CN)를 통해 비교기(99)의 -단자 및 단자(SG)에 접속된다. 비교기(99)의 +단자에는 제1 입력 단자 (Vip)에 입력되는 포지티브 입력 전압과, 제3 입력 단자(Vrp)에 입력되는 포지티브 참조 전압과의 차분에 따른 전압이 인가된다. 비교기(99)의 -단자에는 제2 입력 단자(Vin)에 입력되는 네가티브 입력 전압과, 제4 입력 단자(Vrn)에 입력되는 네가티브 참조 전압과의 차에 따른 전압이 인가된다. 비교기(99)는 +단자에 입력되는 전압이 -단자에 입력되는 전압보다도 클 때에는 비트 신호(d4)를 1로서 출력하고, -단자에 입력되는 전압이 +단자에 입력되는 전압보다도 클 때에는 비트 신호(d4)를 0으로서 출력한다.

도 9a에 있어서, 디코더(DD)는 최상위 비트(d4)로부터 최하위 비트(d1)를 향해 d4, d3, d2, d1의 순서로 비트의 판정을 한다. 비트 신호(d4)가 1일 때에는 비트 신호(d1∼d3)에 관계없이, 하위 비트(D1)=1 및 상위 비트(D2)=1의 디지털 신호를 출력한다. 비트 신호(d4)가 0 또 비트 신호(d3)가 1일 때에는 비트 신호(d1, d2)에 관계없이, 하위 비트(D1)=0 및 상위 비트(D2)=1의 디지털 신호를 출력한다. 비트 신호(d4, d3)가 0 또 비트 신호(d2)가 1일 때에는 비트 신호(d1)에 관계없이, 하위 비트(D1)=1 및 상위 비트(D2)=0의 디지털 신호를 출력한다. 비트 신호(d2∼d4)가 0 또 비트 신호(d1)가 1일 때에는 하위 비트(D1)=0 및 상위 비트(D2)=0의 디지털 신호를 출력한다. 이에 따라, 아날로그/디지털 변환이 실현된다.

이상과 같이, A/D 변환 시스템을 구현하는 반도체 집적 회로(51)에 있어서도 gm-C형 필터(52)를 이용함으로써, RC형 필터에 비해서, 상당히 소비 전류가 감소하기 때문에, 반도체 집적 회로(51)의 소비 전력이 작아져, 반도체 집적 회로(51)를 사용하는 휴대 전화 등의 전지 수명이 연장된다.

또한, 전자 볼륨(21)을 3개의 가변 저항으로 구성함으로써, 도 11에 도시된 종래의 전자 볼륨(116) 내의 연산 증폭기(114)를 제거할 수 있기 때문에, 전자 볼륨(21)의 점유 면적을 작게 하고, 또한 소비 전류를 작게 할 수 있다. 이에 따라, 반도체 집적 회로(51)의 소비 전력이 작아져, 반도체 집적 회로(51)를 소형화할 수 있다.

또한, 상기 전자 볼륨(21)은 저항을 이용하여 레벨 조정하는 경우를 예로 설명했지만, 저항 대신에 트랜지스터나 캐패시터 등의 소자를 이용하여 레벨을 조정하더라도 좋다. 본 실시 형태에 의한 D/A 변환 시스템 또는 A/D 변환 시스템의 반도체 집적 회로는 휴대 전화, 카폰, 무선 전화, 화상 처리 장치(비디오 장치, DVD 장치 등) 등에 이용할 수 있다.

또한, 상기 실시 형태는 모두 본 발명을 실시하는 데에 있어서의 구체화의 그저 일례를 도시된 것에 지나지 않으며, 이들에 의해서 본 발명의 기술적 범위가 한정적으로 해석되어서는 안될 것이다. 즉, 본 발명은 본 발명의 사상 또는 본 발명의 주요한 특징으로부터 벗어나지 않고, 여러 가지 형태로 실시할 수 있다.

본 발명의 여러 가지 형태를 통합하면, 다음과 같이 된다.

(1) 디지털 신호를 아날로그 신호로 변환하여, 서로 위상이 반전된 포지티브 아날로그 전류와 네가티브 아날로그 전류로 이루어지는 차동 아날로그 전류를 포지티브 신호선 및 네가티브 신호선에 출력하는 디지털/아날로그 변환기와, 상기 포지티브 신호선과 기준 전위와의 사이에 접속되는 제1 저항과, 상기 네가티브 신호선과 기준 전위와의 사이에 접속되는 제2 저항과, 상기 포지티브 신호선 및 상기 네가티브 신호선을 통해 입력되는 차동 아날로그 신호에 대하여 필터링 처리하는 필터를 구비한 것을 특징으로 하는 반도체 집적 회로.

(2) 상기 (1)에 있어서, 상기 포지티브 신호선과 상기 네가티브 신호선과의 사이에 접속되는 제3 저항을 더 포함한 것을 특징으로 하는 반도체 집적 회로.

(3) 상기 (2)에 있어서, 상기 제1, 제2 및 제3 저항은 각각 가변 저항인 것을 특징으로 하는 반도체 집적 회로.

(4) 상기 (3)에 있어서, 상기 필터는 로우패스 필터인 것을 특징으로 하는 반도체 집적 회로.

(5) 상기 (4)에 있어서, 상기 필터는 OTA 및 캐패시터를 포함하는 것을 특징으로 하는 반도체 집적 회로.

(6) 상기 (5)에 있어서, 상기 포지티브 신호선 상의 신호의 직류분의 레벨과 상기 네가티브 신호선 상의 신호의 직류분의 레벨을 시프트하는 레벨 쉬프터를 더 포함하여, 상기 필터는 상기 레벨 쉬프터에 의해 레벨 시프트된 상기 포지티브 신호선 및 상기 네가티브 신호선 상의 신호에 의해 형성되는 차동 아날로그 신호에 대하여 필터링 처리하는 것을 특징으로 하는 반도체 집적 회로.

(7) 디지털 신호를 아날로그 신호로 변환하여 아날로그 전류를 출력하는 디지털/아날로그 변환기와, 상기 디지털/아날로그 변환기로부터 출력되는 아날로그 전류를 레벨 조정된 아날로그 전압으로 변환하는 전류/전압 변환기와, 상기 전류/전압 변환기에 의해 변환된 아날로그 전압에 대하여 필터링 처리하는 필터를 구비한 것을 특징으로 하는 반도체 집적 회로.

(8) 상기 디지털/아날로그 변환기는 디지털 신호를 아날로그 신호로 변환하여 서로 위상이 반전된 차동 아날로그 전류를 출력하고, 상기 전류/전압 변환기는 상기 디지털/아날로그 변환기로부터 출력되는 차동 아날로그 전류를 레벨 조정된 차동 아날로그 전압으로 변환하고, 상기 필터는 상기 전류/전압 변환기에 의해 변환된 차동 아날로그 전압에 대하여 필터링 처리하는 것을 특징으로 하는 상기 (7)에 있어서, 반도체 집적 회로.

(9) 상기 (8)에 있어서, 상기 전류/전압 변환기는 상기 차동 아날로그 전압을 형성하는 2개의 아날로그 전압의 각각의 직류분의 레벨을 조정하기 위한 제1 및 제2 소자와, 상기 차동 아날로그 전압의 교류분의 진폭 레벨을 조정하기 위한 제3 소자를 포함하는 것을 특징으로 하는 반도체 집적 회로.

(10) 상기 (9)에 있어서, 상기 제1, 제2 및 제3 소자는 각각 저항인 것을 특징으로 하는 반도체 집적 회로.

(11) 상기 (10)에 있어서, 상기 제1, 제2 및 제3 소자는 각각 가변 저항인 것을 특징으로 하는 반도체 집적 회로.

(12) 상기 (11)에 있어서, 상기 필터는 로우패스 필터인 것을 특징으로 하는 반도체 집적 회로.

(13) 상기 (12)에 있어서, 상기 필터는 OTA 및 캐패시터를 포함하는 것을 특징으로 하는 반도체 집적 회로.

(14) 상기 (13)에 있어서, 상기 전류/전압 변환기에 의해 변환된 차동 아날로그 전압을 형성하는 2개의 아날로그 전압의 각각의 직류분의 레벨을 시프트하는 레벨 쉬프터를 더 포함하고, 상기 필터는 상기 레벨 쉬프터에 의해 레벨 시프트된 차동 아날로그 전압에 대하여 필터링 처리하는 것을 특징으로 하는 반도체 집적 회로.

(15) 서로 위상이 반전된 포지티브 아날로그 신호와 네가티브 아날로그 신호로 이루어지는 차동 아날로그 신호에 대하여 필터링 처리하여, 필터링 처리한 포지티브 아날로그 신호 및 네가티브 아날로그 신호를 포지티브 신호선 및 네가티브 신호선에 출력하는 필터와, 상기 포지티브 신호선과 기준 전위와의 사이에 접속되는 제1 저항과, 상기 네가티브 신호선과 기준 전위와의 사이에 접속되는 제2 저항과, 상기 포지티브 신호선 및 상기 네가티브 신호선을 통해 입력되는 차동 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환기를 구비한 것을 특징으로 하 는 반도체 집적 회로.

(16) 상기 (15)에 있어서, 상기 포지티브 신호선과 상기 네가티브 신호선과의 사이에 접속되는 제3 저항을 더 포함한 것을 특징으로 하는 반도체 집적 회로.

(17) 상기 (16)에 있어서, 상기 제1, 제2 및 제3 저항은 각각 가변 저항인 것을 특징으로 하는 반도체 집적 회로.

(18) 상기 (17)에 있어서, 상기 필터는 로우패스 필터인 것을 특징으로 하는 반도체 집적 회로.

(19) 상기 (18)에 있어서, 상기 필터는 OTA 및 캐패시터를 포함하는 것을 특징으로 하는 반도체 집적 회로.

(20) 상기 (19)에 있어서, 상기 포지티브 신호선 상의 포지티브 아날로그 신호의 직류분의 레벨과 상기 네가티브 신호선 상의 네가티브 아날로그 신호의 직류분의 레벨을 시프트하는 레벨 쉬프터를 더 포함하고, 상기 아날로그/디지털 변환기는 상기 레벨 쉬프터에 의해 레벨 시프트된 포지티브 아날로그 신호 및 네가티브 아날로그 신호에 의해 형성되는 차동 아날로그 신호를 디지털 신호로 변환하는 것을 특징으로 하는 반도체 집적 회로.

(21) 입력 신호를 필터링 처리하여, 필터링 처리된 아날로그 전류를 출력하는 필터와, 상기 필터로부터 출력되는 아날로그 전류를 레벨 조정된 아날로그 전압으로 변환하는 전류/전압 변환기와, 상기 전류/전압 변환기에 의해 변환된 아날로그 전압을 디지털 신호로 변환하는 아날로그/디지털 변환기를 구비한 것을 특징으로 하는 반도체 집적 회로.

(22) 상기 (21)에 있어서, 상기 필터는 서로 위상이 반전된 차동 아날로그 전류에 대하여 필터링 처리하여 차동 아날로그 전류를 출력하고, 상기 전류/전압 변환기는 상기 필터로부터 출력되는 차동 아날로그 전류를 레벨 조정된 차동 아날로그 전압으로 변환하고, 상기 아날로그/디지털 변환기는 상기 전류/전압 변환기에 의해 변환된 차동 아날로그 전압을 디지털 신호로 변환하는 것을 특징으로 하는 상기 (21)에 있어서, 반도체 집적 회로.

(23) 상기 (22)에 있어서, 상기 전류/전압 변환기는 상기 차동 아날로그 전압을 형성하는 2개의 아날로그 전압의 각각의 직류분의 레벨을 조정하기 위한 제1 및 제2 소자와, 상기 차동 아날로그 전압의 교류분의 진폭의 레벨을 조정하기 위한 제3 소자를 포함하는 것을 특징으로 하는 반도체 집적 회로.

(24) 상기 (23)에 있어서, 상기 제1, 제2 및 제3 소자는 각각 저항인 것을 특징으로 하는 반도체 집적 회로.

(25) 상기 (24)에 있어서, 상기 제1, 제2 및 제3 소자는 각각 가변 저항인 것을 특징으로 하는 반도체 집적 회로.

(26) 상기 (25)에 있어서, 상기 필터는 로우패스 필터인 것을 특징으로 하는 반도체 집적 회로.

(27) 상기 (26)에 있어서, 상기 필터는 OTA 및 캐패시터를 포함하는 것을 특징으로 하는 반도체 집적 회로.

(28) 상기 (27)에 있어서, 상기 전류/전압 변환기에 의해 변환되는 차동 아날로그 전압을 형성하는 2개의 아날로그 전압의 각각의 직류분의 레벨을 시프트하 는 레벨 쉬프터를 더 포함하고, 상기 아날로그/디지털 변환기는 상기 레벨 쉬프터에 의해 레벨 시프트된 차동 아날로그 전압을 디지털 신호로 변환하는 것을 특징으로 하는 반도체 집적 회로.

이상 설명한 바와 같은 본 발명에 따르면, 제1 저항 및 제2 저항을 전자 볼륨으로서 기능시킬 수 있기 때문에, 연산 증폭기를 사용하지 않고서 전자 볼륨을 구성할 수 있다. 이에 따라, 반도체 집적 회로의 점유 면적을 작게 하고, 또한 소비 전류를 절감 할 수 있어, 반도체 집적 회로를 사용하는 휴대 전화 등의 소형화 및 전지의 장기 수명화를 도모할 수 있다.

또한, 전자 볼륨의 기능과 전류/전압 변환기의 기능을 겸비한 저항 등의 소자를 이용함으로써, 반도체 집적 회로를 소형화할 수 있다.

또, 반도체 집적 회로를 구성하는 필터를, OTA 및 캐패시터를 포함하는 gm-C형 등의 필터로 함으로써, RC형 필터에 비하여, 상당히 소비 전류를 감소시킬 수 있기 때문에, 반도체 집적 회로의 소비 전력이 작아져, 반도체 집적 회로를 사용하는 휴대 전화 등의 전지 수명이 연장된다.

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
디지털 신호를 아날로그 신호로 변환하여, 서로 위상이 반전된 포지티브 아날로그 전류 신호와 네가티브 아날로그 전류 신호를 포함하는 차동 아날로그 전류 신호를 포지티브 신호선 및 네가티브 신호선에 각각 출력하는 디지털/아날로그 변환기와,

상기 포지티브 신호선과 기준 전위와의 사이에 접속되어, 상기 포지티브 아날로그 전류 신호를 포지티브 아날로그 전압 신호로 변환하는 제1 저항과,

상기 네가티브 신호선과 기준 전위와의 사이에 접속되어, 상기 네가티브 아날로그 전류 신호를 네가티브 아날로그 전압 신호로 변환하는 제2 저항과,

상기 포지티브 신호선 및 상기 네가티브 신호선을 통해 입력되는 상기 포지티브 아날로그 전압 신호 및 상기 네가티브 아날로그 전압 신호를 포함하는 차동 아날로그 전압 신호를 필터링하는 필터와,

상기 포지티브 신호선 및 상기 네가티브 신호선과의 사이에 접속되는 제3 저항을 포함하는 D/A 변환 시스템의 반도체 집적 회로.
제10항에 있어서, 상기 포지티브 신호선 및 상기 네가티브 신호선 상에서의 신호들의 DC 성분 레벨을 각각 쉬프트하는 레벨 쉬프터를 더 포함하며,

상기 필터는 상기 레벨 쉬프터에 의해 레벨 쉬프트된, 상기 포지티브 신호선 및 상기 네가티브 신호선 상에서의 상기 신호들을 포함하는 상기 차동 아날로그 전압 신호를 필터링하는 것인 D/A 변환 시스템의 반도체 집적 회로.
디지털 신호를 아날로그 신호로 변환하여 아날로그 전류 신호를 출력하는 디지털/아날로그 변환기와,

상기 디지털/아날로그 변환기에 의해 출력되는 상기 아날로그 전류 신호를 레벨 조정된 아날로그 전압 신호로 변환하는 전류/전압 변환기와,

상기 전류/전압 변환기에 의해 변환된 상기 아날로그 전압 신호를 필터링하는 필터를 포함하며,

상기 디지털/아날로그 변환기는 디지털 신호를 아날로그 신호로 변환하여 서로 위상이 반전된 차동 아날로그 전류 신호를 출력하고,

상기 전류/전압 변환기는 상기 디지털/아날로그 변환기에 의해 출력되는 차동 아날로그 전류 신호를 레벨 조정된 차동 아날로그 전압 신호로 변환하고,

상기 필터는 상기 전류/전압 변환기에 의해 변환된 차동 아날로그 전압 신호를 필터링하며,

상기 전류/전압 변환기는 상기 차동 아날로그 전압 신호를 포함한 2 개의 아날로그 전압 신호의 DC 성분 레벨을 각각 제어하는 제1 및 제2 소자와, 상기 차동 아날로그 전압 신호의 AC 성분 진폭을 제어하는 제3 소자를 포함하는 것인 D/A 변환 시스템의 반도체 집적 회로.
제12항에 있어서, 상기 전류/전압 변환기에 의해 변환된 상기 차동 아날로그 전압 신호를 포함한 상기 2 개의 아날로그 전압 신호의 DC 성분 레벨을 각각 쉬프트하는 레벨 쉬프터를 더 포함하며,

상기 필터는 상기 레벨 쉬프터에 의해 레벨 쉬프트된 상기 차동 아날로그 전압 신호를 필터링하는 것인 D/A 변환 시스템의 반도체 집적 회로.
서로 위상이 반전된 포지티브 아날로그 신호와 네가티브 아날로그 신호를 포함하는 제1 차동 아날로그 신호를 필터링하고, 필터링된 포지티브 아날로그 전류 신호 및 네가티브 아날로그 전류 신호를 포지티브 신호선 및 네가티브 신호선에 각각 출력하는 필터와,

상기 포지티브 신호선과 기준 전위와의 사이에 접속되어, 상기 포지티브 아날로그 전류 신호를 포지티브 아날로그 전압 신호로 변환하는 제1 저항과,

상기 네가티브 신호선과 기준 전위와의 사이에 접속되어, 상기 네가티브 아날로그 전류 신호를 네가티브 아날로그 전압 신호로 변환하는 제2 저항과,

상기 포지티브 신호선 및 상기 네가티브 신호선을 통해 입력되는 상기 포지티브 아날로그 전압 신호 및 상기 네가티브 아날로그 전압 신호를 포함하는 제2 차동 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환기와,

상기 포지티브 신호선과 상기 네가티브 신호선과의 사이에 접속되는 제3 저항을 포함하는 A/D 변환 시스템의 반도체 집적 회로.
제14항에 있어서, 상기 포지티브 신호선 및 상기 네가티브 신호선 상에서의 포지티브 아날로그 신호 및 네가티브 아날로그 신호의 DC 성분 레벨을 각각 쉬프트하는 레벨 쉬프터를 더 포함하며,

상기 아날로그/디지털 변환기는 상기 레벨 쉬프터에 의해 레벨 쉬프트된 상기 포지티브 아날로그 신호 및 상기 네가티브 아날로그 신호를 포함하는 차동 아날로그 신호를 상기 디지털 신호로 변환하는 것인 A/D 변환 시스템의 반도체 집적 회로.
입력 신호를 필터링하여, 필터링한 아날로그 전류 신호를 출력하는 필터와,

상기 필터에 의해 출력되는 상기 아날로그 전류 신호를 레벨 조정된 아날로그 전압 신호로 변환하는 전류/전압 변환기와,

상기 전류/전압 변환기에 의해 변환된 상기 아날로그 전압 신호를 디지털 신호로 변환하는 아날로그/디지털 변환기를 포함하며,

상기 필터는 서로 위상이 반전된 차동 아날로그 전류 신호를 필터링하여, 필터링한 차동 아날로그 전류 신호를 출력하고,

상기 전류/전압 변환기는 상기 필터에 의해 출력되는 상기 차동 아날로그 전류 신호를 레벨 조정된 차동 아날로그 전압 신호로 변환하고,

상기 아날로그/디지털 변환기는 상기 전류/전압 변환기에 의해 변환된 상기 차동 아날로그 전압 신호를 디지털 신호로 변환하며,

상기 전류/전압 변환기는 상기 차동 아날로그 전압 신호를 포함한 2 개의 아날로그 전압 신호의 DC 성분 레벨을 각각 제어하는 제1 및 제2 소자와, 상기 차동 아날로그 전압 신호의 AC 성분 진폭을 제어하는 제3 소자를 포함하는 것인 A/D 변환 시스템의 반도체 집적 회로.
제 16 항에 있어서, 상기 전류/전압 변환기에 의해 변환된 상기 차동 아날로그 전압 신호를 포함한 상기 2 개의 아날로그 전압 신호의 DC 성분 레벨을 각각 쉬프트하는 레벨 쉬프터를 더 포함하며,

상기 아날로그/디지털 변환기는 상기 레벨 쉬프터에 의해 레벨 쉬프트된 상기 차동 아날로그 전압 신호를 상기 디지털 신호로 변환하는 것인 A/D 변환 시스템의 반도체 집적 회로.
삭제
삭제