CN102594351B - 模拟数字转换装置 - Google Patents

模拟数字转换装置 Download PDF

Info

Publication number
CN102594351B
CN102594351B CN201210046733.XA CN201210046733A CN102594351B CN 102594351 B CN102594351 B CN 102594351B CN 201210046733 A CN201210046733 A CN 201210046733A CN 102594351 B CN102594351 B CN 102594351B
Authority
CN
China
Prior art keywords
operational amplifier
voltage
analog
output
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210046733.XA
Other languages
English (en)
Other versions
CN102594351A (zh
Inventor
张禹瑄
王刚
胡玮通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHANGCHUN VISTEON FAWAY AUTOMOTIVE ELECTRONICS Co.,Ltd.
Original Assignee
张禹瑄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 张禹瑄 filed Critical 张禹瑄
Priority to CN201210046733.XA priority Critical patent/CN102594351B/zh
Publication of CN102594351A publication Critical patent/CN102594351A/zh
Application granted granted Critical
Publication of CN102594351B publication Critical patent/CN102594351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明的模拟数字转换装置涉及模拟数字转换技术领域，该装置包括一个模拟输入引脚(AIN1)、n+1个运算放大器(U0，U1......Un)、一个精密基准源(UF)、n+1个50Ω精密电阻(R1，R2......Rn，R(n+1))、具有n个输入与输出引脚的电平转换器(UC)、具备n个数字输入引脚和16个数字输出引脚以及1个逻辑片选输入引脚的复杂可编程逻辑阵列(UP)；其中，n为自然数。本发明不需要模拟数字转换IC，整个转换电路的输出速率只由运算放大器、电平转换器、复杂可编程逻辑阵列的最大传输延时决定，大大提高模拟数字转换装置的传输速度。

Description

模拟数字转换装置
技术领域
本发明涉及模拟数字转换技术领域，具体涉及一种通过比较器网络、电阻网络决定数字输出的模拟数字转换装置。
背景技术
模拟数字转换装置是用来将模拟输入电压转换成数字输出电压，其原理特性决定输出精度和输出速率，数字电压的数值范围决定输出分辨力。即使装置内部其它部分处理速度很快，装置的最小单次有效采样时间大于或者等于模拟数字转换器IC的最小采样周期，装置的输出速率也会受到模拟数字转换器IC的速率影响，而使得模拟数字转换装置的传输速度较慢。
发明内容
为了解决现有模拟数字转换装置的传输速度受模拟数字转换IC的速率影响，而使模拟数字转换装置的传输速度较慢的技术问题，本发明提供一种模拟数字转换装置。
本发明解决技术问题所采取的技术方案如下：
模拟数字转换装置，包括一个模拟输入引脚、n+1个运算放大器、一个精密基准源、n+1个50Ω精密电阻、具有n个输入与输出引脚的电平转换器、具备n个数字输入引脚和16个数字输出引脚以及1个逻辑片选输入引脚的复杂可编程逻辑阵列；其中，n为自然数；
上述模拟输入引脚与第一个运算放大器相连，其用于接收一模拟输入电压；
上述第一个运算放大器与上述模拟输入引脚组成电压跟随器，其用于加强上述模拟输入电压的驱动电流，经过第一个运算放大器后的输出信号由输出引脚输出；该输出引脚分别与第2～n个运算放大器的差动输入正端相连，运算放大器利用运算放大器的开环正反馈特性实现比较器阵列的功能；
上述精密基准源与串联的n+1个精密电阻相并联，其用于为n+1个精密电阻串联到地提供驱动电压和电流，使电阻两两相接处产生依次线性减小的电压值；
上述n+1个串联的精密电阻的两两相接处对应与第2～n个运算放大器的差动输入负端相连，其用于为第2～n个运算放大器组成的比较器组提供电压参考值；
上述电平转换器的n个输入引脚对应与第2～n个运算放大器的输出端相连，其用于将第2～n个运算放大器的输出正负电压转换成复杂可编程逻辑阵列可接收的电压信号；
上述复杂可编程逻辑阵列的n个输入引脚对应与电平转换器的n个输出引脚相连，其用于将接收的电压信号编码成16位二进制码输出到16个输出引脚上。
本发明的有益效果是：不需要模拟数字转换IC，整个转换电路的输出速率只由运算放大器、电平转换器、复杂可编程逻辑阵列的最大传输延时决定，大大提高模拟数字转换装置的传输速度。
附图说明
图1是本发明模拟数字转换装置的电路原理图。
图2是本发明的电平转换和数字转换逻辑电路图。
图3是本发明模拟数字转换装置的工作流程图。
具体实施方式
下面结合附图和实施例对本发明做进一步详细说明。
如图1和图2所示，本发明的模拟数字转换装置包括一个模拟输入引脚AIN1、(n+1)个运算放大器U0，U1......Un、一个精密基准源UF、(n+1)个50Ω精密电阻R1，R2......R(n+1)、具有n个输入与输出引脚的电平转换器UC、具备n个数字输入引脚和16个数字输出引脚以及1个逻辑片选输入引脚的复杂可编程逻辑阵列UP；其中，n为自然数。
上述(n+1)个运算放大器U0，U1......Un用来实现两部分功能，如下：
1)运算放大器U0和模拟输入引脚AIN1相连接组成电压跟随器，用来加强输入信号电压，经过该运算放大器U0后输出引脚为AIN2，该输出引脚AIN2的电压值和AIN1相同，但是该输出引脚AIN2具备很强的驱动能力，能输出15mA以上的驱动电流，作为后续电路的输入信号。
2)从U1到Un之间的n个运算放大器利用运算放大器的开环正反馈特性实现比较器阵列的功能。输出引脚AIN2和n个运算放大器的差动输入正端连接在一起，n个运算放大器的差动输入负端分别是VREF1，VREF2......VREFn，n个运算放大器的输出引脚分别是BIT1，BIT2......BITn。当输出引脚AIN2的电压高于对应运算放大器的差动输入负端电压时，BITx的电压值将接近于运算放大器的供电电压正。当输出引脚AIN2的电压低于对应运算放大器的差动输入负端电压时，BITx的电压值将接近于运算放大器的供电电压负。此处采用运算放大器替代比较器的原因有两个：一、大部分比较器集成IC的正负输入端，当电压比较接近时约±2mv时，比较器的输出状态不定，采用高精度运算放大器可以减少这种误差的影响。二、n个运算放大器差动输入正端和模拟信号输出引脚AIN2连接在一起，由于很多运算放大器的对地输入阻抗可以达到1000MΩ，等效于输出引脚AIN2的模拟信号对电源负没有电流回路，相当于没有任何负载，这样输出引脚AIN2的电压值不会受到n个运算放大器的差动输入正端的影响，模拟信号的稳定性高于采用输入阻抗相对小的集成比较器IC。
上述精密基准源UF用来为n+1个电阻R1，R2......R(n+1)串联到地提供驱动电压和电流，使电阻两两相接处产生依次线性减小的电压值，这些点即VREF1，VREF2......VREFn，即是n个运算放大器U1，U2......Un的差动输入负端。精密基准源UF的选用和模拟输入端AIN1的电压范围有关，当模拟输入端AIN1的电压为2.5V以下信号时，采用2.5V基准；当模拟输入端AIN1的电压为5V以下信号时，采用5V基准，依次类推。
上述具有n个输入与输出引脚的电平转换器UC用来把n个运算放大器U1，U2......Un的输出正负电压BIT1，BIT2......BITn转换成复杂可编程逻辑阵列UP可以接收的0～3.3v电压信号bit1，bit2......bitn。由于受到n数量的影响，根据实际n的值需要一片或者多片电平转换IC级联而成。
上述n值取决于需要转换数字量的精度，b是模拟数字转换输出精度，计算公式如下：n＝2b，若需要输出4位精度，即n＝24＝64，若需要输出8位精度，即n＝28＝256。
结合图3所示，本发明模拟数字转换装置的工作流程如下：
1)信号加强电路：模拟输入引脚AIN1的模拟电压点信号通过U0电压跟随器后变成输出引脚AIN2的电压点信号，信号电压值不发生变化，但是，信号驱动能力得到加强。
2)电压比较器网络电路：AIN2的信号通过U1～Un组成的比较器网络和R1～R(n+1)组成的电阻网络进行比较，由于电阻网络的每个电阻值为50Ω相等，故此每个电阻分压产生的参考电压值线性等值减小，每个比较器的参考电压VREFx的计算公式为：VREFx＝VREF×(n+1-x)/(n+1)(x的取值范围：0≤x≤n+1)当AIN2电压高于对应运算放大器Ux的差动输入负端引脚时，BITx的电压值将接近于运算放大器的供电电压正。当AIN2电压低于对应运算放大器Ux的差动输入负端引脚时，BITx的电压值将接近于运算放大器的供电电压负。该电路将模拟电压转换成n条输出线的数字电压，输出逻辑简单。
3)电平转换电路：BIT1到BITn信号经过电平转换器后输出0～3.3v电压信号bit1......bitn。
4)数字转换逻辑电路：该信号被复杂可编程逻辑阵列UP编码成16位二进制码输出到D0～D15内部寄存器上。
5)接口转换逻辑电路：同时为了方便多个本发明的装置级联使用，采用了一个数字输入CS引脚实现接口逻辑。当CS引脚为高电平时，D0～D15输出为高阻态，不影响并联到数据总线上的其它设备的输出。当CS引脚为低电平时，输出内部寄存器编码的16位数字电压，该值将跟随bit1，bit2......bitn的电平序列更新输出。
实施例：
运算放大器采用美国ADI公司的OP07，精密基准源采用美国ADI公司REF192，电平转换器采用美国TI公司的74HC4050，复杂可编程逻辑阵列采用美国Altera公司的EPM2210。
有一模拟信号，需要输出8位精度数据，AIN1电压值是1.25V，此时精密基准源UF输出点VREF的电压值是2.5V，n为256。那么经过转换后的n条电平序列从bit1......bitn依次是：
0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000011111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111。该序列经过复杂可编程逻辑阵列UP，当CS脚输入低电平后，D0～D15位输出的电平序列依次是：10000000对应16进制值80，对应10进制值128。

Claims (1)

1.模拟数字转换装置，其特征在于，该装置包括一个模拟输入引脚(AIN1)、n+1个运算放大器(U0，U1……Un)、一个精密基准源(UF)、n+1个50Ω精密电阻(R1，R2……R(n+1))、具有n个输入与输出引脚的电平转换器(UC)、具备n个数字输入引脚和16个数字输出引脚以及1个逻辑片选输入引脚的复杂可编程逻辑阵列(UP)；其中，n为自然数；
上述模拟输入引脚(AIN1)与第一个运算放大器(U0)相连，其用于接收一模拟输入电压；
上述第一个运算放大器(U0)与上述模拟输入引脚(AIN1)组成电压跟随器，其用于加强上述模拟输入电压的驱动电流，经过第一个运算放大器(U0)后的输出信号由输出引脚(AIN2)输出；输出引脚(AIN2)分别与运算放大器(U1，U2……Un)的差动输入正端相连，运算放大器(U1，U2……Un)利用运算放大器的开环正反馈特性实现比较器阵列的功能；
上述精密基准源(UF)与串联的n+1个50Ω精密电阻(R1，R2……R(n+1))相并联，其用于为串联的n+1个50Ω精密电阻相对于接地点提供电压参考点，使电阻两两相接处产生依次线性减小的电压值；
上述串联的n+1个50Ω精密电阻(R1，R2……R(n+1))的两两相接处对应与运算放大器(U1，U2……Un)的差动输入负端(VREF1，VREF2……VREFn)相连，其用于为运算放大器(U1，U2……Un)组成的比较器组提供电压参考值，每个比较器的参考电压VREFx的计算公式为：VREFx＝VREF×(n+1-x)/(n+1)，其中x的取值范围为0≤x≤n+1；
上述电平转换器(UC)的n个输入引脚(BIT1，BIT2……BITn)对应与运算放大器(U1，U2……Un)的输出端相连，其用于将运算放大器(U1，U2……Un)的输出正负电压转换成复杂可编程逻辑阵列(UP)可接收的0～3.3v电压信号(bit1，bit2……bitn)；
上述复杂可编程逻辑阵列(UP)的n个数字输入引脚对应与电平转换器(UC)的n个输出引脚相连，其用于将接收的电压信号(bit1，bit2……bitn)编码成16位二进制码输出到16个输出引脚(D0，D1……D15)上。
CN201210046733.XA 2012-02-27 2012-02-27 模拟数字转换装置 Active CN102594351B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210046733.XA CN102594351B (zh) 2012-02-27 2012-02-27 模拟数字转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210046733.XA CN102594351B (zh) 2012-02-27 2012-02-27 模拟数字转换装置

Publications (2)

Publication Number Publication Date
CN102594351A CN102594351A (zh) 2012-07-18
CN102594351B true CN102594351B (zh) 2014-08-20

Family

ID=46482607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210046733.XA Active CN102594351B (zh) 2012-02-27 2012-02-27 模拟数字转换装置

Country Status (1)

Country Link
CN (1) CN102594351B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154572A2 (en) * 2000-05-12 2001-11-14 Fujitsu Limited Semiconductor integrated circuits
CN100379155C (zh) * 2003-05-20 2008-04-02 松下电器产业株式会社 电平移动电路
CN101394183A (zh) * 2008-10-30 2009-03-25 上海大学 模数直算转换法与模拟-数字级联转换器及其应用

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564558B2 (ja) * 2008-09-19 2010-10-20 株式会社半導体理工学研究センター 差動演算増幅回路とそれを用いたパイプライン型ａ／ｄ変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154572A2 (en) * 2000-05-12 2001-11-14 Fujitsu Limited Semiconductor integrated circuits
CN100379155C (zh) * 2003-05-20 2008-04-02 松下电器产业株式会社 电平移动电路
CN101394183A (zh) * 2008-10-30 2009-03-25 上海大学 模数直算转换法与模拟-数字级联转换器及其应用

Also Published As

Publication number Publication date
CN102594351A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
CN202494750U (zh) 一种集成电路引脚开短路的测试装置
CN102801424B (zh) 一种Sigma-Delta调制器及模数转换器
CN105183059B (zh) 一种消除数字低压差稳压器中的振铃现象的电路
CN102200790B (zh) 差动参考电压产生器
CN201788434U (zh) 一种多路双向数控恒流源
CN205377012U (zh) 一种降低功耗的激光器驱动电路结构
CN101394183B (zh) 模数直算转换法与模拟-数字级联转换器及其应用
CN102142842B (zh) 自调整双极性电压源数模转换器
CN102594351B (zh) 模拟数字转换装置
CN109309498B (zh) 一种基于温度计码的电流舵型数模转换器
CN102346464A (zh) 一种0～20mA或4～20mA直流模拟量输出装置
CN102661814B (zh) 一种热电偶温度变送器的实现方法
CN204329988U (zh) 一种传感器采集处理电路
CN110176930A (zh) 测量传输曲线跳变高度的多位分辨率子流水线结构
CN102420588A (zh) 信号调节电路及方法
CN102281069B (zh) 模拟数字转换电路
CN102122186B (zh) 大功率负压数控恒流模块
CN202353537U (zh) 信号调节电路
CN105575570A (zh) 大量程数字快速无级调节电阻器
CN201219254Y (zh) 一种负电压偏移电路
CN207636643U (zh) 便携式校准级电阻源
CN102545907A (zh) 数模转换器
CN107272805B (zh) 数控直流电流源
CN201936214U (zh) 大功率负压数控恒流模块
CN103532551A (zh) 高速三态adc

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201217

Address after: No. 3068, ecological East Street, Jingyue Development Zone, Changchun City, Jilin Province

Patentee after: CHANGCHUN VISTEON FAWAY AUTOMOTIVE ELECTRONICS Co.,Ltd.

Address before: 130012 building 11, riliyuan, Zhuye Sunshine City, 2255 Qianjin Street, high tech Zone, Changchun City, Jilin Province

Patentee before: Zhang Yuxuan