CN102200790B - 差动参考电压产生器 - Google Patents
差动参考电压产生器 Download PDFInfo
- Publication number
- CN102200790B CN102200790B CN201110047701.7A CN201110047701A CN102200790B CN 102200790 B CN102200790 B CN 102200790B CN 201110047701 A CN201110047701 A CN 201110047701A CN 102200790 B CN102200790 B CN 102200790B
- Authority
- CN
- China
- Prior art keywords
- reference voltage
- differential reference
- transistor
- electrically connected
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
一种差动参考电压产生器,以产生第一差动参考电压以及第二差动参考电压,此差动参考电压产生器含有第一运算放大器、第一晶体管、第一电阻以及第二电阻。第一运算放大器具有负输入端以接收参考电压。第一晶体管的源极端接收电源供应电压,栅极端则电性连接第一运算放大器的输出端。第一电阻的第一端电性连接至第一晶体管的漏极端以输出第一差动参考电压,第二端电性连接至第一运算放大器的正输入端。第二电阻的第一端电性连接至第一电阻的第二端,第二端则电性连接至电流镜以输出第二差动参考电压。
Description
技术领域
本发明涉及一种差动参考电压产生器,且特别涉及一种可应用于模拟数字转换器的差动参考电压产生器。
背景技术
管线化模拟数字转换器(Pipelined Analog-to-Digital Converter)为一多阶段量化器(Muti-step Quantizer),由数个模拟数字转换器相互迭接(Cascade-coupled)而成,且这些模拟数字转换器具有相同或是近似的结构。也就是说管线化模拟数字转换器含有数级,每级各自含有采样保持电路(Sample and Hold Circuit)、数字模拟转换器(Digital-to-analog converter),以及余数放大器(Residue Amplifier)。此外,传统的管线化模拟数字转换器会采用参考电压驱动电路,来提供下级电路差动参考电压。
差动参考电压的稳定性会直接影响管线化模拟数字转换器的效能,因此需要一个精确的差动参考电压来驱动各个级的模拟数字转换器,使管线化模拟数字转换器能更精确的运作。然而,差动参考电压的数值直接与电源供应电压相关,倘若制程使电源供应电压产生变化,差动参考电压将随之改变而无法稳定,使管线化模拟数字转换器的运作受到影响。
因此,需要一个新的差动参考电压产生器,能够持续地产生稳定的差动参考电压,使管线化模拟数字转换器正常运作。
发明内容
因此,本发明的一个方面是在提供一种差动参考电压产生器,能够在电源供应电压发生变化时,仍然提供稳定且有力的差动参考电压来驱动下一级的电路,使下一级的电路能够正常地运作,维持正常的效能。
依据本发明的一实施例,本发明提供了一种差动参考电压产生器,以产生一第一差动参考电压以及一第二差动参考电压,该差动参考电压产生器包含:一第一运算放大器,具有一负输入端以接收一参考电压;一第一晶体管,具有:一源极端,以接收一电源供应电压;以及一栅极端,电性连接该第一运算放大器的一输出端;一第一电阻,具有:一第一端,电性连接至该第一晶体管的一漏极端,以输出该第一差动参考电压;以及一第二端,电性连接至该第一运算放大器的一正输入端;一第二电阻,具有:一第一端,电性连接至该第一电阻的该第二端;以及一第二端,电性连接至一电流镜,以输出该第二差动参考电压;以及多个缓冲器电路,以分别加强该第一差动参考电压与该第二差动参考电压的驱动能力,其中各个缓冲器电路包含:一第二运算放大器,具有一负输入端,以接收该第一差动参考电压或该第二差动参考电压;一第二晶体管,具有:一源极端以接收该电源供应电压;一栅极端,电性连接该第二运算放大器的一输出端;以及一漏极端,电性连接该第二运算放大器的一正输入端,以输出一第一强化差动参考电压或一第二强化差动参考电压;以及一第三晶体管,具有:一栅极端,电性连接该第一电阻的该第二端;一漏极端,电性连接该第二晶体管的一漏极;以及一源极端,电性连接至一接地端。
根据上述实施例,即使电源供应电压因为制程等因素发生变化,差动参考电压产生器仍然能提供稳定且有力的差动参考电压来驱动下一级电路,确保下一级电路能够正常地运作。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,附图的说明如下:
图1是绘示本发明一实施方式的差动参考电压产生器的电路图。
【主要元件符号说明】
100:差动参考电压产生器101:电压产生电路
103:缓冲器单元 1031:第一缓冲器电路
1032:第二缓冲器电路 105:第一运算放大器
107:定电流源 109:第一晶体管
111:第二电流镜晶体管 113:第一电阻
115:第二电阻 117:第二运算放大器
119:第二运算放大器 121:第二晶体管
123:第三晶体管 125:第二晶体管
127:第三晶体管 129:电阻串
131:第一电流镜晶体管 133:串接电阻
135:电流镜
具体实施方式
请参照图1,其是绘示本发明一实施方式差动参考电压产生器的电路图。差动参考电压产生器100产生模拟数字转换器(Analog-to-DigitalConverter)所需要的第一差动参考电压以及第二差动参考电压,例如产生管线化模拟数字转换器(Pipelined Analog-to-Digital Converter)所需要的差动参考电压。差动参考电压产生器100含有电压产生电路101来产生差动参考电压;差动参考电压产生器100亦含有缓冲器单元103来增强差动参考电压的驱动能力。
电压产生电路101含有第一运算放大器105、第一晶体管109、第一电阻113、第二电阻115,以及电流镜135。第一运算放大器105具有负输入端(-)以接收参考电压,例如接收半电源供应电压1/2VDD,此半电源供应电压1/2VDD为输入至数字模拟转换器的共同电压(Common voltage)。第一晶体管109可为一PMOS晶体管,此第一晶体管109具有源极端来接收电源供应电压VDD,并具有栅极端电性连接第一运算放大器105的输出端,来输出第一差动参考电压Vrpx。
第一电阻113具有第一端A以及第二端B,第一端A电性连接至第一晶体管109的漏极端,来输出第一差动参考电压Vrpx,第二端B电性连接至第一运算放大器105的正输入端(+)与第二电阻115的第一端。第二电阻115另具有第二端C电性连接至电流镜135,来提供并输出第二差动参考电压Vrnx,其中电流镜135所提供的定电流会流经此第二电阻115的第二端C。
第一电阻113的电阻值与电压降可相同或相异于第二电阻115的电阻值与电压降,但第一电阻113与第二电阻115个别的电压降以及两者的电压降总和会保持为一常数。如果需要产生对称的差动参考电压,则第一电阻113与第二电阻115的电阻值要相同,使第一电阻113上的电压降等于第二电阻115上的电压降,因此第一差动参考电压Vrpx与第二差动参考电压Vrnx的平均值会刚好等于半电源供应电压,也就是1/2VDD。除了电阻值相同的状况之外,第一电阻113的电阻值也可以与第二电阻115的电阻值相异。
在此一实施例的电压产生电路101当中,由于虚短路效应(Intrinsicvirtual short),第一运算放大器105正输入端(+)与负输入端(-)上的电压会相同,使得第二端点B上的电压Vcmx(也就是共同电压)会实质上等于半电源供应电压1/2VDD。在这样的电路架构之下,即使电源供应电压VDD的数值会时常改变,第二端点B上的电压会仍然会维持为电源供应电压VDD的一半。
电流镜135会复制定电流源107所产生的电流来提供定电流予第二电阻115。如果第一电阻113与第二电阻115的电阻值不变,那么第一电阻113与第二电阻115上的电压降就会保持为常数。
电流镜135内含第一电流镜晶体管131与第二电流镜晶体管111。更详细地说,第一电流镜晶体管131具有源极端耦接至接地端VSS,以及相互耦接的漏极端与栅极端来接收定电流源107所产生的电流,第二电流镜晶体管111的漏极则耦接至第二电阻115的第二端C。
缓冲器单元103负责增强第一差动参考电压Vrpx与第二差动参考电压Vrnx的驱动能力,此缓冲器单元103含有第一缓冲器电路1031与第二缓冲器电路1032。在此一实施例当中,第一缓冲器电路1031与第二缓冲器电路1032的具有相同的电路架构,此两缓冲器电路分别接收第一差动参考电压Vrpx与第二差动参考电压Vrnx,并输出第一强化差动参考电压Vrp与第二强化差动参考电压Vrn。
第一缓冲器电路1031或第二缓冲器电路1032含有第二运算放大器117或是第二运算放大器119、第二晶体管121或是第二晶体管125,以及第三晶体管123或是第三晶体管127。第二运算放大器117/119具有负输入端(-)来接收第一/第二差动参考电压Vrpx/Vrnx。第二晶体管121/125具有源极端来接收电源供应电压VDD,其栅极则电性连接第二运算放大器117/119的输出端,漏极电性连接第二运算放大器117/119的正输入端(+),来输出第一强化差动参考电压Vrp或第二强化差动参考电压Vrn。第三晶体管123/127的栅极端电性连接第一电阻113的第二端B,漏极端电性连接第二晶体管121/125的漏极,源极电性连接至接地端VSS。
此外,电阻串129的两端分别接收第一强化差动参考电压Vrp与第二强化差动参考电压Vrn,然后产生包括共同电压Vcm的数个电压电平。电阻串129电性连接第二运算放大器117与第二运算放大器119的正输入端(+),此电阻串129含有许多串接电阻133。如图1所绘示,串接电阻133的两端可分别提供数个端电压。
在此一实施例当中,第一晶体管109与第二晶体管121/125为P沟道晶体管,第三晶体管123/127则为N沟道晶体管。
根据上述实施例,由差动参考电压产生器所提供的共同电压可随着电源供应电压改变而持续维持为电源供应电压的一半,同时避免制程改变而影响两差动参考电压之间的电压差距。此外,更可增强差动参考电压的驱动能力,更有效率地驱动模拟数字转换器。
虽然本发明已以实施方式公开如上,然其并非用以限定本发明,任何本发明所属技术领域的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附权利要求书所界定者为准。
Claims (4)
1.一种差动参考电压产生器,以产生一第一差动参考电压以及一第二差动参考电压,该差动参考电压产生器包含:
一第一运算放大器,具有一负输入端以接收一参考电压;
一第一晶体管,具有:
一源极端,以接收一电源供应电压;以及
一栅极端,电性连接该第一运算放大器的一输出端;
一第一电阻,具有:
一第一端,电性连接至该第一晶体管的一漏极端,以输出该第一差动参考电压;以及
一第二端,电性连接至该第一运算放大器的一正输入端;
一第二电阻,具有:
一第一端,电性连接至该第一电阻的该第二端;以及
一第二端,电性连接至一电流镜,以输出该第二差动参考电压;以及
多个缓冲器电路,以分别加强该第一差动参考电压与该第二差动参考电压的驱动能力,
其中各个缓冲器电路包含:
一第二运算放大器,具有一负输入端,以接收该第一差动参考电压或该第二差动参考电压;
一第二晶体管,具有:
一源极端以接收该电源供应电压;
一栅极端,电性连接该第二运算放大器的一输出端;以及
一漏极端,电性连接该第二运算放大器的一正输入端,以输出一第一强化差动参考电压或一第二强化差动参考电压;以及
一第三晶体管,具有:
一栅极端,电性连接该第一电阻的该第二端;
一漏极端,电性连接该第二晶体管的一漏极;以及
一源极端,电性连接至一接地端。
2.如权利要求1所述的差动参考电压产生器,其中该电流镜用以复制一定电流源所产生的电流,来提供一定电流予该第二电阻。
3.如权利要求2所述的差动参考电压产生器,其中该电流镜包含:
一第一电流镜晶体管,具有:
一源极端,耦接至一接地端;以及
一漏极端与一栅极端,该漏极端耦接至该栅极端并接收该定电流源所产生的电流;以及
一第二电流镜晶体管,具有:
一源极端,耦接至该接地端;
一栅极端,耦接至该第一电流镜晶体管的该栅极端;以及
一漏极端,耦接至该第二电阻的该第二端。
4.如权利要求1所述的差动参考电压产生器,其中该第一晶体管以及该第二晶体管为P沟道晶体管,该第三晶体管则为N沟道晶体管。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/729,416 US8390264B2 (en) | 2010-03-23 | 2010-03-23 | Differential reference voltage generator |
US12/729,416 | 2010-03-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102200790A CN102200790A (zh) | 2011-09-28 |
CN102200790B true CN102200790B (zh) | 2013-11-06 |
Family
ID=44655643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110047701.7A Active CN102200790B (zh) | 2010-03-23 | 2011-02-28 | 差动参考电压产生器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8390264B2 (zh) |
CN (1) | CN102200790B (zh) |
TW (1) | TWI428725B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012227774A (ja) * | 2011-04-20 | 2012-11-15 | Sony Corp | アナログデジタル変換器および信号処理システム |
CN104731144B (zh) * | 2013-12-23 | 2017-07-04 | 比亚迪股份有限公司 | 一种参考电压产生电路 |
US20160308500A1 (en) * | 2015-04-16 | 2016-10-20 | Morfis Semiconductor, Inc. | Bias-boosting circuit with a modified wilson current mirror circuit for radio frequency power amplifiers |
JP2017224978A (ja) * | 2016-06-15 | 2017-12-21 | 東芝メモリ株式会社 | 半導体装置 |
US10192590B1 (en) | 2017-10-19 | 2019-01-29 | Globalfoundries Inc. | Differential voltage generator |
CN110896276A (zh) * | 2018-09-12 | 2020-03-20 | 深圳市南方硅谷微电子有限公司 | 电压转换器 |
US10965303B2 (en) | 2019-08-23 | 2021-03-30 | Analog Devices International Unlimited Company | Data converter system with improved power supply accuracy and sequencing |
CN110763922B (zh) * | 2019-11-01 | 2021-12-31 | 龙迅半导体(合肥)股份有限公司 | 差分参考电压发生电路、峰值信号检测电路和电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020080056A1 (en) * | 2000-12-21 | 2002-06-27 | Karanicolas Andrew N. | Differential voltage reference buffer |
US6888340B1 (en) * | 2004-03-04 | 2005-05-03 | Amic Technology Corporation | Semiconductor device with a negative voltage regulator |
CN1725139A (zh) * | 2005-03-03 | 2006-01-25 | 钰创科技股份有限公司 | 用于与绝对温度成比例的偏压电路的起始加速电路 |
CN101013810A (zh) * | 2006-02-03 | 2007-08-08 | 西门子公司 | 用于识别短路或过电流的电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6600439B1 (en) * | 2000-11-08 | 2003-07-29 | Micron Technology, Inc. | Reference voltage circuit for differential analog-to-digital converter |
KR100825769B1 (ko) * | 2002-02-21 | 2008-04-29 | 삼성전자주식회사 | 온-칩 기준전류 발생회로 및 기준전압 발생회로 |
-
2010
- 2010-03-23 US US12/729,416 patent/US8390264B2/en active Active
- 2010-08-18 TW TW099127598A patent/TWI428725B/zh active
-
2011
- 2011-02-28 CN CN201110047701.7A patent/CN102200790B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020080056A1 (en) * | 2000-12-21 | 2002-06-27 | Karanicolas Andrew N. | Differential voltage reference buffer |
US6888340B1 (en) * | 2004-03-04 | 2005-05-03 | Amic Technology Corporation | Semiconductor device with a negative voltage regulator |
CN1725139A (zh) * | 2005-03-03 | 2006-01-25 | 钰创科技股份有限公司 | 用于与绝对温度成比例的偏压电路的起始加速电路 |
CN101013810A (zh) * | 2006-02-03 | 2007-08-08 | 西门子公司 | 用于识别短路或过电流的电路 |
Also Published As
Publication number | Publication date |
---|---|
TWI428725B (zh) | 2014-03-01 |
TW201133174A (en) | 2011-10-01 |
US20110234198A1 (en) | 2011-09-29 |
US8390264B2 (en) | 2013-03-05 |
CN102200790A (zh) | 2011-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102200790B (zh) | 差动参考电压产生器 | |
US9973198B2 (en) | Telescopic amplifier with improved common mode settling | |
US10163521B2 (en) | High voltage bootstrap sampling circuit | |
CN106209098B (zh) | 一种数模转换器 | |
US20130222169A1 (en) | D/a converter | |
US20100156688A1 (en) | Multiplying digital-to-analog converter | |
US7782096B2 (en) | Track-and-hold circuit with low distortion | |
CN101310445A (zh) | 折叠电路 | |
CN102622024A (zh) | 位准转换电路 | |
CN111669130B (zh) | 一种运算放大器输入失调电压的自动消除电路 | |
US8362831B2 (en) | Reference voltage buffer and method thereof | |
CN102354241A (zh) | 电压/电流转换电路 | |
US8525094B2 (en) | Photoelectric conversion circuit | |
CN216625715U (zh) | 浮空型动态锁存比较器和逐次逼近型模数转换器 | |
US20030117308A1 (en) | Pseudo-differential amplifier and analog-to-digital converter using the same | |
CN104348431B (zh) | 共模反馈的差分放大电路及方法、集成电路 | |
CN113078817B (zh) | 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制系统 | |
JP2007082184A (ja) | 高速アナログ/ディジタルコンバータ | |
US7528759B2 (en) | Pipelined analog-to-digital converter | |
EP3228012B1 (en) | Load current compensation for analog input buffers | |
US11362669B2 (en) | Track and hold circuit | |
Chandrashekar et al. | A 20-MS/s to 40-MS/s reconfigurable pipeline ADC implemented with parallel OTA scaling | |
CN101710827B (zh) | 一种用于流水线模数转换器的动态偏置产生电路 | |
TWI488023B (zh) | 電流電壓轉換器及其電子裝置 | |
CN113447697B (zh) | 信号检测电路、信号检测方法、触摸面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |