CN101310445A - 折叠电路 - Google Patents

Abstract

提供了一种用于模数转换器的可切换折叠电路。该可切换折叠电路包括多个电路级，其中每个电路级包括差分对、电流源和开关单元。差分对通过开关单元与电流源连接，电路级彼此反向连接。

Description

折叠电路

技术领域

本发明涉及折叠电路领域。具体地，本发明涉及一种可切换折叠电路、一种包括可切换折叠电路的模数转换器、和一种用于操作可切换折叠电路的方法。

背景技术

在数字数据处理中，将模拟信号转换为数字或二进制表示是一个重要的问题。为了将模拟信号转换为数字信号，已知不同的模数转换器(ADC)架构。用于将模拟信号转换为数字表示的一种方法是将模拟输入与一组预定的参考值(例如，电压)连续进行比较。以闪速(flash)ADC实现这种ADC。在闪速ADC中，将模拟输入信号与不同的阈值进行比较，以便在任何时候接收数字值。

ADC的另一已知结构是所谓的折叠(folding)ADC。在WO 2005/01125A1中公开了折叠ADC的一个示例。从E 0227 165 A2和R.van der Grift等的“A monolithic 8-bit Video A/D converter”，IEEE Journal of Solid-StateCircuits，June 1984，pp.374-378中获知了折叠ADC的其他示例。

从WO 2005/01125 A1中可知，在通常的折叠架构中，可以通过堆叠差分对(differential pair)来减少许多并行折叠分支。这将会降低整体功耗，并减少偏移引发因素的数量。

WO 2005/01125 A1的第一限制是树状结构必须将对的数目限制为非常不便的数字3、7、…、(2ⁿ)-1。WO 2005/01125A1的第二限制是需要通过使用电压控制开关来选择适当连接，而电压控制开关无法足够快速地进行驱动。

关于效率，可以通过性能参数对用于将模拟信号转换为数字信号的不同方法进行比较。性能参数的示例是相应ADC的分辨率速度、放大率和功耗。

在大多数情况下，提高一个性能参数的代价是另一性能参数的恶化。

以下现有技术文献会对于增进对本发明的理解有所帮助：

-Rudy van de Plassche，“Integrated Analog-to-digital and Digital-to-analogConverters.”，Kluwer Academic Publishers，1994.

-Hoogzaad，G.，Roovers，R.，“A 65-mW，10-bit 40-Msample/s BiCMOS NyquistADC in 0.8mm2.”，IEEE Journal of Solid-State Circuits，vol.34，No.12，December1999pp.1796-1802

-Gray，P.R.，Meyer，R.G.，“Analysis and Design of Analog Integrated Circuits”，John wiley and Sons，Inc.，1977-93，pp.670-675

-Scholtcns，P.C.S.，Vertregt，M.，“A 6b 1.6GS/s Flash ADC in 0.18μm CMOSusing averaging termination.”，IEEE Journal of Sol id-State Circuits，December 2002，vol.37，no.12，pp.1599-1610

-US 5,751,236

-US 6,236,348

-US 5,392,045

-Valburg J.van，Plassche，R.J.van de，“An 8-bit 650MHz Folding ADC”，IEEEJournal of Solid-State Circuits，vol.27，no.12.，December 1992

期望一种尤其用于模数转换器的改进折叠电路。

发明内容

根据本发明的示例性实施例，提供了一种用于基于输入信号产生输出信号的可切换折叠电路。该可切换折叠电路包括多个电路级。每个电路级包括开关单元、电流源和差分对，其中每个差分对包括输入端子和输出端子，该输入端子适于接收可以是模拟的输入信号，该输出端子适于提供输出信号。

电路级的每个差分对经由开关单元与电流源连接。可以存在多个电路级，其中电路级彼此相邻放置，每个电路级可以彼此反向连接。

在该上下文环境中，术语“反向连接”可以特别表示与差分对的两个晶体管(第一晶体管和第二晶体管)相关的两个输出连接以下述方式连接：偶数号的电路级的第一晶体管的输出彼此连接，并与奇数号的电路级的第二晶体管的输出连接；相应地，奇数号的电路级的第一晶体管的输出彼此连接，并与偶数号的电路级的第二晶体管的输出连接。

换言之，差分对可以包括两个晶体管。在本文的上下文环境中，晶体管可以是任何晶体管。晶体管的示例有双极型晶体管，任何形式的FET(场效应晶体管)，可以是MOSFET(金属氧化物半导体场效晶体管)、NMOS、PMOS或JFET。

晶体管可以提供三个端子。这三个端子在双极型晶体管的情况下称为基极、集电极和发射极，以及在场效应晶体管的情况下称为栅极、漏极和源极。作为晶体管端子的术语“源极”和“漏极”可以互换，或者可以表示为“源-/漏极”端子。

双极型晶体管可以用作NPN或PNP晶体管，而MOSFET晶体管可用作N沟道和P沟道。该应用可以使用但不限于N沟道MOSFET晶体管。为了增加晶体管的输出阻抗，也可以使用多个晶体管的级联设置。

如果两个晶体管的源极直接连接，那么可以构建差分对。可以将输入信号施加于差分对的两个晶体管的栅极。

每个晶体管的栅极可以为相关差分对提供输入端子。由于差分对可以包括两个晶体管，因而差分对可以提供两个输入端子。

输入信号可以提供给差分对的第一输入端子，反向信号可以提供给差分对的另一输入端子。

晶体管的漏极可以提供每个差分对的输出端子。因而，差分对可以具有两个输出端子。

多个差分对(即多个电路级)可以彼此相邻放置。这些差分对可以构建相邻差分对，并且可以彼此连接。然后，第一电路级的第一输出端子可以与第二电路级的第二输出连接，以及第一电路级的第二输出可以与第二电路级的第一输出连接。针对每个连接的电路级可以继续该方案。

由于第一电路级的第一输出所提供的信号和第一电路级的第二输出所提供的信号可以是反向信号，因而可以将交替连接不同电路级的输出的方案称为电路级的反向连接。

每个电路级可以包括恰好一个差分对、恰好一个电流源和恰好一个开关单元。不同的电路级可以不共享任何公共元件或部件。特别地，不同的差分对可以不共享公共电流源。

使用可切换折叠电路(其中差分对的输出彼此反向连接，以及差分对通过开关与电源连接)，可以在其输出端子处提供折叠信号，其中折叠率可以是任意数目。比较器阵列或放大器阵列可以是提供比较器用以将输入信号与预定个数的参考值进行比较的模拟预处理单元。

折叠率或折叠因子表示比较器阵列可以在输入范围上使用多少次，或者可以存在多少个并行的差分折叠对。例如，折叠率可以是2的幂。

可切换折叠电路也可以提供输出信号，其中放大率不会以电路的折叠因子减小。然而，可切换折叠电路可以达到相应的高折叠因子。

根据本发明的另一示例性实施例，提供了包括具有上述特征的可切换折叠电路的模数转换器(ADC)。

在模数转换器中使用可切换折叠电路可以增大将模拟信号转换为数字值或数字信号的速度，并可以降低ADC的功耗。由于可切换折叠电路可以提供正功耗均衡，因而可以提高ADC的功耗均衡。

根据本发明的另一示例性实施例，提供了一种操作可切换折叠电路的方法。该方法包括在输入端子接收输入信号的步骤。该方法还包括选择性地将开关单元进行开关，从而在部分电路级中使差分对、电流源和开关单元的路径处于导通状态。因而，在输出端子提供输出信号。输出端子处的输出信号代表模拟信号的二进制值或部分二进制值。在后一种情况下，使用类似的模数转换方法进一步处理输出值。

开关单元的开关方案可以是每次一部分开关断开，而另一部分开关闭合。

根据本发明的另一方面，提供了一种可切换折叠电路，其中开关单元在原始信号或输入信号处于与该开关单元相对应的预定区间中时适于闭合。由于可切换折叠电路可以包括多个电路级、因而包括多个开关单元，所以预定区间针对每个开关单元可以是不同的。

使用与预定区间相关联的开关单元可以允许检测原始信号是否落入区间。依据模拟原始信号值所位于的区间，可以闭合相关或相应的开关单元。闭合开关单元意味着激活开关单元。换言之，闭合、接通、激活或触发开关单元可以表示由断开的开关单元所阻断的电流可以流动并可以向相应电路级或差分对供电。因此，激活了相应电路级。

然而，如果开关单元可以闭合或者可以具有非活动状态，则可以通过开关单元阻断电流，而经由该开关单元连接至电流源的相应电路级或差分对可以被去激活或停止工作。停止工作的电路级不耗电，或者至少可以具有降低的功耗。

根据本发明的另一方面，提供了一种可切换折叠电路，其中在所设置的参考值附近预先确定每个预定区间。选择性地将开关单元接通或断开会有助于产生大输出信号。换言之，增大了输出信号的放大率。对具有较大放大率的信号的检测可以是准确的。

根据本发明的另一方面，提供了一种可切换折叠电路，其中差分对的输出信号在原始信号在分配给该差分对的预定区间内改变时可以线性或可以接近于线性改变。这种折叠信号可以用于模拟原始信号的二进制表示。

通过使用反向连接的电路级，可以将原始信号转换为线性信号或接近于线性的信号。线性信号可以在相应区间中单调递增或递减。组合这种线性递增信号或这种线性递减信号产生了折叠信号，折叠信号可以具有相对于输入信号的三角信号形式。

原始信号可以是可被数字化的模拟信号，例如电压。如果原始信号在一个范围或区间内改变，则该原始信号可以与参考电平进行比较。在每个所述参考电平附近可以是所定义的区间。这些区间可以通过边界进行限定。

如果输入信号落入预定区间边界内，则激活预定开关单元以选择差分对，该差分对与相关区间或参考值相关联。因而，依赖于参考值，可以在通道中提取或变换原始信号的特定部分或区段(section)。然后可以将该部分信号转换为另一信号。可以将原始信号的区段适配并且分配给可切换折叠电路的预定电路级。

根据本发明的另一方面，开关单元包括电流镜。使用开关单元中的电流镜或与开关单元连接的电流镜，可以提供在信号路径中不具有开关的开关单元。电流镜可以允许在集成电路上实现可切换折叠电路。

根据本发明的另一方面，多个电路级中至少一个电路级的开关单元和电流源形成为公共部件。

关于这一点，“公共”部件尤其可以表示将开关单元和电流源实现为单个部件。例如，将开关单元实现为受控电流源，其中该源本身是开关可控的。因此，可以避免在偏置或信号路径中使用仅在开关状态之间切换的开关元件。

根据本发明的另一方面，在可切换折叠电路的每个电路级中，将差分对通过开关单元与电流源连接。

使用直接与电流源连接的开关或开关单元，可以允许将电路级中的电流源与差分对分离。

根据本发明的另一方面，提供了一种可切换折叠电路，其中该可切换折叠电路为集成电路。根据实施例的电路可以被实现为传统的有线解决方案、或实现为单片集成电路。在后一种情况下，可以利用半导体技术(例如基于类似砷化镓的III-V半导体的硅技术)形成集成电路。可以利用CMOS或双极技术形成该电路。

根据本发明的另一方面，提供了一种可切换折叠电路，其中输入端子为输入端子对，即具有两个或多个输入。

输入端子对可以允许向差分对提供反向或冗余输入信号。换言之，差分对可以包括电流的两个分支。通过向每个分支提供反向信号，可以控制电流通过差分对分支的路由，从而可以将预定电压产生为输出信号，其中输出信号与输入信号的二进制表示相对应。

根据本发明的另一方面，输出端子为输出端子对，即具有两个或多个输出。与使用输入端子对类似，输出端子对可以提供输出信号的不同表示。可以提供正或负输出信号。

换言之，正或负输出信号以不同格式表示相同输出信号，或者表示为信息的冗余源。负输出信号可以是正输出信号的反向表示，正和负输出信号也可以是对称的。

根据本发明的另一方面，提供了一种包括预处理单元的ADC，该预处理单元适于接收原始信号，以及适于将该原始信号转换为所分配的差分对的输入信号。切换折叠电路的开关单元可以在原始信号处于与该开关单元相对应的预定区间中时适于闭合，以及预定区间针对多个电路级的每个开关单元而不同。

为了将一定范围或区段的原始信号分配给可切换折叠电路的相关电路级，可以使用预处理单元。预处理单元也可以用于其他目的，如预放大信号等。

根据本发明的另一方面，提供了一种ADC，其中该ADC还包括二进制解码单元，其中该二进制解码单元可以适于接收电路级的输出信号，以及该二进制解码单元适于将输出信号转换为二进制信号。

由于可切换折叠电路的输出信号可以是原始信号的非二进制表示，因而二进制解码单元可以将可切换折叠电路的输出转换为二进制信号。该二进制信号可以是原始信号的二进制表示。

模拟原始信号可以被分为子信号或区段，这可以被看作是本发明示例性实施例的要点。子信号可以是将原始模拟信号与参考值进行比较的结果。原始信号的这些子信号可以被分配给特定的预定可切换折叠电路。仅激活相关电路级对于处理原始信号来说便是足够的。

换言之，连续信号(可以是随时间改变(增大或减小)的信号)可以被分为子范围或子区间，原始信号的一部分可以被分配给可切换折叠电路的电路级。电路级可以适于评估相应区间内的信号。

例如，针对信号的评估，仅接通相应电路，以便降低集成电路的功耗并增大可切换折叠电路的放大率。可以通过二进制解码单元来转换子划分后的信号，以提供实际原始模拟信号的二进制表示。

根据并参考以下描述的示例性实施例，本发明的这些和其他方面将变得显而易见。

附图说明

参照附图，以下将对本发明的示例性实施例进行描述。

图1示出了根据本发明的示例性实施例的ADC的框图；

图2示出了闪速ADC前端的框图；

图3示出了闪速ADC前端的输出信号；

图4示出了并行折叠电路；

图5示出了并行折叠电路的输出信号；

图6示出了根据本发明示例性实施例的具有开关单元的可切换折叠单元；

图7示出了根据本发明示例性实施例的具有开关单元的可切换折叠单元的输出信号；

图8示出了并行折叠的简化小信号等效电路；

图9示出了根据本发明示例性实施例的切换折叠电路的简化小信号等效电路；

图10示出了根据本发明示例性实施例的开关单元；

图11示出了根据本发明示例性实施例的电路级；以及

图12示出了根据本发明示例性实施例的另一电路级。

具体实施方式

附图中的图示是示意性的。在不同的附图中，类似或相同的元件具有相同的参考符号。

图1示出了根据本发明示例性实施例的ADC的框图。ADC 112包括预处理单元101、可切换折叠电路106和二进制解码单元110。在本文的上下文中，术语“可切换折叠电路”和“可切换折叠单元”是等同的。

将原始信号100在预处理单元101的输入端子处提供给预处理单元101。原始信号100在预处理单元101中被分配给量化器102和开关控制单元103。量化器102根据原始信号的电平选择可切换折叠电路106的相关差分对108的输入端子104。

量化器102将量化器102的输入端子上的原始信号100转换为可由差分对108使用或处理的格式。例如，原始信号可以在输入端子处被转换为原始信号100的正或负表示。正和负信号可以是对称信号或反向信号。

开关控制单元103适于分析原始信号100。根据原始信号所处的区间，开关控制单元103为相应的开关单元107提供开关信号。该控制信号适于触发相应的开关单元107。通过端子105来分配触发了相应开关单元107的开关信号。

可切换折叠电路106在其输出端子上提供端子109上的输出信号。输出信号被路由至二进制解码单元110。二进制解码单元110适于将端子109处的信号转换为二进制信号，该二进制信号将在端子111处提供。端子111处的二进制信号表示预处理单元101的输入端子处的模拟原始信号100。此外，作为至二进制解码单元110的路由端子109的替代，可以包括对信号的进一步改进。在这种情况下，在当前可切换折叠单元106与二进制编码器110之间放置另一折叠或可切换折叠单元106。

图2示出了闪速(flash)ADC前端的框图。将模拟信号转换为数字数据的直接方法是将模拟输入与一组预定参考电压218、219、220和221连续进行比较。电阻组223和电流源205定义了参考电压218、219、220和221，而通过放大器214、215、216和217之后的多个比较器(图2中未示出)对输入信号100或原始信号100的值进行量化。电阻组223位于电流源224的第一端和参考电势222之间。将电流源205的第二端与地电势224连接，地电势224是另一参考电势。另一实施例可以将比较器或放大器214、215、216和217放置在较高参考电压222和较低参考电压224之间。电流源205或该电阻组223并不是提供参考电压的唯一可能。

尽管在闪速ADC的模拟预处理单元225中的放大器个数可以变化，但是比较器的个数通常等于2^比特-1。术语“比特”表示应当用于对模拟原始信号进行数字化的比特数。例如，如果必须以4比特对端子100处的输入信号进行量化，那么实现15个比较器。

通过使用折叠电路，可以减少闪速ADC中比较器的个数。折叠电路在ADC的模拟输入范围内多次描述比较器组。换言之，输入信号在相应比较器中选择性地产生信号。这种比较器执行Vref-Vin和-Vref+Vin的计算，其中Verf是相应的参考值，例如电压218、219、220、221，其中0＜Vref。通过参考点224处提供的电势、电流源205和参考梯223来确定Vref218。因此，Vref218可以大于零。Vin是端子输入处的原始信号100。存在执行该折叠操作的若干电路变体。

预放大器214、215、216和217与参考电压218、219、220和221以及原始信号100相连。预放大器214、215、216和217中的每个在相应预放大器的输出端子206、207、208、209、210、211、212、213处提供两个输出信号。输出信号之一是根据公式Vref-Vin计算的负输出信号206、208、210和212，以及另一输出信号是根据公式-Vref+Vin计算的正输出信号207、209、211和213。在预放大器214、215、216和217的相应输出端子处提供了信号206、207、208、209、210、211、212、213。

图3示出了闪速ADC前端225或放大器225的输出信号206、207、208、209、210、211、212、213。图3示出了预放大器214、215、216和217的输出信号206、207、208、209、210、211、212、213的图。将预处理单元101的输入端子的输入信号或原始信号303、100分为预定区间。

例如，预放大器214的输出信号206(图3中以虚线表示的信号)在最大值302与最小值301之间变化。信号在预定区间上具有S形状，该区间预先定义在参考值218附近。区间的左边界是信号206等于最大值302的位置。该区间的右边界是信号206等于最小值301的位置。相应地定义针对信号208、210、212的相应区间的边界。

实线207示出了输出信号206的对称或反向信号207的特性。在参考值218附近的区间中间，预放大器214的负输出信号206和正输出信号207相互交叉。作为可选示例性实施例，节点211可以与正电压222连接，节点218可以与负电压224连接。那么，不必通过与上供电电压222和电流源205连接的电阻梯223产生不同的参考电压。存在许多可以提供不同参考电压的其他实施例。

图3中从左至右描述了增大的输入信号303、100。尽管负信号206随着输入信号303的值增大而减小，但是正信号207相应增大。

信号对206、207表示处于参考值218附近的预定区间中的预放大器214的输出信号。相应地，每个信号对209和208、211和210、213和212表示处于参考值219、220、221附近的预定区间中的预放大器215、216、217的输出信号。

图4示出了并行折叠电路。将若干差分对406、409、412与电阻负载415、416连接。这些对406、409、412中的每一对与其相邻对相比反向连接。电阻负载415、416依据流过电阻负载415、416的电流而提供电压差。因此，该电压涉及放大率。作为电阻负载的替代，可以使用不同的部件(例如电流源)或者可以使用其他结构来提供电压差。

反向连接表示差分对的输出端子交替地连接在一起。现在针对差分对409和412示意性地描述差分对406。

差分对406包括第一晶体管404和第二晶体管405。第一晶体管404提供第一输入端子207’，其中差分对406的第一输入207’可与图2中的预放大器214的相应输出端子连接，该端子提供相应的输出信号207。

晶体管405提供输入端子206’，该输入端子206’可与图2中的预放大器214的相应输出端子连接，该端子提供相应的输出信号206。差分对406是相应的差分对，该差分对针对与处于参考电平218附近的区间中的信号相对应的输入信号改变晶体管404、405的状态。

输入端子206’、207’、208’、209’、210’、211’和212’适于接收相关信号206、207、208、209、210、211和212。

差分对406的晶体管404、405的源极连接在一起。属于差分对406的晶体管404、405的连接的源极也与电流源401连接。

差分对406提供负输出端子418和正输出端子419。差分对406在其负输出418处提供第一输出信号，在其正输出419上提供第二输出信号。输出端子418和419相反地连接至差分对409的输出端子421和420以及差分对412的输出信号422和423。

在正输出端子414和负输出端子413处提供相邻的差分对406、409和412的不同输出信号的累加。在输出413、414处提供的信号取决于差分对的输入信号206、207、208、209、210、211。根据输入信号，来自电流源401、402和403的电流流经差分对406、409、412并经过电阻器415、416，其中通过流经电阻器415、416的电流产生相应电压。

图5示出了并行折叠电路的输出信号。如图5所示，通过将差分对406、409和412与相邻差分对相比反向连接，从线性输入值中产生折叠信号。图4中示出的折叠结构的类型称作“并行折叠电路”。阵列的放大率以电路的折叠因子减小。折叠因子表示在输入范围上描述了多少次比较器阵列，或者在电路中出现了多少并行差分对406、409和412。在图4所示的情况下，折叠因子是3。

相信可以将低放大率解释如下：想象三个并不互相连接的差分对。这种对的输出电压可以从V_DD-I_tail*R_load改变直到V_DD 504。V_DD是在线417上提供的供电电压。如果输出彼此连接，则新合并的负载电阻器将以因子3减小，同时尾电流将保持相同。因此R_P＝R_N＝R_load/3。

换言之，输出端子419、421和423与电阻器415连接在一起。通过这些输出中的每个的最大电流是I_tail。然而，由于输出反向连接，因此针对任何输入电压，输出电压可以在V_DD-I_tail*R_P和V_DD-2I_tail*R_P之间改变。由于电阻器415仅是假想差分对中的电阻器值的三分之一，则电压现在在V_DD-(2/3)*I_tail*R_load至V_DD-(1/3)I_tail*R_load之间改变。与单个差分对的输出相比，这是与单个差分对V_DD-I_tail*R_load相比的因子3的减小。

所产生的折叠电路的输出电压具有U_{outs，commonmode}＝V_DD-3/2(I_tail*R_P)505的共模值503，同时针对电压摆动的公式仍然为U_{outs，differential}＝I_tail*R_P。但是由于所连接的负载电阻器415是假想差分对值的三分之一，因而电压摆动实际上也除以3。

通常，差分对的原始放大率按折叠操作的次数而减小。也由于将差分对406、409和412的原始放大率大多数选择选择为非常低(例如3-10倍)来实现高带宽，因而总的折叠电路的放大率被限制为1或略大一些。

图4中示出的并行折叠电路由三对晶体管404、405、407、408和410、411构成，每对具有提供恒定电流I_tail的电流源401、402、403，以及将晶体管与电源V_DD 417连接的电阻器416和415。电阻器416和415形成电阻负载R_load。假设电流源401、402、403中的每个提供恒定电流，另外电阻器416和415相等R_n＝R_p。

输入信号207、209和211和反向输入信号206、208和210被分别提供给晶体管对404、405、407、408、410、411的基极或栅极206’、207’、208’、209’、210’、211’。这些输入信号由输入信号100和参考信号218、219和220组成。当在模数转换器中应用折叠电路时，认为输入信号100是要转换的信号。

当输入信号或原始信号100为零时，晶体管404、407和410被阻断，因为这些晶体管在其栅极具有负电压，并且电流路由经过晶体管405、411和电阻器415，在输出Out_P414上提供“低”电压，即电压V_DD-2I_tail*R_load，其中I_tail是经过电流源401、402和403的电流，以及R_load＝R_n＝R_p416、415；以及经由晶体管408和电阻器416的电流路由在输出Out_n413上提供了“高”电压，即电压V_DD-I_tail*R_load。

当输入信号100增大时，这种情况保持不变，直至输入电压100进入参考值218附近的特定范围或区间内。

于是，经过晶体管404的电流增大且经过晶体管405的电流减小，直至晶体管405被阻断，并且经过晶体管404、晶体管408和电阻器416的电流路由在输出Out_n413上提供所述“低”电压，以及经过晶体管411和电阻器415的电流路由在输出Out_p414上提供所述“高”电压，直至输入信号进一步增大并且进入参考值219附近的范围或区间内，其中假设该范围与上述参考值218附近的范围相等并且连续，经过晶体管407的电流增大且经过晶体管408的电流减小，直至阻断晶体管408，并且经过晶体管404和电阻器416的电流路由在输出Out_n413上提供所述“高”电压，以及经过晶体管407、晶体管411和电阻器415的电流路由在输出Out_p414上提供所述“低”电压。

当输入信号进一步增大并且进入参考值220附近的范围内(假设该范围与上述范围相等并且连续)时，经过晶体管410的电流增大且经过晶体管411的电流减小，直至晶体管411被阻断，经过晶体管404、晶体管410和电阻器416的电流路由在输出Out_n413上提供所述“低”电压，以及经过晶体管407和电阻器415的电流路由在输出Out_P 414上提供所述“高”电压。

图5示出了根据输入信号507，100(其表示预处理单元101的输入端子处的原始信号)而变化的输出Out_P 414和Out_n 413上的电压值501、502。可以看出，在参考电压附近的范围内，即在实线502和虚线501交叉的范围内，输出Out_P 414上的电压501和输出Out_n 413上电压502分别提供了折叠因子为3的折叠。所产生的折叠单元的输出电压具有公共值V_DD-3/2I_tail*R_load和电压摆动I_tail*R_load。

与图3类似，图5中示出了在图中从左至右增大的输入电压507、100。如图5所示，在输入电压507出现的范围内分别执行输出信号501和502的折叠。该范围的边界可以通过线507的箭头进行标记。

线504指示了理论上可实现的最高输出电压。该最大值等于供电电压V_DD。输出信号的理论最小值由线505指示，它表示V_DD-3*(I_tail*R_P)的值。

以线506来表示地净电压V_SS。提供地净电压作为参考电势。它可以是连接电流源401、402、403的参考点。

图6描述了根据本发明示例性实施例的产生折叠信号的电路。

图1中示出的可切换折叠电路106可以按照图6所示的方式实现。

图6示出了三个差分对606、609和612。每个差分对606、609和612包括第一晶体管604、601、610和第二晶体管605、608、611。每个晶体管包括栅极206”、207”、208”、209”、210”、211”，其中每个栅极适于接收相应的输入信号A_P、A_N、B_P、B_N、C_P、C_N。栅极206”、207”、208”、209”、210”、211”、212”的输入信号可以是预放大器的相应输出信号206、207、208、209、210、211、212。(例如，按照与图2类似的方式)。

每个差分对606、609和612经由开关(例如晶体管开关)或开关单元S_A 624、S_B 625和S_C 626与电流源601、602、603连接。将它们选择性地接通和断开将有助于产生较大的输出信号。以下将提供关于它们如何工作的简要描述：

开关单元是激活差分对的控制元件。换言之，为了向差分对提供电流，激活相应的开关单元。若闭合开关，则可以激活开关单元。

如果输入信号100较低或在差分对A 606的参考电平218附近，则断开开关S_B 625和S_C 626并仅闭合开关S_A624。通过这样做，电路的作用等同于差分对，具有一些非导通晶体管作为额外的电容负载。因此，电压放大率也等同于单个差分对。

如果输入信号在对B的参考电平219附近，则开关S_A 624断开，S_B 625闭合。同时开关S_C 626保持断开。

如果输入信号100在对C的参考电平220附近，则开关S_B 625断开，S_C 626闭合。同时开关S_A624保持断开。

换言之，采用不同的差分对来分析必须进行数字化的信号。为了选择与输入或原始信号100的特定区间相对应的差分对，采用了预处理单元101。预处理单元101未在图6中示出。图2中示出了预处理单元101或量化器101的一个示例。

也未在图6中示出的开关控制单元103提供用于触发开关单元624、625、626的控制信号，其接收来自预处理单元101的信号。由于仅激活了一个开关单元624、625、626，因而其他开关单元是去激活的。因此，没有电流流经去激活的开关单元624、625、626。由于电路级包括差分对606、609和612、电流源601、602、603以及开关单元624、625和626，因而去激活的开关单元导致了去激活的电路级。因此，功耗被限制为一个差分对606、609和612的功耗，具体地限制为一个电路级的功耗。

图7描述了随输入电压100变化的开关624、625、626的各种状态。如图5所示的具有电阻负载的并行折叠电路受到了输出信号413、414的衰减，而该衰减等于折叠因子。

差分对的放大率等于晶体管的跨导乘以输出阻抗或负载电阻。与图4中描述的并行折叠电路类似，等效负载电阻降低了三倍，而总是至多一个差分对影响输出，同时其他差分对饱和，相对于单个差分对，总的放大率降低了三倍。因此，如果例如图4中描述的并行折叠电路包括三个并行差分对406、409和412，其原始电压放大率为4，则所构造的折叠放大器的放大率降低为4/3，接近于1。

图6所示的切换折叠应用了不同的折叠因子，几乎没有幅度减小。如果以与先前提及的差分对相同的部件来构造切换折叠电路627，则整个可切换折叠电路的放大率保持大约等于4，这是单个差分对的放大率。如果开关624、625、626的“闭合状态”重叠，则有效放大率可以略微降低。由于可以通过晶体管来构造开关624、625、626，因而在实践中“开”至“关”的转变可以不太严格。

不太强的匹配需求和对于随后电路的基底噪声的较低灵敏度也可以是可切换折叠电路的优点。由于总是只有一个电流源和一个差分对是活动的，因而仅有这些元件的失配导致输出错误。在并行折叠电路的情况下，例如所有电流源401、402和403的失配导致了输出错误。可切换折叠电路的后续级的功耗会低得多，因为越大的模拟信号越容易转换为数字值。

以下，将对相同速度的较高功率效率进行描述。

在3次切换折叠的情况下，仅有一个尾电流源601、602、603出现或活动，而并行折叠电路需要三个尾电流源401、402、403来产生相同的折叠因子。

换言之，为了防止电流流经与输入信号100的区间相对应电路级(这对于实际输入电压的数字化并不相关)，断开可切换折叠电路627的这部分。因此，该部分被去激活，并且减少了该部分的功耗。仅在切换折叠电路627的特定部分执行输入信号100的处理。因此，如果可切换折叠电路627中没有使用的部分被断开，这并不会影响电路627的功能。

可切换折叠电路627的输出信号中的折叠数量等于并行折叠的输出信号中的折叠数量。当使用可切换折叠电路时，同一时间仅一个电流源601、602、603是活动的。

此外，7次交叉耦合折叠电路(如在WO 2005/01125A1中所描述)可以具有一个活动的电流源。然而，大量互连的漏极和栅极电容会限制这种大功率优势。此外，包括可切换折叠电路的完整ADC的输入与其中的比较器输入之间的较短路径可以降低中间电路的速度需求，其中这些电路也包括折叠电路，因而可以降低ADC的总功耗。

图7示出了根据本发明示例性实施例的可切换折叠单元627的输出信号614、613的图。

以线707表示输入信号100。线707的左端表示输入信号707、100的最小值。沿线707从左端至右端表示输入电压707、100增加。在线707的右端达到最大输入电压100。

从最小值将输入信号100、707增大到最大值产生了折叠输出信号702和反向折叠输出信号701。这些信号是在可切换折叠电路627的输出613、614处提供的信号。正输出端子614提供正输出信号701，负输出端子615提供负输出信号702。

通过将可切换折叠单元627的差分对606、609和612的输出端子619、621、623处的信号累加，产生正输出信号701。

通过将可切换折叠单元627的差分对606、609和612的输出端子618、620、622处的信号累加，产生负输出信号702。

在图7中，示出了电流开关电路的状态图709。在该状态图中，示出了针对不同开关单元601、602、603的状态图710、711、712。状态与输入信号100、707的电平相关。可以通过开关控制电路103提供与输入信号的实际状态有关的信息。

状态图710、711、712的状态将输入电压707分为三段。在第一段713中，激活第一开关单元624。因此，第一开关单元624是闭合的713，而第二开关单元625和第三开关单元626是断开的715、720。

在第二段716中，第一开关单元624和第三开关单元626是断开的714、720，而第二开关单元625是闭合的。因此，仅有第二电流源602的电流路由经过第二差分对609并经过电阻器616和615。

在第三段721中，第一开关单元624和第二开关单元625是断开的714、719，而第三开关单元626是闭合的。

由于仅有一个差分对606、609和612是活动的，因而仅通过该活动的差分对提供电流。因此仅从单个电流源提供经过电阻器616、615的电流。电阻器R_N 616和R_P615两端的电压在V_DD和V_DD-R_load*I_tail之间变化，其中R_load＝R_N＝R_P，以及I_tail与经过电流源601、602、603的电流相关。

在图7的输出电压窗口708中可以看出输出电压的这一变化。特征701和702示出了在可切换折叠电路627的公共输出614、613处提供的信号的变化。在图7中，将信号表示为电压特征701、702，它们是关于共模电平703对称的。特征701、702包括分段递增和递减线性特征，这构建了针对ADC 112输入处的输入信号100的折叠输出信号701、702。如果输入电压100、707达到了相应的参考电平218、219、220、221，则正输出信号701和负输出信号702是对向(subtend)的。这些交点也是通过共模电平线703对向的。

以上讨论的折叠信号701、702代表实际模拟输入信号100、707的二进制描述。在二进制解码单元110中产生输入信号的二进制表示。

可以通过使用固定的“失配预算”来执行性能分析。所有贡献者的有效失配可以被视为在输入处出现的单个误差电压源。为了估计通过应用本发明的实施例可能获得的功率降低，可以做出若干假设来简化计算。之后，将结合该实现中所允许的放宽静态要求和放宽动态要求来估计功率降低。

电路的静态要求指在静态输入信号下应该相等的设备之间的所有非理想和不相等的加和。例如，晶体管604、605应该相等，但是实际中可以有跨导偏差。

电路的动态要求指在应用连续改变的输入信号的情况下在静态错误之上由电路的有限处理速度所引起的输出电压的额外偏离。

假设一：在不同的放大器折叠级和比较器上有效地等同分布ADC内所允许的过零偏移预算。因此，每个下一折叠级或比较器将会使所参考的输入失配增加或多或少相同的幅度。典型地，选择第一级中的晶体管较大，因而具有较小的失配。

由于在第一级之后放大信号，因而后续级的影响不太大。因此，可以选择第二级较小，因为该电路的失配将对于所参考的输入失配产生降低了的影响。为了增大整个带宽，选择后续级小得多，并以高得多的绝对偏移结束。在实际情况下，放大率或多或少等于后续放大器的偏移的增加。因此，后续放大器中每个的偏移贡献或多或少是相等的。

假设二：并行折叠级427的放大率接近于例如靠近1的4/3，如上所述。由于三个单独的差分对的放大率是实际值，因而以相同晶体管设计的3次并行折叠级427根本不产生放大率或值为1的放大率。

相反，切换折叠级627将会使信号放大3倍，因为负载电阻器等于单独差分放大器的负载，如上所述。

换言之，切换折叠电路627的电阻器615和616导通一个尾电流源的电流，而并行折叠电路427的电阻器415和416导通所有三个尾电流源之和。为了在两种情况下实现相同的共模电平703、503，可以选择电阻器615和616为三倍的大小。

在并行折叠电路427和可切换折叠电路627中使用类似的晶体管跨导，可切换折叠电路具有三倍高的放大率。

假设三：切换折叠级627的失真等于并行折叠级427的失真。这可以从失真源中推断出来。在两种情况下，即并行折叠电路427和切换折叠电路627，通过输入晶体管的非线性MOS曲线产生三次谐波和其他谐波。由于在设备尺寸和它们的电压电平上几乎没有改变，因此该假设有效。

针对输入信号的非常小的变化，任何闪速或折叠ADC看上去像放大器的级联(见图8)。放大器链的放大率在逻辑上是各自电压放大率A_Ux的乘积，其中结合了并行折叠电路的衰减：

$A_{U,\mathrm{total}}=A_{U,A1}\·A_{U,A2}\·A_{U,A3}\·\frac{R_{\mathrm{out}}}{R_{\mathrm{fold}}}\·A_{U,A4}---\left(1\right)$

在这种情况下，第一放大器A1801是常规放大器电路，后面是第二放大器A2802、并行折叠电路A3803、最后是放大级A4804，需要该放大级A4804放大信号来满足比较器需求。

换言之，闪速ADC和并行折叠ADC包括相同的逻辑级。例如，这些逻辑级包括差分放大器A1801，该差分放大器A1801适于预放大输入信号100。预放大器可以是图2所示的量化器或闪速ADC前端。在该第一放大器之后，第二放大器A2802提供了另外的放大因子。

第二级是放大器802。下一级是并行折叠电路427的放大。它提供了放大率A3以及通过电阻器网络(由R_out 806和R_fold 807构建)的衰减。R_fold＝R_out/(n-1)，其中n是折叠级的个数。R_out是位于信号路径上的电阻器。R_fold是与地电平和R_out连接的电阻器。R_out也与放大器级的第四级A4804连接。差分放大器A4用作输出放大器，并用于补偿由电阻器网络806、807增加的衰减。

在切换折叠的情况下，放大率是：

A_U，total＝A_U，A5·A_U，A6·A_U，A7    (2)

换言之，图9示出了针对根据本发明示例性实施例的切换折叠电路的简化小信号等效电路。

图9示出了典型用于可切换折叠ADC的3个放大级。第一级A5901是差分放大器，用于预放大输入信号100。预放大器可以是量化器102、255，用于为后续可切换折叠电路选择区间。例如，这种量化器如图2所描述。

在差分放大器901的输出处，切换折叠电路902和放大器903串联连接。它们提供了放大级A6902和放大级A7903。级902表示如图6所描述的切换折叠电路的放大。由于级A6902和A7903的放大足够高，因而类似802的第二输入放大器并不必要。

在任何ADC中，通过多个参考电平218、219、220、221来定义量化噪声。添加至该类型噪声的是由于偏移的随机放置偏差所产生的噪声。假设这两种类型的噪声不相关，可以根据下面的公式将它们相加：

$U_{\mathrm{noise}}=\sqrt{U_{\mathrm{quantization}}^2+U_{\mathrm{offset}}^2}---\left(3\right)$

U_noise是总噪声电压，U_quantization是模拟信号100的数字化所导致的噪声的电压。U_offset是由于ADC中部件的特性不完全相同而导致的电压。

假设8比特ADC的量化噪声电平等于偏移引起的噪声，则实际ADC性能是7.5ENOB(有效比特数)。偏移引起的噪声本身源自各种偏移源，可以按照类似的方式将它们加在一起。

现在可以将总的允许偏移噪声视为“失配预算”，其设定了电路的最大偏移。因此，每个单独的偏移源应小于预算，尤其如果存在许多偏移贡献者。对于如之前所述的传统实施方式，使用级联的四个放大器，分析如下：

$U_{\mathrm{budget}}^2=U_{\mathrm{offset}\left(A1\right)}^2+U_{\mathrm{offset}\left(A2\right)}^2+U_{\mathrm{offset}\left(A3\right)}^2+U_{\mathrm{offset}\left(A4\right)}^2$

$=4\·U_{\mathrm{offset}\left(A1\right)}^2---\left(4\right)$

$U_{\mathrm{offset}\left(A\right)}=\frac{1}{2}\·U_{\mathrm{budget}}=0.5\·U_{\mathrm{budget}}$

每个放大器要满足的要求是具有偏移预算的偏移电压U_offset的至多一半。

方程(4)描述了对闪速ADC或图8所示的并行折叠电路的偏移均衡。如前所述，针对本发明实施例的实施方式进行相同分析得到：

$U_{\mathrm{budget}}^2=U_{\mathrm{offset}\left(A5\right)}^2+U_{\mathrm{offset}\left(A6\right)}^2+U_{\mathrm{offset}\left(A7\right)}^2$

$=3\·U_{\mathrm{offset}\left(A1\right)}^2---\left(5\right)$

$U_{\mathrm{offset}\left(A\right)}=\frac{1}{\sqrt{3}}\·U_{\mathrm{budget}}=0.57735\·U_{\mathrm{budget}}$

针对每个放大器的要求略为放宽，但并不明显。但是作为减小偏移(不使用校准技术)来增大面积的唯一方式(见Pelgrom M.J.M.，Duijnmaijer A.C.J.和Welbers，A.P.G.，“Matching properties of MOS transistors”，IEEEJournal of Solid-State Circuits vol.24，1433-1440，Oct.1989)，两数之比应当进行平方，以给出单个放大器的功耗降低。因而所产生的单个放大器功耗的降低等于25％。

换言之，由于包括可切换折叠电路的ADC具有减少数目的放大器，针对单独的放大器和折叠电路，具有可切换折叠电路的ADC具有较高的偏移预算。以包括一个附加放大器的ADC获得这种偏移预算，意味着集成电路上所需的面积必须增加。该面积的增加将导致电路功耗的增加。

以下，对沿ADC架构的功率分配进行讨论。

对于折叠ADC的拓扑也产生了影响。如图8和9所示，使用三个而不是四个放大器，可以达到相同的放大率。针对闪速和折叠ADC，第一放大器(尽管数量上很少)消耗了大部分功率，因为此处线性和偏移需求是最需要的。假设每一级消耗了前一级功率的一半，则在对信号进行放大的情况下，如表1所列出的分配是个有效的示例。

放大器A2802消耗了放大器A1801一半的功率，放大器A4804消耗了放大器A3803一半的功率。A3803的功耗保持与A2802相等，因为放大率几乎为1(假设二)。这种(允许)功耗分配与Scholtens，P.C.S.，Vertregt，M.，“A 6b 1.6Gs/s Flash ADC in 0.18μm CMOS using averaging termination.”，IEEE Journal of Solid-State Circuits，December 2002，vol.37，no.12，pp.1599-1610中使用的设计拓扑类似。

表1

以下，将对针对单个放大器的带宽减少进行讨论。

可以对放大器的稳定(settling)时间进行与失配预算类似的推理。针对放大器的级联，每个放大器的稳定时间为t_Ax，可以通过下式估计总的稳定时间：

$t_{\mathrm{settle}}\≈\sqrt{t_{A1}^2+t_{A2}^2+...+t_{\mathrm{An}}^2}---\left(6\right)$

假设所涉及的所有放大器的所有稳定时间在大小上相等(这是针对功率效率的优选解决方案)，则各个放大器的稳定是所需稳定时间和放大器个数n的函数：

$t_{\mathrm{An}}\≈\frac{t_{\mathrm{settle}}}{\sqrt{n}}---\left(7\right)$

如果(所分配的)采样和保持级位于第一和第二放大器/折叠级之间，则应通过第二至第三(或第四)放大器/折叠级来满足稳定时间要求。

如在上述表1中所述，传统解决方案包括三个放大器位于采样级之后，它们共同应满足稳定要求，而本发明的实施例可以在两个级中达到相同的放大率。根据等式(7)，级数的减少放宽了各级的稳定要求，这线性地转化为这些级的功率降低。

该理解允许进一步降低本发明实施例的实施方式的估计功耗，见上述表1。根据本发明的实施例实现的ADC的功耗可以以484mW来实现，这与900mW的传统实现方式具有相等的静态和动态性能。这在功耗上降低了46.2％。

以下，将提及电路示例，例如切换折叠示例。

图10示出了根据本发明示例性实施例的开关单元。

可以通过修改伴随的偏置二极管来实现电流镜的接通和断开，见图10。如果选择了适合的折叠，则PMOS差分对1010(MP11003和MP21004)将其电流引至电流源(MN1)1002的NMOS二极管(MN2)1006。如果电压范围在该折叠的定义范围之外，则PMOS对1010将其电流1011引至伪负载(MN3)1005。最终该节点处的电压可以用于上拉尾电流节点(虚线连接)1009。

换言之，图10示出了可以如何实现开关单元624的示例性实施例。未在图10中绘出的开关控制单元向晶体管1003、1004的输入栅极提供控制信号。如果输入处于相应差分对606的相应区间内，则提供开关信号。

如果应当接通开关单元，则来自开关单元的信号触发晶体管MP2904。来自电流源1011的电流可以引至NMOS二极管(MN2)1006，NMOS二极管1006激活晶体管MN11002形式的电流源1002。因此，激活了差分对606。如可以在图10中所见，开关不必在电流源601、1002和差分对606之间的路径中。

选择相对较小的伪元(dummy)1007，以允许电压的强增加，并防止尾电流的泄漏。晶体管可以是MOS或双极型的。如果需要关-开-关序列，则差分对MP1/2是Gilbert单元(模拟乘法器)(类似图7中的SB)。可以使用级联(cascoded)电流源。电阻输出负载可以是(交叉耦合)晶体管/二极管(无限阻抗)。

图11示出了根据本发明示例性实施例的电路级。晶体管1101的源极与地电势1102连接。晶体管1101用作偏置电流源。可以根据晶体管1101的栅极处提供的电流或电压控制该电流源。可以通过开关控制单元103(未在图11中示出)控制电流源1101。因此，晶体管1101在一个公共部件中实现了电流源和开关。

晶体管1101的漏极端子与包括4个NMOS晶体管1103、1104、1105、1106的差分级连接。晶体管1103、1104连接为与图6中的差分对606类似的差分对。晶体管1103、1104的源级端子连接在一起，晶体管1103、1104的源级端子连接至晶体管1101的漏极端子。在输入端子207”’和206”’处，提供了来自预放大器(图11中未示出)的输出级的信号。

作为直接与输出端子614、613(图11中未示出)和负载电阻器615、616(图11中未示出)连接的替代，晶体管1103和1104的漏极端子与另一差分对1107、1108连接。该另一差分对1107、1108实现为级联电路1107、1108。

因此，差分级具有两个并行分支。第一分支包括晶体管1103和1107，第二分支包括晶体管1104和1106。

晶体管1107、1108的栅极端子1105、1106结合在一起，这些端子适于接收级联电压。因此，栅极端子1105、1106处的输入信号相等。在栅极端子1105、1106处提供的输入信号或输入电压应当高于在输入端子207”’和206”’处提供的输入信号。该输入电压可以是随时间恒定的。因此，差分级联对1107、1108将差分对1103和1104保持在饱和操作水平上。

与图6中示出的电路类似，包括偏置电流源1101、差分对1103、1104和级联差分对1107、1108的多级电路1111可以反向连接在一起。电路级1111的输出端子1109和1110提供了从输出1109、1110所见的高输出电阻。输出端子的连接与以上描述的反向连接方法类似。

图12示出了根据本发明示例性实施例的另一电路级。

电路级1209包括利用NMOS晶体管1201实现的可开关电流源或开关单元1201。晶体管1201的源极端子与参考电平1202(可以是地电势)连接。

晶体管1201的漏极端子与级联晶体管1205的源级端子串联连接，级联晶体管1205在输入端子1206处接收电压，该电压高于晶体管1201栅极处的电压。因此，提供了晶体管1205的高输出电阻。

晶体管1205的输出端子或漏极与晶体管1203的源极端子以及晶体管1204的源极端子串联连接。晶体管1203和1204实现为差分对。在输入端子207””和206””处，提供了来自预放大器(图12中未示出)的输出级的信号。

晶体管1203、1204的输出端子或漏极端子1207、1208可以反向连接在一起，以提供输出信号，如上所述。

本发明实施例应用的示例性领域是具有中等分辨率(7-10比特)的中速至高速(100MS/s-2GS/s)模数转换器(ADC)。这些类型的ADC可以直接应用在光/磁数据存储、高速数据链路和其他读取通道中。由于这些转换器可以并将被用作中速和高分辨率ADC(＞10比特)的构建块，因而应用领域向无线电通信信道和视频信号采样扩展。

优选地，开关单元并不位于信号路径上，而是位于差分对的偏置路径上。与电流控制组合，采样速率可以加速。因此电路也可以工作于高频。

本发明的实施例所达到的较高效率可以换取较低的功耗或增加的带宽。

应当注意，术语“包括”并不排除其他元件或步骤，以及“一”并不排除多个。此外，可以将结合不同实施例所描述的元素组合。

还应理解，权利要求中的参考符号不并被视为对权利要求范围的限制。

Claims (14)

1.一种用于基于输入信号产生输出信号的可切换折叠电路，所述可切换折叠电路包括多个电路级，每个电路级包括：

开关单元(107，624，625，626)；

电流源(601，602，603，1002，1101，1201)；

差分对(606，609，612)，所述差分对包括输入端子(207”，206”，209”，208”，211”，210”)和输出端子(618，619，621，620，622，623)，所述输入端子适于接收输入信号，所述输出端子适于提供输出信号(701，702)；

其中，在每个电路级中，所述差分对(606，609，612)、电流源(601，602，603，1002，1101，1201)和开关单元(107，624，625，626)串联连接；

其中，所述多个电路级中的相邻电路级彼此反向连接。

2.如权利要求1所述的可切换折叠电路，其中，

电路级的开关单元(107，624，625，626)在原始信号(100，707)处于与该开关单元(107，624，625，626)相对应的预定区间中时适于闭合；以及

针对所述多个电路级中的每个开关单元(107，624，625，626)单独提供所述预定区间。

3.如权利要求2所述的可切换折叠电路，其中，

在所设置的参考值附近预先确定每个预定区间。

4.如权利要求2或3所述的可切换折叠电路，其中，

电路级的差分对(606，609，612)的输出信号(701，702)在原始信号在分配给该差分对(606，609，612)的预定区间内改变时以线性方式适配。

5.如权利要求1至4之一所述的可切换折叠电路，其中，

所述开关单元(1001)包括电流镜。

6.如权利要求1至5之一所述的可切换折叠电路，其中，所述多个电路级中至少一个电路级的开关单元和电流源(1001，1101，1201)形成为公共部件。

7.如权利要求1至6之一所述的可切换折叠电路，其中，在每个电路级中，差分对通过开关单元与电流源连接。

8.如权利要求1至7之一所述的可切换折叠电路，所述可切换折叠电路为集成电路。

9.如权利要求1至8之一所述的可切换折叠电路，其中，输入端子(206”，207”，208”，209”，210”，211”，207”’，206”’，207””，206””)为输入端子对。

10.如权利要求1至9之一所述的可切换折叠电路，其中，所述输出端子为输出端子对(613，614)。

11.一种模数转换器，包括：

权利要求1至10之一的可切换折叠电路。

12.如权利要求11所述的模数转换器，还包括：

预处理单元(101)；其中，

所述预处理单元(101)适于接收原始信号(100，707)；以及

所述预处理单元(101)适于针对每个电路级，将原始信号(100，707)转换为针对差分对(606，609，612)中所分配的一个差分对的输入信号；

针对每个电路级，开关单元(107，624，625，626)在原始信号(100，707)处于与该开关单元(107，624，625，626)相对应的预定区间中时适于闭合；以及

所述预定区间针对所述多个电路级的开关单元(107，624，625，626)中的每个是不同的。

13.如权利要求11或12所述的模数转换器，还包括：

二进制解码单元(110)；其中，

所述二进制解码单元(110)适于接收输出信号(701，702)；以及

所述二进制解码单元(110)适于将所述输出信号转换为二进制信号。

14.一种操作权利要求1至10之一的可切换折叠电路的方法，所述方法包括：

在差分对的输入端子处接收输入信号；

选择性地对所述开关单元进行开关，从而在电路级的一部分中使差分对、电流源和开关单元的路径处于电导通状态；

在输出端子处提供输出信号。

Images