JP4727511B2 - 高速アナログ/ディジタルコンバータ - Google Patents

高速アナログ/ディジタルコンバータ Download PDF

Info

Publication number
JP4727511B2
JP4727511B2 JP2006170220A JP2006170220A JP4727511B2 JP 4727511 B2 JP4727511 B2 JP 4727511B2 JP 2006170220 A JP2006170220 A JP 2006170220A JP 2006170220 A JP2006170220 A JP 2006170220A JP 4727511 B2 JP4727511 B2 JP 4727511B2
Authority
JP
Japan
Prior art keywords
detection means
analog
digital converter
difference detection
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006170220A
Other languages
English (en)
Other versions
JP2007082184A (ja
Inventor
ランドルト オリバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Publication of JP2007082184A publication Critical patent/JP2007082184A/ja
Application granted granted Critical
Publication of JP4727511B2 publication Critical patent/JP4727511B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

多くの一般的なアナログ/ディジタルコンバータ(ADC)アーキテクチャ、特にフラッシュ型コンバータ及び折り返し補間型コンバータは、アナログ入力電圧を一群の一定の基準電圧と比較する回路段(本書ではリファレンスラダーと呼ぶ)を含む。一定の基準電圧は一般に、ADCによってサポートされる入力電圧範囲にわたり線形に離間されている。リファレンスラダーは一般に、基準電圧を生成する回路及び一群の入力電圧と各基準電圧との差を計算する差動増幅器を含む。
本書は、以下の利益を呈する新規なリファレンスラダー回路を記載する。
(a)入力信号は本質的に同じ遅延で全部の差動増幅器の出力に伝搬する。
(b)具体化は完全に差動的である。
(c)基準電圧は差動増幅器の入力バイアス電流によって摂動しない。
これまで公表されたリファレンスラダーの具体化のいずれも、これらの特性の全部を有してはいない。実際には、既存のADCチップが動作するサンプリングレート及び分解能で、たとえリファレンスラダーがこれらの特徴のいくつかを欠いているとしても、申し分ないADC性能は達成され得る。しかし、サンプリングレートが1GS/sを相当に超えて高まるにつれて、上記の特徴は、以下の理由からますます必要になる。
(a)差動増幅器出力間の遅延不一致(スキューとも言う)はサンプリング周期の小部分に留まっていなければならない。
(b)サンプリングレートが増大するにつれて、遅延一致の仕様はますます厳しくなる。トランジスタがより高速になるにつれて、それらの破壊電圧は低下しがちである。従って、速度限界に挑んでいるADC具体化は、よりいっそう小さい信号スイングで動作しなければならない。完全に差動的なアーキテクチャは、非平衡終端又は疑似差動的アーキテクチャに比べて、差動増幅器入力によって見られる電圧スイングを半分だけ低減する。
最も一般的に説明されるリファレンスラダーの具体化が図1に図示されている。入力電圧Vinは各差動増幅器の1入力に印加される。他方の増幅器入力は、等しい抵抗器Rの回路によって生成される基準電圧と接続されている。2つの基準電圧Vmin及びVmaxが回路の端点に印加される。それらは基準電圧範囲の境界を規定する。回路の中間ノードは、差動増幅器入力がごくわずかな電流だけを引出す程度まで、線形に離間した中間電圧に定まるであろう。
実際上、差動増幅器が入力段にバイポーラトランジスタを用いて実装された場合、それらは、基準電圧の配分を歪める傾向がある相当の信号依存性DC入力電流を引き出す。この作用を最小限にするために、抵抗器Rの値は、回路内のDC電流が差動増幅器の入力電流より相当に大きくなるように、十分に小さく選択しなければならない。増幅器入力電流に対するこの感受性は、この回路の欠点である。
他の欠点は、回路が非平衡終端されるということである。それらのうちの2つを組み合わせることによってこの回路の疑似差動的な一種を得ることが可能であるが、この解決策は、各差動増幅器の1入力がDC電圧のままであるので、入力信号スイングの低減につながらない。
真に差動的なリファレンスラダーの具体化が、非特許文献1に記載されている。この回路は図2に示されている。入力Vinpは正側であり、Vinnは差動入力電圧の負側である。端間に基準電流Irefを流す抵抗器Rの2つの回路によって、多くの中間信号が得られる。中間信号は、R及びIrefによって決定されるDCオフセットを除き、Vinp及びVinnと同一である。この回路では、各差動増幅器の2つの入力は相補的に変化する。それによって、増幅器入力で見られる同じ差動入力電圧範囲について、入力Vinp及びVinnでの電圧スイングは、これまでの回路におけるよりも2分の1小さくなる。この特徴は、そうでなければ入力信号振幅が能動素子をそれらの破壊電圧の限界付近で動作させる場合に、非線形歪みの著しい低減を可能にする。
図2に示された差動リファレンスラダー回路の著しい欠点は、入力信号が抵抗器の回路の下方に伝搬しなければならないということである。差動増幅器の入力キャパシタンスのために、信号は、その回路の下方に進行する際に遅延し低域ろ波される。入力から各差動増幅器出力までの遅延は、この特定の増幅器への信号経路上の抵抗器の数に依存する。それによって、同じ差動増幅器の正及び負の側の間の遅延は、好適に一致し得ない。また、異なる増幅器の出力間のスキューも避けられない。これらの理由で、上記の回路は極めて高速なADCに実際には使用できない。
差動増幅器の入力バイアス電流が図1の回路と類似の程度で上記のリファレンスラダー回路の精度及び線形性に影響を及ぼすはずであることが示され得る。
J.Lee、P.Roux、U.V.Koc、T.Link、Y.Baeyens、Y.K.Chen,"A 5−b 10−GSample/s A/D Converter for 10−Gb/s Optical Receivers",IEEEジャーナル・オブ・ソリッドステート・サーキット,第39巻,第10号,2004年10月,pp1671〜1679
本発明の目的は、差動信号に適格であり極めて高精度で作動する高速アナログ/ディジタルコンバータを提供することである。
その目的は請求項1の特徴によって解決される。従属請求項は本発明のさらなる発展を含む。
本発明によれば、アナログ/ディジタルコンバータは、正の入力端子と、負の入力端子と、正の入力ポートと負の入力ポートとの間の電圧差を検出する複数の差検出手段と、各差検出手段の各々の正の入力ポートを正の入力端子と接続している第1の抵抗器と、各差検出手段の各々の負の入力ポートを負の入力端子と接続している第2の抵抗器とを備える。第1の電流源が異なる電流を生成する差検出手段のうちの少なくともいくつかの正の入力ポートに接続されている。第2の電流源が異なる電流を同じく生成する差検出手段のうちの少なくともいくつかの負の入力ポートに接続されている。
好ましくは、第1の電流源及び第2の電流源の電流の差は、差検出手段から差検出手段へ線形に増加又は減少する。
あるいは、第1の電流源及び第2の電流源の電流の差は、差検出手段から差検出手段へ非線形に増加又は減少する。
好ましくは、第1の抵抗器及び第2の抵抗器は等しい抵抗を有する。
好ましくは、同じ差検出手段に接続されている第1及び第2の電流源の電流の合計は、各差検出手段について等しい。
好ましくは、第1及び第2の電流源によって生成される電流は、基準電流の整数倍である。
好ましくは、第1の電流源の基準電流及び第2の電流源の基準電流は、同一である。
好ましくは、ゼロとは異なる電流を生成する第1の電流源が第1の集合の差検出手段の正の入力ポートに接続されているだけであり、ゼロとは異なる電流を生成する第2の電流源が第2の集合の差検出手段の負の入力ポートに接続されているだけであり、それによって、第1の集合及び第2の集合はいずれの同一の差検出手段も備えない。
あるいは、ゼロとは異なる電流を生成する電流源は、差検出手段の正の入力ポートだけに、又は負の入力ポートだけに接続されている。
あるいは、最初の差検出手段がその負の入力ポートにおいてのみ電流源を有しており、最後の差検出手段がその正の入力ポートにおいてのみ電流源を有する。好ましくは、残りの差検出手段は、その正の入力ポート及びその負の入力ポートに電流源を有する。
即ち、本発明のアナログ/ディジタルコンバータは下記の通りである。
請求項1に記載の本発明は、アナログ/ディジタルコンバータであって、正の入力端子(1)と、負の端子(2)と、正の入力ポート(9,9,9,9,9)と負の入力ポート(10,10,10,10,10)との間の電圧差を検出する複数の差検出手段(13,13,13,13,13)と、各差検出手段(13,13,13,13,13)の各々の正の入力ポート(9,9,9,9,9)を正の入力端子(1)と接続している第1の抵抗器(3,3,3,3,3)と、各差検出手段(13,13,13,13,13)の各々の負の入力ポート(10,10,10,10,10)を負の入力端子(2)と接続している第2の抵抗器(4,4,4,4,4)と、少なくとも1つの電流源とを備えることを特徴とする。
また、請求項2に記載の本発明は、請求項1に記載のアナログ/ディジタルコンバータにおいて、少なくとも2つの第1の電流源(7,7,7,7,7)が異なる電流(Iref,2Iref,3Iref,4Iref)を生成する差検出手段(13,13,13,13,13)のうちの少なくとも2つの正の入力ポート(9,9,9,9,9)に接続されており、且つ/又は、少なくとも2つの第2の電流源(8,8,8,8,8)が異なる電流(4Iref,3Iref,2Iref,1Iref)を生成する差検出手段(13,13,13,13,13)のうちの少なくとも2つの負の入力ポート(10,10,10,10,10)に接続されていることを特徴とする。
また、請求項3に記載の本発明は、請求項2に記載のアナログ/ディジタルコンバータにおいて、第1の電流源(Iref,2Iref,3Iref,4Iref)及び/又は第2の電流源(4Iref,3Iref,2Iref,1Iref)の電流の差は、1つの差検出手段(13,13,13,13)から次の差検出手段(13,13,13,13)へ線形に増加又は減少することを特徴とする。
また、請求項4に記載の本発明は、請求項2に記載のアナログ/ディジタルコンバータにおいて、第1の電流源(7,7,7,7,7)及び/又は第2の電流源(8,8,8,8,8)の電流の差は、1つの差検出手段(13,13,13,13)から次の差検出手段(13,13,13,13)へ非線形に増加又は減少することを特徴とする。
また、請求項5に記載の本発明は、請求項1乃至4の何れかに記載のアナログ/ディジタルコンバータにおいて、第1の抵抗器(3,3,3,3,3)は等しい抵抗を有することを特徴とする。
また、請求項6に記載の本発明は、請求項1乃至5の何れかに記載のアナログ/ディジタルコンバータにおいて、第2の抵抗器(4,4,4,4,4)は等しい抵抗を有することを特徴とする。
また、請求項7に記載の本発明は、請求項1乃至6の何れかに記載のアナログ/ディジタルコンバータにおいて、第1の抵抗器(3,3,3,3,3)及び/又は第2の抵抗器(4,4,4,4,4)は、星形回路の方式でそれぞれの入力端子(1;2)を差検出手段(13,13,13,13,13)のそれぞれの入力ポート(9,9,9,9,9;10,10,10,10,10)と直接接続することを特徴とする。
また、請求項8に記載の本発明は、請求項2乃至4の何れかに記載のアナログ/ディジタルコンバータにおいて、同じ差検出手段(13,13,13,13,13)に接続されている第1及び第2の電流源(7,8;7,8;7,8;7,8;7,8)の電流の合計は、各差検出手段(13,13,13,13,13)について等しいことを特徴とする。
また、請求項9に記載の本発明は、請求項2乃至4又は8の何れかに記載のアナログ/ディジタルコンバータにおいて、第1及び第2の電流源(7〜7,8〜8)によって生成される電流(Iref,2Iref,3Iref,4Iref)は基準電流(Iref)の整数倍であることを特徴とする。
また、請求項10に記載の本発明は、請求項9に記載のアナログ/ディジタルコンバータにおいて、第1の電流源(7〜7)の基準電流(Iref)及び第2の電流源(8〜8)の基準電流は同一であることを特徴とする。
また、請求項11に記載の本発明は、請求項1乃至10の何れかに記載のアナログ/ディジタルコンバータにおいて、最初の差検出手段(13)がその負の入力ポート(10)においてのみ電流源(8)を有することを特徴とする。
また、請求項12に記載の本発明は、請求項11に記載のアナログ/ディジタルコンバータにおいて、最後の差検出手段(13)がその正の入力ポート(9)においてのみ電流源(7)を有することを特徴とする。
また、請求項13に記載の本発明は、請求項12に記載のアナログ/ディジタルコンバータにおいて、残りの差検出手段(13〜13)は、その正の入力ポート(9,9,9)及びその負の入力ポート(10,10,10)で電流源(7,8;7,7;8,8)を有することを特徴とする。
また、請求項14に記載の本発明は、請求項1又は2に記載のアナログ/ディジタルコンバータにおいて、ゼロとは異なる電流を生成する電流源(8,8,8,8)が差検出手段(13〜13)の正の入力ポートにのみ又は負の入力ポート(10,10,10,10)にのみ接続されていることを特徴とする。
また、請求項15に記載の本発明は、請求項1又は2に記載のアナログ/ディジタルコンバータにおいて、ゼロとは異なる電流を生成する第1の電流源(7,7)が差検出手段の第1の集合(13,13)の正の入力ポート(9,9)に接続されているだけであり、ゼロとは異なる電流を生成する第2の電流源(8,8)が差検出手段の第2の集合(13,13)の負の入力ポート(10,10)に接続されているだけであり、それによって、第1の集合(13,13)及び第2の集合(13,13)はいずれの同一の差検出手段も備えないことを特徴とする。
従来技術に優るこの回路の長所は、それが以下の全部の好ましい特徴を兼備しているということである。
それは完全に差動的であり、それによって増幅器入力での信号スイングが2分の1だけ低減され得る。差動的トポロジーのさらなる長所は、一様な順序の非線形歪み項の抑圧及びコモンモード雑音源の良好な除去である。
入力と全部の差動増幅器出力との間の遅延は、同じ直列抵抗及び寄生負荷キャパシタンスが全部の経路の信号によって見られることから、本質的に同一である。
基準電圧は、差動増幅器の入力バイアス電流に敏感ではない。実際には、ゼロ交叉近辺で、入力バイアス電流は差動増幅器の両方の入力において本質的に同一であり、従って、抵抗の両端の電圧降下は両側で同一であろう。この効果は、コモンモード入力電圧だけに影響を与え、差動電圧には与えない。
ここで、本発明の実施形態を図面に関してより詳細に説明する。
リファレンスラダー回路の第1の実施形態が図3に図示されている。この実施形態では、5つの差検出手段がリファレンスラダーの具体化において使用されているが、原理的に任意の数が使用され得る。この回路では、抵抗器が入力電圧(Vinp及びVinn)と各差動増幅器入力との間の信号経路に挿入されている。全部の信号経路端間の遅延が本質的に同じであるように、全部の抵抗器が同じ値Rを有していれば、それが最善である。DC基準電流が各差動増幅器入力で引き出され、それによって関連する抵抗器両端で直流電圧降下を生じる。各差動増幅器のゼロ交叉は、R及び、差動増幅器の正及び負の入力で引き出される基準電流の間の差に比例するオフセット電圧だけずれるはずである。線形に離間したオフセット電圧を得るために、最も簡単明瞭な選択は線形に離間した基準電流を使用することである。
一般的な事例において、それぞれ、差検出手段の正及び負の入力ポートに接続された電流源によって生成される電流Ip1〜Ip5及びIn1〜In5が存在する。次の図4では、Ipk=(k−1)・Iref及びInk=(5−k)・Irefである特定の事例が示されており、ここでkは1から5までの整数である。しかし、電流源にわたる電流の配分は、さらなる例が示すように、その例に限定されない。図5の例の場合、差動オフセット電圧L・R・Irefは、L∈{−4,−2,0,2,4}により得られる。他の差動オフセット電圧及び、それゆえに電圧レベル配分も可能である。図5及び6におけるような例は、行列表現によって適切に表現することができる。
Figure 0004727511
ここで、各行列の左側は図3の左側の電流源を表現しており行列の右側は図3の電流源の右側を表現している。特に非線形又は非整数配分が考えられるかもしれない。一般に、差動増幅器のしきい値は、R・(Ipk−Ink)だけシフトされる。
以下で、実施形態は図3に関して詳述する。回路は、1及び2で参照された2つの入力端子を有する。これらの入力端子は、差動信号を伝える入力線の正及び負の電圧Vinp及びVinnに接続され得る。
アナログ/ディジタルコンバータ回路の入力端子1は、抵抗器3,3,3,3,3に接続されている。抵抗器3,3,3,3,3及び電流源7,7,7,7,7は、それぞれ、差検出手段13,13,13,13,13の第1の入力ポート9,9,9,9,9に接続されている。検出された差は、それぞれ、差検出手段13,13,13,13,13の出力ポート11,11,11,11,11でタップされ得る。
差検出手段13〜13は、それぞれ、その入力ポート9,10;9,10;9,10;9,10及び9,10の電圧差を検出する。検出手段は比較器又は差動増幅器とすることができる。
図4の引き続き説明する実施形態に図示の通り、第1の電流源7,7,7,7,7の電流は、Irefの整数倍である。電流は、それぞれ、電流源7,7,7,7,7によって生成される0、Iref、2Iref、3Iref及び4Irefである。それゆえ、抵抗器3,3,3,3及び3の両端の電圧降下は、0、R・Iref、R・2・Iref、R・3・Iref及びR・4・Irefである。その結果、第1の(正の)入力ポート9,9,9,9,9において、差検出手段は電圧:0,Vinp,Vinp−R・Iref,Vinp−R・2・Iref,Vinp−R・3・Iref,Vinp−R・4・Irefを得る。
アナログ/ディジタルコンバータの抵抗器4,4,4,4,4は、一方側で入力端子2に接続されている。第2の抵抗器4,4,4,4,4及び第2の電流源8,8,8,8,8は、それぞれ、差検出手段13,13,13,13,13の第2の(負の)入力ポート10,10,10,10及び10に接続されている。
第2の電流源8,8,8,8及び8の電流もまた、Irefの整数倍である。第2の電流源8,8,8,8,8の電流は、それぞれ、4Iref、3Iref、2Iref、Iref及び0であり、第1の入力ポート9,9,9,9及び9に接続されたそれぞれの相対物と逆順に増加する。従って、抵抗器4,4,4,4及び4の両端の電圧降下は、R・4Iref、R3Iref、R・2Iref、R・Iref及び0である。このように、第2の入力ポート10,10,10,10,10において、差検出手段13,13,13,13及び13は、電圧:Vinn−R・4Iref、Vinn−R・3Iref、Vinn−R・2Iref、Vinn−R・3Iref、Vinnを得る。
上記の行列表現により、左側及び右側の電圧V及びVは、以下から得ることができる。
Figure 0004727511
図3に図示した一般的な事例はまた、差検出装置の各入力ポートにおいて、電流源が、抵抗(3〜3;4〜4)、電流源(7〜7;8〜8)及び差検出手段(13〜13)の全部の組合せについて同じ容量性入力特性を付与するために配置されているという点で、実用的な手法を表現している。
図2に関して説明した従来技術に関しては、実際上電流シンクとして動作する電流源の電流は、エミッタホロワといった適格な駆動回路によって入力端子Vinp及びVinnを通じて供給される。従来技術とは異なり、Irefは、差検出手段の入力電流に関して大きい電流の大きさに調整される必要が厳密にはない。差検出手段は、例えば、入力9及び10といった両方の入力の電圧がほとんど等しい時に、電圧レベルに関する情報を提供するであろう。この場合、第1及び第2の入力端子の両方の入力電流もまた等しく、その結果、電圧差は影響を受けない。
慎重な分析により、図3の回路は、所定の全精度を達成するために抵抗器回路に基づく回路よりも厳しい公差を抵抗器の値に要求することが示される。この理由で、精度要件を満たすために基準電流を校正することが場合によっては必要かもしれない。
図4はサンプル回路を例示しており、ここで電流の大きさk・Irefは、kが図3の左側の電流源7〜7について差検出手段13から差検出手段13に向かい0から始まり最大4まで増分し、図3の右側の源8〜8について4から0まで減分するようにして配分される。抵抗器3,3,3,3及び3の配列は、それらがやはり一方側で正の入力端子1と、そして他方側で差検出手段13〜13の正の入力ポート9〜9と接続されているという点で、変わっていない。また、抵抗器4〜4は、一方側で負の入力ポート10〜10と、そして他方側で負の入力端子2と接続されている。0の電流を有する電流源は図面から省かれている。図4の例の場合、L∈{−4,−2,0,2,4}で、差動電圧の線形配分を付与する差動オフセット電圧L・R・Irefが得られる。
図5は、図3の左側電流源7〜7の電流が全部ゼロに設定され、右側電流源8〜8が図4に示された回路の差動オフセット電圧に対応する電流を供給する実施形態を示している。この場合、電流配分の行列表現は以下の通りである。
Figure 0004727511
図6は、電流源の非対称配分を備える本発明のアナログ/ディジタルコンバータの実施形態を示している。図5と同様、0の電流を有する電流源は省略されており、対応する行列表現は以下の通り与えられ得る。
Figure 0004727511
本発明は、上記の実施形態に限定されず、様々な具体化において使用され得る。差動増幅器の電流源及び入力段は、バイポーラ技術だけでなくCMOS技術においても具体化することができる。電流源は、電流ミラー回路として機器構成することができる。この説明で述べられ添付図面に図示された全部の特徴は組み合わせることができる。
従来技術の非平衡終端されたリファレンスラダーを示す。 従来技術の差動リファレンスラダーを示す。 本発明に従った差動リファレンスラダーを備えるアナログ/ディジタルコンバータの第1の実施形態を示す。 本発明に従った差動リファレンスラダーを備えるアナログ/ディジタルコンバータの第2の実施形態を示す。 本発明に従った差動リファレンスラダーを備えるアナログ/ディジタルコンバータの第3の実施形態を示す。 本発明に従った差動リファレンスラダーを備えるアナログ/ディジタルコンバータの第4の実施形態を示す。
符号の説明
1 正の入力端子
2 負の入力端子
〜3 第1の抵抗器
〜4 第2の抵抗器
〜7 第1の電流源
〜8 第2の電流源
〜9 正の入力ポート
10〜10 負の入力ポート
11〜11 出力ポート
13〜13 差検出手段
Iref 基準電流
電圧
電圧
Vin 入力電圧
Vinn 入力電圧
Vinp 入力電圧
Vmin 基準電圧
Vmax 基準電圧

Claims (14)

  1. アナログ/ディジタルコンバータであって、
    正の入力端子(1)と、
    負の端子(2)と、
    正の入力ポート(9,9,9,9,9)と負の入力ポート(10,10,10,10,10)との間の電圧差を検出する複数の差検出手段(13,13,13,13,13)と、
    各差検出手段(13,13,13,13,13)の各々の正の入力ポート(9,9,9,9,9)を正の入力端子(1)と接続している第1の抵抗器(3,3,3,3,3)と、
    各差検出手段(13,13,13,13,13)の各々の負の入力ポート(10,10,10,10,10)を負の入力端子(2)と接続している第2の抵抗器(4,4,4,4,4)と、
    少なくとも1つの電流源とを備え、
    第1の抵抗器(3 ,3 ,3 ,3 ,3 )及び/又は第2の抵抗器(4 ,4 ,4 ,4 ,4 )は、星形回路の方式でそれぞれの入力端子(1;2)を差検出手段(13 ,13 ,13 ,13 ,13 )のそれぞれの入力ポート(9 ,9 ,9 ,9 ,9 ;10 ,10 ,10 ,10 ,10 )と直接接続することを特徴とするアナログ/ディジタルコンバータ。
  2. 少なくとも2つの第1の電流源(7,7,7,7,7)が異なる電流(Iref,2Iref,3Iref,4Iref)を生成する差検出手段(13,13,13,13,13)のうちの少なくとも2つの正の入力ポート(9,9,9,9,9)に接続されており、且つ/又は
    少なくとも2つの第2の電流源(8,8,8,8,8)が異なる電流(4Iref,3Iref,2Iref,1Iref)を生成する差検出手段(13,13,13,13,13)のうちの少なくとも2つの負の入力ポート(10,10,10,10,10)に接続されていることを特徴とする請求項1に記載のアナログ/ディジタルコンバータ。
  3. 第1の電流源(Iref,2Iref,3Iref,4Iref)及び/又は第2の電流源(4Iref,3Iref,2Iref,1Iref)の電流の差は、1つの差検出手段(13,13,13,13)から次の差検出手段(13,13,13,13)へ線形に増加又は減少することを特徴とする請求項2に記載のアナログ/ディジタルコンバータ。
  4. 第1の電流源(7,7,7,7,7)及び/又は第2の電流源(8,8,8,8,8)の電流の差は、1つの差検出手段(13,13,13,13)から次の差検出手段(13,13,13,13)へ非線形に増加又は減少することを特徴とする請求項2に記載のアナログ/ディジタルコンバータ。
  5. 第1の抵抗器(3,3,3,3,3)は等しい抵抗を有することを特徴とする請求項1乃至4の何れかに記載のアナログ/ディジタルコンバータ。
  6. 第2の抵抗器(4,4,4,4,4)は等しい抵抗を有することを特徴とする請求項1乃至5の何れかに記載のアナログ/ディジタルコンバータ。
  7. 同じ差検出手段(13,13,13,13,13)に接続されている第1及び第2の電流源(7,8;7,8;7,8;7,8;7,8)の電流の合計は、各差検出手段(13,13,13,13,13)について等しいことを特徴とする請求項2乃至4の何れかに記載のアナログ/ディジタルコンバータ。
  8. 第1及び第2の電流源(7〜7,8〜8)によって生成される電流(Iref,2Iref,3Iref,4Iref)は基準電流(Iref)の整数倍であることを特徴とする請求項2〜4及び7の何れかに記載のアナログ/ディジタルコンバータ。
  9. 第1の電流源(7〜7)の基準電流(Iref)及び第2の電流源(8〜8)の基準電流は同一であることを特徴とする請求項8に記載のアナログ/ディジタルコンバータ。
  10. 最初の差検出手段(13)がその負の入力ポート(10)においてのみ電流源(8)を有することを特徴とする請求項1乃至9の何れかに記載のアナログ/ディジタルコンバータ。
  11. 最後の差検出手段(13)がその正の入力ポート(9)においてのみ電流源(7)を有することを特徴とする請求項10に記載のアナログ/ディジタルコンバータ。
  12. 残りの差検出手段(13〜13)は、その正の入力ポート(9,9,9)及びその負の入力ポート(10,10,10)で電流源(7,8;7,7;8,8)を有することを特徴とする請求項11に記載のアナログ/ディジタルコンバータ。
  13. ゼロとは異なる電流を生成する電流源(8,8,8,8)が差検出手段(13〜13)の正の入力ポートにのみ又は負の入力ポート(10,10,10,10)にのみ接続されていることを特徴とする請求項1又は2に記載のアナログ/ディジタルコンバータ。
  14. ゼロとは異なる電流を生成する第1の電流源(7,7)が差検出手段の第1の集合(13,13)の正の入力ポート(9,9)に接続されているだけであり、ゼロとは異なる電流を生成する第2の電流源(8,8)が差検出手段の第2の集合(13,13)の負の入力ポート(10,10)に接続されているだけであり、それによって、第1の集合(13,13)及び第2の集合(13,13)はいずれの同一の差検出手段も備えないことを特徴とする請求項1又は2に記載のアナログ/ディジタルコンバータ。
JP2006170220A 2005-09-12 2006-06-20 高速アナログ/ディジタルコンバータ Active JP4727511B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05019801.9 2005-09-12
EP05019801A EP1770866B1 (en) 2005-09-12 2005-09-12 High-speed analog/digital converter

Publications (2)

Publication Number Publication Date
JP2007082184A JP2007082184A (ja) 2007-03-29
JP4727511B2 true JP4727511B2 (ja) 2011-07-20

Family

ID=35058860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006170220A Active JP4727511B2 (ja) 2005-09-12 2006-06-20 高速アナログ/ディジタルコンバータ

Country Status (4)

Country Link
US (1) US7394420B2 (ja)
EP (1) EP1770866B1 (ja)
JP (1) JP4727511B2 (ja)
DE (1) DE602005005823T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SI22397A (sl) * 2006-10-11 2008-04-30 Anton Pletersek Interpolacijski postopek in vezje za izvajanje tega postopka, ki se uporabljata za kodirnik z visoko locljivostjo
DE102009002062B4 (de) * 2009-03-31 2013-08-22 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Analog-Digital-Umsetzer mit breitbandigem Eingangsnetzwerk
US7936298B2 (en) * 2009-09-18 2011-05-03 Mediatek Singapore Pte. Ltd. Integrated circuit and electronic device comprising threshold generation circuitry and method therefor
RU2536377C1 (ru) * 2013-04-26 2014-12-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом
RU2523960C1 (ru) * 2013-04-30 2014-07-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом
RU2518997C1 (ru) * 2013-04-30 2014-06-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом
DE102015212842A1 (de) * 2015-07-09 2017-01-12 Forschungszentrum Jülich GmbH Spannungsverstärker für einen programmierbaren Spannungsbereich

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155620A (ja) * 1985-12-16 1987-07-10 ナ−ムロ−ゼ フエンノ−トチヤツプ フイリツプス グロエイラムペンフアブリ−ケン アナログデジタル変換器
JPH08223041A (ja) * 1995-01-30 1996-08-30 Samsung Semiconductor Inc 電圧フォロア増幅器構造に基づく完全差動フラッシュアナログ・ディジタル変換器
JP2007513552A (ja) * 2003-12-02 2007-05-24 アトメル グルノーブル 高速アナログ−デジタル変換器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2268399B1 (ja) * 1974-04-22 1976-10-08 Adersa
US3984832A (en) * 1975-06-06 1976-10-05 Motorola, Inc. Series current analog to digital converter
FR2427012A1 (fr) * 1978-05-24 1979-12-21 Labo Electronique Physique Convertisseur analogique-numerique binaire
DE4004546A1 (de) * 1990-02-14 1991-08-22 Siemens Ag Differentieller analog-digitalumsetzer
US5175550A (en) * 1990-06-19 1992-12-29 Analog Devices, Inc. Repetitive cell matching technique for integrated circuits
US5157397A (en) * 1991-01-28 1992-10-20 Trw Inc. Quantizer and related method for improving linearity
US5231399A (en) * 1991-09-27 1993-07-27 Trw Inc. Differential quantizer reference resistor ladder for use with an analog-to-digital converter
JP2875922B2 (ja) * 1992-03-05 1999-03-31 三菱電機株式会社 A/d変換器
US5598161A (en) * 1992-12-18 1997-01-28 Sony Corporation Analog-to-digital converter having reduced circuit area
US5376937A (en) * 1993-02-22 1994-12-27 The Regents Of The University Of California Folding circuit
US5600275A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS comparator with offset cancellation
US5736952A (en) * 1996-10-09 1998-04-07 International Business Machines Corporation Current boost for differential flash analog to digital converter driver
US6437724B1 (en) * 1999-11-05 2002-08-20 Texas Instruments Incorporated Fully differential flash A/D converter
US6445221B1 (en) * 2000-03-10 2002-09-03 International Business Machines Corporation Input driver for a differential folder employing a static reference ladder
WO2002078191A2 (en) * 2001-03-23 2002-10-03 Walter Snoeijs Current folding cell and circuit comprising at least one folding cell
US6646585B2 (en) * 2002-04-05 2003-11-11 Ess Technology, Inc. Flash analog-to-digital converter
US6882294B2 (en) * 2003-08-06 2005-04-19 Telasic Communications, Inc. Resistive ladder, summing node circuit, and trimming method for a subranging analog to digital converter
US6847320B1 (en) * 2004-02-13 2005-01-25 National Semiconductor Corporation ADC linearity improvement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155620A (ja) * 1985-12-16 1987-07-10 ナ−ムロ−ゼ フエンノ−トチヤツプ フイリツプス グロエイラムペンフアブリ−ケン アナログデジタル変換器
JPH08223041A (ja) * 1995-01-30 1996-08-30 Samsung Semiconductor Inc 電圧フォロア増幅器構造に基づく完全差動フラッシュアナログ・ディジタル変換器
JP2007513552A (ja) * 2003-12-02 2007-05-24 アトメル グルノーブル 高速アナログ−デジタル変換器

Also Published As

Publication number Publication date
EP1770866A1 (en) 2007-04-04
US7394420B2 (en) 2008-07-01
EP1770866B1 (en) 2008-04-02
DE602005005823D1 (de) 2008-05-15
JP2007082184A (ja) 2007-03-29
US20070057832A1 (en) 2007-03-15
DE602005005823T2 (de) 2009-05-07

Similar Documents

Publication Publication Date Title
JP4727511B2 (ja) 高速アナログ/ディジタルコンバータ
US8570199B2 (en) Digital to analog converter circuits and methods
JP2002271201A (ja) A/d変換器
US9941894B1 (en) Multiple string, multiple output digital to analog converter
JP2009516458A (ja) フォールディング回路
US7782096B2 (en) Track-and-hold circuit with low distortion
US9160293B2 (en) Analog amplifiers and comparators
JP2009081749A (ja) 低オフセット入力回路
CN111034052B (zh) 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
WO2005122411A1 (ja) 電子回路装置
US20120286986A1 (en) A/d conversion circuit
US7394421B2 (en) Fast analogue-to-digital converter
US20170070216A1 (en) Single-ended to differential conversion circuit and signal processing module
US11362669B2 (en) Track and hold circuit
US9628099B2 (en) Load current compensation for analog input buffers
US6822600B1 (en) Amplifier array termination
JP5768072B2 (ja) D/a変換器およびデルタシグマ型d/a変換器
WO2019223561A1 (zh) 一种带电源抑制的高线性度时间放大器
JP2023506449A (ja) 微小な電気信号の正確な測定を実現する増幅回路
US10566984B2 (en) Signal processing circuit
JP5538465B2 (ja) サンプル・ホールド回路
Carnu et al. Optimal offset averaging for flash and folding A/D converters
JP3830914B2 (ja) A/d変換器用の繰り返し性のセルを含むモノリシックチップの集積回路
KR20040026907A (ko) 폴딩-인터폴레이팅 아날로그-디지털 변환기
US8207881B2 (en) High speed low voltage flash

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110413

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4727511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250