DE602005005823T2

DE602005005823T2 - Schneller Analog-Digital-Wandler

Info

Publication number: DE602005005823T2
Application number: DE602005005823T
Authority: DE
Inventors: Oliver Dr. Landolt
Original assignee: Rohde and Schwarz GmbH and Co KG
Current assignee: Rohde and Schwarz GmbH and Co KG
Priority date: 2005-09-12
Filing date: 2005-09-12
Publication date: 2009-05-07
Anticipated expiration: 2025-09-13
Also published as: US20070057832A1; DE602005005823D1; EP1770866A1; EP1770866B1; JP2007082184A; US7394420B2; JP4727511B2

Description

Viele herkömmliche Architekturen für Analog/Digital-Umsetzer (ADC) wie z. B. Flash-Umsetzer und Faltungs- und Interpolationsumsetzer umfassen eine Schaltungsstufe – in dem vorliegenden Dokument Referenzleiter genannt –, die eine analoge Eingangsspannung mit einer Gruppe von konstanten Referenzspannungen vergleicht. Die konstanten Referenzspannungen sind üblicher Weise linear über den Eingangsspannungsbereich, der von dem ADC unterstützt wird, beabstandet. Die Referenzleiter umfasst üblicher Weise eine Schaltung, die die Referenzspannungen erzeugt und eine Gruppe von Differenzverstärkern, die die Differenzen zwischen einer Eingangsspannung und jeder Referenzspannung berechnet.
Das vorliegende Dokument beschreibt eine neuartige Referenzleiterschaltung, die die folgenden Vorteile aufweist:

(a) Das Eingangssignal propagiert zu den Ausgängen aller Differenzverstärker mit im Wesentlichen der gleichen Verzögerung.
(b) Die Implementierung ist vollständig differenziell.
(c) Die Referenzspannungen werden durch den Eingangs-Vorspannungsstrom der Differenzverstärker nicht gestört.

Keine der Differenzleiter-Implementierungen, die bislang veröffentlicht worden sind, weist all diese Eigenschaften auf. In der Tat können bei Abtastraten und Auflösungen, bei denen existierende ADC-Chips betrieben werden, zufrieden stellende ADC-Leistungen erreicht werden, sogar wenn die Referenzleiter einige dieser Merkmale nicht aufweist. Wenn jedoch die Abtastrate über 1 GS/s ansteigt, werden die obigen Merkmale zunehmend aus folgenden Gründen notwendig:

(a) Eine Verzögerungsabweichung (auch bekannt als Skew) zwischen den Differenzverstärkerausgängen muss weiterhin ein kleiner Anteil der Abtastperiode bleiben.
(b) Da die Abtastraten ansteigen, werden Verzögerungsangleichspezifikationen zunehmend strenger. Da die Transistoren schneller werden, nehmen ihre Durchbruchsspannungen ab. Daher müssen ADC-Implementierungen, die die Geschwindigkeitsgrenze hinaufsetzen, sogar mit kleineren Signalhüben betrieben werden. Eine vollständig differenzierte Architektur reduziert den Spannungshub, der von einem Differenzverstärkereingang gesehen wird, um die Hälfte verglichen mit einer einanschlüssigen (nicht differenziellen) oder einer pseudodifferenziellen Architektur.

Die Implementierung der Referenzleiter ist am Allgemeinsten in 1 beschrieben. Die Eingangsspannung V_in wird an einen Eingang jedes Differenzverstärkers angelegt. Der andere Verstärkereingang ist mit der Referenzspannung, die durch eine Kette von gleichen Widerständen R erzeugt wird, verbunden. Zwei Referenzspannungen V_min und V_max werden an die Endpunkte der Kette angelegt. Sie definieren die Grenzen des Referenzspannungsbereichs. Zwischenknoten der Kette führen zu linear beabstandeten Zwischenspannungen unter der Voraussetzung, dass die Differenzverstärkereingänge nur einen vernachlässigbaren Strom ziehen.
US 6,437,724 B1 offenbart eine elektronische Schaltung zum Wandeln eines analogen differenziellen Signals in ein entsprechendes digitales Signal und umfasst 2ⁿ Spannungsvergleiche, die jeweils einen ersten Eingangsanschluss, einen zweiten Eingangsanschluss und einen Ausgangsanschluss aufweisen. Ein erstes Netzwerk von 2ⁿ resistiven Elementen ist vorgesehen, an die ein erstes analoges Signal des differenziellen Signals angelegt wird, wobei das erste Netzwerk mehrere erste Netzwerkknoten aufweist, die jeweils mit dem ersten Eingangsanschluss eines entsprechenden der Vergleicher verbunden sind, und wobei einer der ersten Netzwerkknoten ein erster mittlerer Knoten ist, der mit dem ersten analogen Signal verbunden ist. Ein zweites Netzwerk von resistiven Elementen ist vorgesehen, an das ein erstes analoges Signal des differenziellen Signals angelegt wird, wobei das erste Netzwerk mehrere erste Netzwerkknoten aufweist, die jeweils mit dem ersten Eingangsanschluss eines entsprechenden der Vergleicher verbunden sind und wobei einer der ersten Netzwerkknoten ein erster mittlerer Knoten ist, der mit dem ersten analogen Signal verbunden ist. Ein zweites Netzwerk von 2ⁿ resistiven Elementen ist vorgesehen, an das ein zweites analoges Signal des differenziellen Signals angelegt wird, wobei das zweite Netzwerk mehrere zweite Netzwerkknoten aufweist, die jeweils mit dem zweiten Eingangsanschluss des entsprechenden der Vergleicher verbunden sind, und wobei einer der zweiten Netzwerkknoten einem zweiten mittleren Knoten entspricht, der mit dem zweiten analogen Signal verbunden ist. Die Schaltung verbindet ein differenzielles Eingangssignal mit den Kapazitäten.
Die Druckschrift WO 02/078191 A2 offenbart eine Stromfaltungszelle, die Stromeingänge und Stromausgänge aufweist. Eingangsströme sind von einem Strompfad zu einem weiteren übertragen und führen schließlich zu den Stromausgängen, um eine kontinuierliche Faltungscharakteristik bereitzustellen. Der Signalstrom durch einen der Strompfade muss um den Faltungspunkt in der Faltcharakteristik nicht notwendiger Weise Null sein.
Vergleicherausgänge in der Zelle stellen digitale Ausgänge zur Verfügung, die den Strömen der Stromeingänge entsprechen. Ein A/D-Umsetzer kann mithilfe dieser Stromfaltungsschaltungszellen in einer Kaskade und/oder in einer Parallelschaltung aufgebaut werden.
Die Druckschrift US 5,736,952 B1 offenbart einen differenziellen Hochgeschwindigkeits-Analog/Digital-Umsetzer (ADC). Der differenzielle Hochgeschwindigkeits-ADC umfasst einen Treiberabschnitt, einen Vergleicherabschnitt und einen Dekodiererabschnitt. Der Treiberabschnitt umfasst ein Paar von in Serie verschalteten Widerstandsleitern. Ein Emitterfolger-Transistorpaar für Eine positive Phase und eines für eine negative Phase ist mit dem Paar der in Reihe geschalteten Widerstandsleitern verbunden. Der Emitterfolgertransistor für die positive Phase und für die negative Phase weisen jeweils einen Kollektor auf, der mit einer Versorgungsspannung verbunden ist, und weisen jeweils einen Emitter auf, der mit einem entsprechenden Widerstandsleiter des Paars der in Reihe verschalteten Widerstandsleitern verbunden ist. Eine Wechselstromquelle für die positive Phase bzw. für die negative Phase treibt die Basis des entsprechenden Emitterfolgertransistors für die positive Phase bzw. für die negative Phase, um einen Bereich des ADCs festzulegen. Ein Stromquellentransistorpaar spannt den Emitterfolgertransistorpaar vor. Ein erster Transistor des Stromquellentransistorpaars liefert Strom an den positiven Phasenemitterfolgertransistor und ein zweiter Transistor des Stromquellentransistorpaars liefert Strom an den negativen Phasenemitterfolgertransistor.
Wenn in der Praxis die Differenzverstärker mit Hilfe von Bipolartransistoren in der Eingangsstufe implementiert werden, ziehen sie einen erheblichen signalabhängigen Eingangsgleichstrom, der die Verteilung der Referenzspannungen tendenziell verzerrt. Um diesen Effekt zu minimieren, muss der Wert der Widerstände R klein genug gewählt werden, dass der Gleichstrom durch die Kette viel größer ist, als die Eingangsströme des Differenzverstärkers. Diese Empfindlichkeit bezüglich der Verstärkereingangsströme ist ein Nachteil dieser Schaltung.
Ein weiterer Nachteil besteht darin, dass die Schaltung einanschlüssig (nicht differenziell) ist. Es ist möglich, eine pseudodifferenzielle Version dieser Schaltung zu erhalten, indem man zwei von ihnen kombiniert, aber diese Lösung führt nicht zu einer Reduzierung des Eingangssignalhubs, weil ein Eingang jedes Differenzverstärkers eine Gleichspannung bleibt. Eine echt differenzielle Referenzleiter-Implementierung wurde in J. Lee, P. Roux, U. V. Koc, T. Link, Y. Baeyens, Y. K. Chen, „A5-b10-GSample/s A/D converter for 10-Gb/s optical receivers", IEEE Journal of solid state circuits, Band 39, Nr. 10, Oktober 2004, Seiten 1671–1679. Diese Schaltung ist in 2 gezeigt. Die Eingangsspannung V_inp ist die positive Seite und V_inn die negative Seite einer differenziellen Eingangsspannung. Mithilfe der zwei Ketten von Widerständen R, über die ein Referenzstrom I_ref fließt, erhält man eine Anzahl von Zwischensignalen. Die Zwischensignale sind mit V_inp und V_inn identisch, ausgenommen für einen Gleichspannungsoffset, der durch R und I_ref bestimmt ist. In dieser Schaltung variieren die zwei Eingänge jedes Differenzverstärkers auf komplementäre Weise. Dadurch ist für den gleichen Differenzeingangsspannungsbereich, der an den Verstärkereingängen gesehen wird, der Spannungshub an den Eingängen V_inp und V_inn um einen Faktor von 2 kleiner als in der vorangehenden Schaltung. Dieses Merkmal ermöglicht eine erhebliche Reduzierung der nicht linearen Verzerrung, wenn die Eingangssignalamplitude ansonsten bewirken würde, dass die aktiven Schaltungen nahe der Grenze ihrer Durchbruchsspannung betrieben werden.
Ein erheblicher Nachteil der differenziellen Referenzleiterschaltung, die in 2 gezeigt ist, besteht darin, dass das Eingangssignal die Kette von Widerständen hinabpropagieren muss. Aufgrund der Eingangskapazität der Differenzverstärker wird das Signal verzögert und tiefpassgefiltert, wenn es die Kette nach unten durchläuft. Die Verzögerung von dem Eingang zu jedem differenziellen Verstärkerausgang hängt von der Anzahl der Widerstände in dem Signalpfad des entsprechenden Verstärkers ab. Dadurch kann die Verzögerung zwischen der positiven oder negativen Seite des gleichen Differenzverstärkers nicht gut in Übereinstimmung gebracht werden. Auch ist ein Skew zwischen den Ausgängen der Differenzverstärker unvermeidlich. Aus diesen Gründen kann die obige Schaltung in der Praxis nicht für ADC für sehr hohe Geschwindigkeiten verwendet werden.
Es kann gezeigt werden, dass die Eingangsvorspannungsströme des Differenzverstärkers die Genauigkeit und Linearität der obigen Referenzleiterschaltung in einem ähnlichen Maß wie die Schaltung der 1 beeinträchtigen.
Es ist Aufgabe der vorliegenden Erfindung, einen Analog/Digital-Umsetzer für hohe Geschwindigkeiten zur Verfügung zu stellen, der für differenzielle Signale geeignet ist und mit einer sehr hohen Genauigkeit arbeitet.
Diese Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Die abhängigen Ansprüche umfassen Weiterentwicklungen der Erfindung.
Gemäß der Erfindung umfasst der Analog/Digital-Umsetzer einen positiven (Plus-)Eingangsanschluss, einen negativen (Minus-)Eingangsanschluss, mehrere Differenzerfassungseinrichtungen zum Erfassen einer Spannungsdifferenz zwischen einem positiven Eingang und einem negativen Eingang, erste Widerstände, die jeden positiven Eingang jeder Differenzerfassungseinrichtung mit dem positiven Eingangsanschluss verbinden, zweite Widerstände, die jeden negativen Eingang jeder Differenzerfassungseinrichtung mit dem negativen Eingangsanschluss verbinden. Erste Stromquellen sind mit den positiven Eingängen zumindest einiger der Differenzerfassungseinrichtungen, die verschiedene Ströme erzeugen, verbunden. Zweite Stromquellen sind mit den negativen Eingängen von zumindest einem der Differenzerfassungseinrichtungen, die ebenfalls verschiedene Ströme erzeugen, verbunden.
Vorzugsweise steigt die Differenz der Ströme der ersten Stromquelle und der zweiten Stromquelle linear von Differenzerfassungseinrichtung zu Differenzerfassungseinrichtung an oder nimmt ab. Alternativ nimmt die Differenz der Ströme der ersten Stromquellen und der zweiten Stromquellen nicht-linear von Differenzerfassungseinrichtung zu Differenzerfassungseinrichtung zu oder nimmt ab.
Vorzugsweise weisen die ersten Widerstände und die zweiten Widerstände gleiche Widerstandswerte auf.
Vorzugsweise sind die Summen der Ströme der ersten und der zweiten Stromquelle, die mit den gleichen Differenzerfassungseinrichtungen verbunden sind, für jede Differenzerfassungseinrichtung gleich.
Vorzugsweise sind die Ströme, die durch die erste und zweite Stromquelle erzeugt werden, ganzzahlige Vielfache eines Referenzstroms.
Vorzugsweise sind die Referenzströme der ersten Stromquellen und die Referenzströme der zweiten Stromquellen identisch.
Vorzugsweise sind die ersten Stromquellen, die einen von Null unterschiedlichen Strom erzeugen, nur mit den positiven Eingängen einer ersten Gruppe von Differenzerfassungseinrichtungen verbunden, und die zweiten Stromquellen, die einen von Null verschiedenen Strom erzeugen, sind nur mit negativen Eingängen einer zweiten Gruppe von Differenzerfassungseinrichtungen verbunden, wobei die erste Gruppe und die zweite Gruppe keine identischen Differenzerfassungseinrichtungen umfassen.
Alternativ sind die Stromquellen, die einen von Null verschiedenen Strom erzeugen, entweder nur mit den positiven Eingängen oder nur mit den negativen Eingängen der Differenzerfassungseinrichtungen verbunden.
Alternativ weist eine erste Differenzerfassungseinrichtung eine Stromquelle nur an ihren negativen Eingang und eine letzte Differenzerfassungseinrichtung eine Stromquelle nur an ihrem positiven Eingang auf. Vorzugsweise weisen die verbleibenden Differenzerfassungseinrichtungen Stromquellen an ihren positiven Eingängen und ihren negativen Eingängen auf.
Der Vorteil dieser Schaltung gegenüber dem Stand der Technik besteht darin, dass sie alle nachfolgenden wünschenswerten Merkmale kombiniert:
Sie ist vollständig differenziell, wobei ein Signalhub an den Verstärkereingängen um einen Faktor von zwei reduziert werden kann. Weitere Vorteile einer differenziellen Topologie bestehen in der Unterdrückung von nicht-linearen Verzerrungstermen gerader Ordnung und einer guten Unterdrückung von Common Mode-Rauschquellen.
Die Verzögerung zwischen den Eingängen und einer Differenzverstärkerausgängen ist im Wesentlichen identisch, weil die gleichen Serienwiderstände und parasitären Lastkapazitäten durch das Signal auf allen Pfaden gesehen werden.
Die Referenzspannungen sind nicht gegenüber Eingangs-Bias-Strömen der Differenzverstärker empfindlich. Tatsächlich wird um einen Nulldurchgang der Eingangs-Bias-Strom im Wesentlichen an beiden Eingängen des Differenzverstärkers gleich, so dass der Spannungsabfall über den Widerständen an beiden Seiten identisch sein wird. Dieser Effekt wirkt sich nur auf die Common Mode-Eingangsspannung und nicht auf die differenzielle Spannung aus.
Eine Ausführungsform der Erfindung wird nun ausführlicher mit Bezug auf die Zeichnungen beschrieben. In den Zeichnungen zeigen:
1 eine Referenzleiter mit einem Anschluss gemäß dem Stand der Technik;
2 einen differenziellen Referenzleiter gemäß dem Stand der Technik;
3 eine erste Ausführungsform eines Analog/Digital-Umsetzers mit einer differenziellen Referenzleiter gemäß der Erfindung;
4 eine zweite Ausführungsform eines Analog/Digital-Umsetzers mit einer differenziellen Referenzleiter gemäß der vorliegenden Erfindung;
5 eine dritte Ausführungsform eines Analog/Digital-Umsetzers mit einer differenziellen Referenzleiter gemäß der vorliegenden Erfindung; und
6 eine vierte Ausführungsform eines Analog/Digital-Umsetzers mit einer differenziellen Referenzleiter gemäß der vorliegenden Erfindung.
Eine erste Ausführungsform der Referenzleiterschaltung ist in 3 gezeigt. Bei dieser Ausführungsform werden fünf Differenzerfassungseinrichtungen in der Implementierung für die Referenzleiter verwendet, wobei jedoch im Prinzip jede Anzahl verwendet werden kann. In dieser Schaltung wird ein Widerstand in den Signalpfad zwischen die Eingangsspannungen – V_inp und V_inn – und jedem Differenzverstärkereingang eingefügt. Es ist am besten, wenn alle Widerstände den gleichen Wert R aufweisen, sodass die Verzögerung über alle Signalpfade im Wesentlichen die gleichen sind. Ein Referenzgleichstrom wird an jedem Differenzverstärkereingang gezogen, wodurch ein Gleichspannungsabfall über dem betreffenden Widerstand bewirkt wird. Der Nulldurchgang jedes Differenzverstärkers wird durch eine Offset-Spannung, die zu R und zur Differenz zwischen den Referenzströmen, die an dem positiven und dem negativen Eingang des Differenzverstärkers gezogen werden, proportional ist, verschoben. Um die linear beabstandeten Offset-Spannungen zu erhalten, ist die nächstliegende Wahl, linear beabstandete Referenzströme zu verwenden.
In dem generellen Fall gibt es die Ströme I_p1 bis I_p5 und I_n1 bis I_n5, die in den Stromquellen erzeugt werden, die mit dem positiven und negativen Eingang der jeweiligen Differenzerfassungseinrichtung verbunden sind. In der nachfolgenden 4 ist der besondere Fall gezeigt, dass I_pk = (k – 1)·I_ref und I_nk = (5 – k)·I_ref entspricht, wobei k eine ganze Zahl zwischen 1 und 5 ist. Jedoch ist die Stromverteilung über die Stromquellen nicht auf die Beispiele beschränkt, wie weitere Beispiele zeigen werden. Für das Beispiel der 5 erhält man differenzielle Offset- Spannungen L·R·I_ref mit L ∈ {–4, –2, 0, 2, 4}. Andere differenzielle Offset-Spannungen und somit Spannungspegelverteilungen sind möglich. Beispiele wie in 5 und 6 können in geeigneter Weise in einer Matrixdarstellung dargestellt werden:
wobei die linke Seite jeder Matrix die linksseitigen Stromquellen in 3 und die rechte Seite der Matrix die rechtsseitigen Stromquellen in 3 darstellen. Insbesondere nicht lineare oder nicht ganzzahlige Verteilungen können angenommen werden. Im Allgemeinen wird die Schwelle eines Differenzverstärkers durch R·(I_pk – I_nk) verschoben.
Im Folgenden wird eine Ausführungsform ausführlich mit Bezug auf 3 beschrieben. Die Schaltung weist zwei Eingangsanschlüsse, die mit 1 und 2 bezeichnet sind, auf. Diese Eingangsanschlüsse können mit der positiven und negativen Spannung V_inp und V_inn eine Eingangsleitung, die ein differenzielles Signal trägt, verbunden werden.
Der Eingangsanschluss 1 der Analog/Digital-Umsetzerschaltung ist mit den Widerständen 3₁ , 3₂ , 3₃ , 3₄ , 3₅ verbunden. Die Widerstände 3₁ , 3₂ , 3₃ , 3₄ , 3₅ sowie die Stromquellen 7₁ , 7₂ , 7₃ , 7₄ , 7₅ sind mit den ersten Eingangsanschlüssen 9₁ , 9₂ , 9₃ , 9₄ , 9₅ der Differenzerfassungseinrichtungen 13₁ , 13₂ , 13₃ , 13₄ , 13₅ jeweils verbunden. Eine detektierte Differenz kann an den Ausgangsanschlüssen 11₁ , 11₂ , 11₃ , 11₄ , 11₅ der jeweiligen Differenzerfassungseinrichtung 13₁ , 13₂ , 13₃ , 13₄ , 13₅ abgegriffen werden.
Die Differenzerfassungseinrichtung 13₁ bis 13₅ detektiert eine Spannungsdifferenz zwischen ihren Eingangsanschlüssen 9₁ , 10₁ ; 9₂ , 10₂ ; 9₃ , 10₃ ; 9₄ , 10₄ bzw. 9₅ , 10₅ . Die Erfassungseinrichtung kann ein Vergleicher oder ein Differenzverstärker sein.
Die Ströme der ersten Stromquellen 7₁ , 7₂ , 7₃ , 7₄ , 7₅ , die in den nachfolgend beschriebenen Ausführungsformen der 4 gezeigt sind, sind ganzzahlige Vielfache von I_ref. Die Ströme sind Null, I_ref, 2 I_ref, 3 I_ref und 4 I_ref, die durch die Stromquellen 7₁ , 7₂ , 7₃ , 7₄ bzw. 7₅ erzeugt werden. Daher entsprechen die Spannungsabfälle über den Widerständen 3₁ , 3₂ , 3₃ , 3₄ und 3₅ Null, R·I_ref, R·2 + I_ref, R·3·I_ref bzw. R·4·I_ref. Folglich erhält man an den ersten (positiven) Eingängen 9₁ , 9₂ , 9₃ , 9₄ , 9₅ der Differenzerfassungseinrichtung eine Spannung: Null, V_inp, V_inp – R·I_ref, V_inp – R·2·I_ref, V_inp – R·3·I_ref, V_inp – R·4·I_ref.
Die Widerstände 4₁ , 4₂ , 4₃ , 4₄ , 4₅ des Analog-Digital-Umsetzers sind mit dem Eingangsanschluss 2 an einer Seite verbunden. Zweite Widerstände 4₁ , 4₂ , 4₃ , 4₄ , 4₅ sowie zweite Stromquellen 8₁ , 8₂ , 8₃ , 8₄ , 8₅ sind mit den zweiten (negativen) Eingängen 10₁ , 10₂ , 10₃ , 10₄ bzw. 10₅ der Differenzerfassungseinrichtung 13₁ , 13₂ , 13₃ , 13₄ bzw. 13₅ verbunden.
Die Ströme der zweiten Stromquellen 8₁ , 8₂ , 8₃ , 8₄ , und 8₅ sind auch ganzzahlige Vielfache von I_ref. Die Ströme der zweiten Stromquellen 8₁ , 8₂ , 8₃ , 8₄ , und 8₅ sind 4 I_ref, 3 I_ref, 2 I_ref, I_ref bzw. Null und wachsen in umgekehrter Reihenfolge als ihre Gegenspieler an, die mit den ersten Eingängen 9₁ , 9₂ , 9₃ , 9₄ , und 9₅ verbunden sind. Die Spannungsabfälle über die Widerstände 4₁ , 4₂ , 4₃ , 4₄ , und 4₅ sind folglich R·4 I_ref, R·3 I_ref, R·2 I_ref, R·I_ref und Null. Somit erhalten an den Eingangsanschlüssen 10₁ , 10₂ , 10₃ , 10₄ , 10₅ die Differenzerfassungseinrichtungen 13₁ , 13₂ , 13₃ , 13₄ und 13₅ eine Spannung: V_inn – R·4 I_ref, V_inn – R·3 I_ref, V_inn – R·2 I_ref, V_inn – R·3 I_ref, V_inn.
Bei der obigen Matrixdarstellung der Spannungen V_p und V_n der linken Seite und der rechten Seite erhält man:
Der allgemeine Fall, der in 3 gezeigt ist, stellt auch den praktischen Ansatz dar, bei dem bei jedem Eingang einer Differenzerfassungsschaltung eine Stromquelle angeordnet ist, um die gleichen kapazitiven Eingangscharakteristik für alle Kombinationen von Widerständen (3₁ –3₅ ; 4₁ –4₅ ; Stromquellen (7₁ –7₅ ; 8₁ –8₅ ) und Differenzerfassungseinrichtungen (13₁ –13₅ ) zur Verfügung zu stellen.
Bezüglich des mit Bezug auf 2 beschriebenen Stands der Technik wird der Strom der Stromquellen, die tatsächlich als Stromsenken betrieben werden, über die Eingangsanschlüsse V_inp und V_inn über eine geeignete Treiberschaltung bereitgestellt, wie z. B. ein Emitterfolger. Im Unterschied zum Stand der Technik muss I_ref nicht streng an die Stromamplitude angepasst werden, die hinsichtlich der Eingangsströme der Differenzerfassungseinrichtungen groß ist. Eine Differenzerfassungseinrichtung stellt eine Information über das Spannungsniveau zur Verfügung, wenn die Spannung an beiden Eingängen, z. B. Eingang 9₃ und 10₃ annähernd gleich sind. In diesem Beispiel sind die Eingangsströme beider, des ersten und zweiten Eingangsanschlusses, ebenfalls gleich, so dass die Spannungsdifferenz nicht beeinträchtigt wird.
Eine vorsichtige Analyse zeigt, dass die Schaltung der 3 eine engere Toleranzen der Widerstandswerte erfordert, als die Schaltungen, die auf Widerstandsketten basieren, um eine vorgegebene Gesamtgenauigkeit zu erreichen. Aus diesem Grund kann es notwendig sein, in einigen Fällen die Referenzströme zu kalibrieren, um die Genauigkeitsanforderungen einzuhalten.
4 zeigt die Beispielschaltung, bei der die Stromamplitude k·I_ref auf die Weise verteilt sind, dass k von 0 startet und bis 4 von der Differenzerfassungseinrichtung 13₁ bis zur Differenzerfassungseinrichtung 13₅ für die linksseitigen Stromquellen 7₁ bis 7₅ in 3 hochzählt und von 4 bis 0 für die rechtsseitigen Quellen 8₁ bis 8₅ in 3 herabzählt. Die Anordnung der Widerstände 3₁ , 3₂ , 3₃ , 3₄ und 3₅ hat sich nicht geändert, so dass sie noch an einer Seite mit dem positiven Eingangsanschluss 1 und an der anderen Seite mit dem positiven Eingang 9₁ bis 9₅ der Differenzerfassungseinrichtung 13₁ bis 13₅ verbunden sind. Auch sind die Widerstände 4₁ bis 4₅ an einer Seite mit den negativen Eingängen 10₁ bis 10₅ und an der anderen Seite mit dem negativen Eingangsanschluss 2 verbunden. Die Stromquellen mit den Strömen von Null sind in der Zeichnung weggelassen worden. Für das Beispiel der 4 erhält man differenzielle Offset-spannungen L·R·I_ref mit L ∈ {–4, –2‚ 0‚ 2, 4}, die eine lineare Verteilung der Differenzspannungen zur Verfügung stellen.
5 zeigt eine Ausführungsform, bei der die Ströme der linksseitigen Stromquellen 7₁ bis 7₅ der 3 alle auf Null gesetzt werden und die rechtsseitigen Stromquellen 8₁ bis 8₅ Ströme bereitstellen, die den differenziellen Offset-Spannungen der in 4 gezeigten Schaltung entsprechen. Die Matrixdarstellung der Stromverteilung ist in diesem Fall:
6 zeigt als eine Ausführungsform der Erfindung einen Analog-Digital-Umsetzer mit einer asymmetrischen Verteilung der Stromquellen. Wie in 5 sind Stromquellen mit einem Strom von Null weggelassen und die entsprechende Matrixdarstellung kann wie folgt angegeben werden:
Die Erfindung ist nicht auf die obigen Ausführungsformen beschränkt und kann mit verschiedenen Implementierungen verwendet werden. Die Stromquellen und die Eingangsstufen der Differenzverstärker können in Bipolartechnologie implementiert werden, jedoch auch in CMOS-Technologie. Die Stromquellen können als Stromspiegelschaltungen aufgebaut sein. Alle Merkmale, die in dieser Beschreibung beschrieben wurden und in den beigefügten Zeichnungen gezeigt sind, können kombiniert werden.

Claims

Analog/Digital-Umsetzer, mit einem positiven Eingangsanschluss (1), einem negativen Eingangsanschluss (2), mehreren Differenzerfassungseinrichtungen (13₁ , 13₂ , 13₃ , 13₄ , 13₅ ), wobei jede Differenzerfassungseinrichtung (13₁ , 13₂ , 13₃ , 13₄ , 13₅ ) einen positiven und einen negativen Eingang besitzt, zum Erfassen einer Spannungsdifferenz zwischen dem positiven Eingang (9₁ , 9₂ , 9₃ , 9₄ , 9₅ ) und dem negativen Eingang (10₁ , 10₂ , 10₃ , 10₄ , 10₅ ), ersten Widerständen (3₁ , 3₂ , 3₃ , 3₄ , 3₅ ), die jeden positiven Eingang (9₁ , 9₂ , 9₃ , 9₄ , 9₅ ) jeder Differenzerfassungseinrichtung (13₁ , 13₂ , 13₃ , 13₄ , 13₅ ) mit dem positiven Eingangsanschluss (1) verbinden, zweiten Widerständen (4₁ , 4₂ , 4₃ , 4₄ , 4₅ ), die jeden negativen Eingang (10₁ , 10₂ , 10₃ , 10₄ , 10₅ ) jeder Differenzerfassungseinrichtung (13₁ , 13₂ , 13₃ , 13₄ , 13₅ ) mit dem negativen Eingangsanschluss (2) verbinden, und wenigstens einer Stromquelle, dadurch gekennzeichnet, dass die ersten Widerstände (13₁ , 13₂ , 13₃ , 13₄ , 13₅ ) und/oder die zweiten Widerstände (4₁ , 4₂ , 4₃ , 4₄ , 4₅ ) den jeweiligen Eingangsanschluss (1; 2) in der Konfiguration eines sternförmigen Netzes direkt mit dem jeweiligen Eingang (9₁ , 9₂ , 9₃ , 9₄ , 9₅ ; 10₁ , 10₂ , 10₃ , 10₄ , 10₅ ) der Differenzerfassungseinrichtung (13₁ , 13₂ , 13₃ , 13₄ , 13₅ ) verbinden.
Analog/Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, dass wenigstens zwei erste Stromquellen (7₁ , 7₂ , 7₃ , 7₄ , 7₅ ) mit dem positiven Eingang (9₁ , 9₂ , 9₃ , 9₄ , 9₅ ) von wenigstens zwei der Differenzerfassungseinrichtungen (13₁ , 13₂ , 13₃ , 13₄ , 13₅ ) zum Erzeugen unterschiedlicher Ströme (I_ref, 2 I_ref, 3 I_ref, 4 I_ref) verbunden sind und/oder wenigstens zwei zweite Stromquellen (8₁ , 8₂ , 8₃ , 8₄ , 8₅ ) mit dem negativen Eingang (10₁ , 10₂ , 10₃ , 10₄ , 10₅ ) von wenigstens zwei der Differenzerfassungseinrichtungen (13₁ , 13₂ , 13₃ , 13₄ , 13₅ ) zum Erzeugen unterschiedlicher Ströme (4 I_ref, 3 I_ref, 2 I_ref, I_ref) verbunden sind.
Analog/Digital-Umsetzer nach Anspruch 2, dadurch gekennzeichnet, dass die Differenz der Ströme der ersten Stromquellen (I_ref, 2 I_ref, 3 I_ref, 4 I_ref) und/oder der zweiten Stromquellen (4 I_ref, 3 I_ref, 2 I_ref, I_ref) von einer Differenzerfassungseinrichtung (13₁ , 13₂ , 13₃ , 13₄ ) zur nächsten Differenzerfassungseinrichtung (13₂ , 13₃ , 13₄ , 13₅ ) linear größer oder kleiner wird.
Analog/Digital-Umsetzer nach Anspruch 2, dadurch gekennzeichnet, dass die Differenz der Ströme der ersten Stromquellen (7₁ , 7₂ , 7₃ , 7₄ , 7₅ ) und/oder der zweiten Stromquellen (8₁ , 8₂ , 8₃ , 8₄ , 8₅ ) von einer Differenzerfassungseinrichtung (13₁ , 13₂ , 13₃ , 13₄ ) zur nächsten Differenzerfassungseinrichtung (13₂ , 13₃ , 13₄ , 13₅ ) nichtlinear größer oder kleiner wird.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die ersten Widerstände (13₁ , 13₂ , 13₃ , 13₄ ) gleiche Widerstandswerte haben.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die zweiten Widerstände (4₁ , 4₂ , 4₃ , 4₄ , 4₅ ) gleiche Widerstandswerte haben.
Analog/Digital-Umsetzer nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass Summen (I_p1 + I_n1, I_p2 + I_n2, I_p3 + I_n3, I_p4 + I_n4, I_p5 + I_n5) von Strömen der ersten und zweiten Stromquellen (7₁ , 8₁ ; 7₂ , 8₂ ; 7₃ , 8₃ ; 7₄ , 8₄ ; 7₅ , 8₅ ), die mit der gleichen Differenzerfassungseinrichtung (13₁ , 13₂ , 13₃ , 13₄ , 13₅ ) verbunden sind, für jede Differenzerfassungseinrichtung (13₁ , 13₂ , 13₃ , 13₄ , 13₅ ) gleich sind.
Analog/Digital-Umsetzer nach einem der Ansprüche 2 bis 4 oder 7, dadurch gekennzeichnet, dass die durch die ersten und zweiten Stromquellen (7₁ –7₅ , 8₁ –8₅ ) erzeugten Ströme (I_ref, 2 I_ref, 3 I_ref, 4 I_ref) ganzzahlige Vielfache eines Referenzstroms (I_ref) sind.
Analog/Digital-Umsetzer nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass in einer Konfiguration eine der Differenzerfassungseinrichtungen (13₁ ) keine direkt mit ihrem positiven Eingang (9₁ ) verbundene Stromquelle (7₁ ) besitzt.
Analog/Digital-Umsetzer nach Anspruch 9, dadurch gekennzeichnet, dass in der einen Konfiguration eine andere der Differenzerfassungseinrichtungen (13₅ ) keine direkt mit ihrem negativen Eingang (10₅ ) verbundene Stromquelle (8₅ ) besitzt.
Analog/Digital-Umsetzer nach Anspruch 10, dadurch gekennzeichnet, dass in der einen Konfiguration die übrigen Differenzerfassungseinrichtungen (13₂ –13₄ ) Stromquellen (7₂ , 8₂ ; 7₃ , 8₃ ; 7₄ , 8₄ ) haben, die direkt mit ihren jeweiligen positiven Eingängen (9₂ , 9₃ , 9₄ ) und ihren jeweiligen negativen Eingängen (10₂ , 10₃ , 10₄ ) verbunden sind.
Analog/Digital-Umsetzer nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in einer zweiten Konfiguration keine Differenzerfassungseinrichtungen (13₁ –13₅ ) eine direkt mit dem negativen Eingang (9₁ –9₅ ) verbundene Stromquelle besitzt und keine der Differenzerfassungseinrichtungen (13₁ –13₅ ) eine direkt mit dem positiven Eingang (10₁ –10₅ ) verbundene Stromquelle besitzt.
Analog/Digital-Umsetzer nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in einer dritten Konfiguration einige der Differenzerfassungseinrichtungen (13₁ , 13₂ ) keine direkt mit dem positiven Eingang (9₁ , 9₂ ) verbundene Stromquelle besitzen und einige der Differenzerfassungseinrichtungen (13₄ , 13₅ ) keine direkt mit dem negativen Eingang (10₄ , 10₅ ) verbundene Stromquelle besitzen.