CN202353537U - 信号调节电路 - Google Patents
信号调节电路 Download PDFInfo
- Publication number
- CN202353537U CN202353537U CN2011205163149U CN201120516314U CN202353537U CN 202353537 U CN202353537 U CN 202353537U CN 2011205163149 U CN2011205163149 U CN 2011205163149U CN 201120516314 U CN201120516314 U CN 201120516314U CN 202353537 U CN202353537 U CN 202353537U
- Authority
- CN
- China
- Prior art keywords
- output
- signal
- input
- links
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种信号调节电路，包括一第一数据输入端、一第二数据输入端、一第一基准电压输入端、一第二基准电压输入端、一时钟信号输入端、一数据驱动单元、一第一输出端、一第二输出端、一第一比较器、一第二比较器、一编码器及一偏置控制器，所述编码器对第一比较器与第二比较器输出的电压进行编码后输出用于调节输出信号的输出摆幅的数字调节信号至偏置控制器，所述偏置控制器在时钟信号的上升沿采集并解码编码器输出的数字调节信号，产生一偏置电流信号至数据驱动单元，所述数据驱动单元根据偏置电流信号将输出信号的输出摆幅调节至需要的范围。本实用新型结构简单且能够自动调节输出信号的输出摆幅。
Description
技术领域
本实用新型涉及一种调节电路，尤指一种结构简单且能够自动调节输出信号的输出摆幅的信号调节电路。
背景技术
输出信号的输出摆幅指的是特定负载条件下，输出信号的最大值和最小值之差，是判断输出信号能力的一种指标。
在现有技术中，输出信号的输出摆幅往往是不确定的，会随着工艺角和负载的变化而变化，如果想要使得输出信号的输出摆幅满足设计需要的范围，通常需要人工设置来调节输出信号的输出摆幅，操作较复杂且花费的时间较长，因此有必要提供一种结构简单且能够自动调节输出信号的输出摆幅的信号调节电路。
发明内容
鉴于以上内容，有必要提供一种结构简单且能够自动调节输出信号的输出摆幅的信号调节电路。
一种信号调节电路，所述信号调节电路包括一第一数据输入端、一第二数据输入端、一用于输入一需要的输出摆幅范围的最小电压值的第一基准电压输入端、一用于输入一需要的输出摆幅范围的最大电压值的第二基准电压输入端、一用于输入一时钟信号的时钟信号输入端、一与所述第一数据输入端及所述第二数据输入端相连的数据驱动单元、一与所述数据驱动单元相连的第一输出端、一与所述数据驱动单元相连的第二输出端、一与所述第一输出端及所述第一基准电压输入端相连的第一比较器、一与所述第一输出端及所述第二基准电压输入端相连的第二比较器、一与所述第一比较器及所述第二比较器相连的编码器及一与所述编码器及所述时钟信号输入端相连的偏置控制器，所述编码器对所述第一比较器与所述第二比较器输出的电压进行编码后输出用于调节输出信号的输出摆幅的数字调节信号至所述偏置控制器，所述偏置控制器在所述时钟信号的上升沿采集并解码所述编码器输出的数字调节信号，产生一偏置电流信号至所述数据驱动单元，所述数据驱动单元根据所述偏置电流信号将输出信号的输出摆幅调节至需要的范围。
优选地，所述数据驱动单元包括一驱动器、一与所述驱动器及所述第一输出端相连的第一电阻及一与所述驱动器及所述第二输出端相连的第二电阻，所述第一电阻的阻值与所述第二电阻的阻值相等。
优选地，所述第一数据输入端与所述驱动器的一正相输入端相连，所述第二数据输入端与所述驱动器的一反相输入端相连，所述驱动器的一正相输出端与所述第二输出端及所述第二电阻的一端相连，所述驱动器的一反相输出端与所述第一输出端、所述第一电阻的一端、所述第一比较器的一正相输入端及所述第二比较器的一反相输入端相连。
优选地，所述第一基准电压输入端与所述第一比较器的一反相输入端相连，所述第二基准电压输入端与所述第二比较器的一正相输入端相连。
优选地，所述第一比较器的一输出端与所述编码器的一第一输入端相连，所述第二比较器的一输出端与所述编码器的一第二输入端相连。
优选地，所述编码器的三个输出端分别与所述偏置控制器的三个输入端相连，所述偏置控制器的一输出端与所述驱动器的一调节控制端相连，所述偏置控制器的一时钟输入端与所述时钟信号输入端相连。
优选地，所述编码器分别输出三个用于调节输出信号的输出摆幅的数字调节信号A0、A1、A2至所述偏置控制器，其中信号A0代表需要增大输出摆幅，信号A1代表需要减小输出摆幅，信号A2代表输出摆幅保持不变。
相对现有技术，本实用新型信号调节电路能够自动调节输出信号的输出摆幅，无需通过人工设置，结构简单，且保证了输出信号的输出摆幅不随工艺角和负载的变化而变化。
附图说明
图1为本实用新型信号调节电路较佳实施方式的系统架构图。
图2为本实用新型信号调节电路较佳实施方式的电路图。
具体实施方式
请参阅图1，本实用新型信号调节电路较佳实施方式包括一第一数据输入端、一第二数据输入端、一第一基准电压输入端、一第二基准电压输入端、一时钟信号输入端、一与该第一数据输入端及该第二数据输入端相连的数据驱动单元、一与该数据驱动单元相连的第一输出端、一与该数据驱动单元相连的第二输出端、一与该第一输出端及该第一基准电压输入端相连的第一比较器、一与该第一输出端及该第二基准电压输入端相连的第二比较器、一与该第一比较器及该第二比较器相连的编码器及一与该编码器及该时钟信号输入端相连的偏置控制器。
请同时参阅图2，图2为本实用新型信号调节电路较佳实施方式的电路图。其中，该第一数据输入端为图中所示的第一数据输入端DATA+；该第二数据输入端为图中所示的第二数据输入端DATA-；该第一基准电压输入端为图中所示的第一基准电压输入端VREF1；该第二基准电压输入端为图中所示的第二基准电压输入端VREF2；该时钟信号输入端为图中所示的时钟信号输入端CLK；该数据驱动单元包括一驱动器DRIVE、一第一电阻RL-及一第二电阻RL+；该第一输出端为图中所示的第一输出端VOUT-；该第二输出端为图中所示的第二输出端VOUT+；该第一比较器为图中所示的第一比较器CMP1；该第二比较器为图中所示的第二比较器CMP2；该编码器为图中所示的编码器CODE；该偏置控制器为图中所示的偏置控制器CTR_B。
该第一数据输入端DATA+与该第二数据输入端DATA-用于输入一对差分数据信号；该第一基准电压输入端VREF1用于输入一满足设计需要的输出摆幅范围的最小电压值，该第二基准电压输入端VREF2用于输入一满足设计需要的输出摆幅范围的最大电压值；该时钟信号输入端CLK用于输入一时钟信号至该偏置控制器CTR_B；该驱动器DRIVE用于将该第一数据输入端DATA+与该第二数据输入端DATA-输入的一对差分数据信号转换为一对模拟的差分信号并分别驱动到该第一输出端VOUT-与该第二输出端VOUT+上，并根据该偏置控制器CTR_B传送的一偏置电流信号IBIAS将输出信号的输出摆幅调节至设计需要的范围；该第一电阻RL-与该第二电阻RL+为该驱动器DRIVE的负载电阻，且第一电阻RL-的阻值与第二电阻RL+的阻值相等；该第一比较器CMP1将该第一输出端VOUT-的输出信号与该第一基准电压输入端VREF1输入的最小电压值进行比较后输出一第一指示电压V1至该编码器CODE；该第二比较器CMP2将该第一输出端VOUT-的输出信号与该第二基准电压输入端VREF2输入的最大电压值进行比较后输出一第二指示电压V2至该编码器CODE；该编码器CODE对接收的第一指示电压V1与第二指示电压V2进行编码后输出三个用于调节输出信号的输出摆幅的数字调节信号A0、A1、A2至该偏置控制器CTR_B，其中A0代表需要增大输出摆幅，A1代表需要减小输出摆幅，A2代表输出摆幅保持不变；该偏置控制器CTR_B在该时钟信号输入端CLK输入时钟信号的上升沿采集该编码器CODE输出的三个数字调节信号A0、A1、A2，并对其进行解码后产生相应的偏置电流信号IBIAS至该驱动器DRIVE。
本实用新型信号调节电路较佳实施方式的连接关系如下：该第一数据输入端DATA+与该驱动器DRIVE的一正相输入端相连，该第二数据输入端DATA-与该驱动器DRIVE的一反相输入端相连，该驱动器DRIVE的一正相输出端与该第二输出端VOUT+及该第二电阻RL+的一端相连，该驱动器DRIVE的一反相输出端与该第一输出端VOUT-、该第一电阻RL-的一端、该第一比较器CMP1的一正相输入端及该第二比较器CMP2的一反相输入端相连。该第一基准电压输入端VREF1与该第一比较器CMP1的一反相输入端相连，该第二基准电压输入端VREF2与该第二比较器CMP2的一正相输入端相连。该第一比较器CMP1的一输出端与该编码器CODE的一第一输入端in1相连，该第二比较器CMP2的一输出端与该编码器CODE的一第二输入端in2相连。该编码器CODE的三个输出端out0、out1、out2分别与该偏置控制器CTR_B的三个输入端in00、in11、in22相连，该偏置控制器CTR_B的一输出端Iout与该驱动器DRIVE的一调节控制端CTR相连，该偏置控制器CTR_B的一时钟输入端Iclk与该时钟信号输入端CLK相连。
本实用新型信号调节电路的工作原理如下：
当该第一输出端VOUT-输出的电压值均小于该第一基准电压输入端VREF1与该第二基准电压输入端VREF2输入的电压值时，该第一比较器CMP1输出的第一指示电压V1为低电平，该第二比较器CMP2输出的第二指示电压V2为高电平；当该第一输出端VOUT-输出的电压值均大于该第一基准电压输入端VREF1与该第二基准电压输入端VREF2输入的电压值时，该第一比较器CMP1输出的第一指示电压V1为高电平，该第二比较器CMP2输出的第二指示电压V2为低电平；当该第一输出端VOUT-输出的电压值大于该第一基准电压输入端VREF1输入的电压值且小于该第二基准电压输入端VREF2输入的电压值时，该第一比较器CMP1输出的第一指示电压V1为高电平，该第二比较器CMP2输出的第二指示电压V2也为高电平。
该驱动器DRIVE将该第一数据输入端DATA+与该第二数据输入端DATA-输入的一对差分数据信号转换为一对模拟的差分信号并分别驱动到该第一输出端VOUT-与该第二输出端VOUT+上，假设该第二输出端VOUT+的电压为低电平，其电压值与接地端GND的电压相同，该第一输出端VOUT-的电压为高电平，其电压信号的摆幅即为输出信号的输出摆幅。该第一比较器CMP1比较该第一输出端VOUT-的电压与该第一基准电压输入端VREF1的输入电压，输出相应的第一指示信号V1至该编码器CODE；该第二比较器CMP2比较该第一输出端VOUT-的电压与该第二基准电压输入端VREF2的输入电压，输出相应的第二指示电压V2至该编码器CODE。该编码器CODE对接收的第一指示电压V1与第二指示电压V2进行编码后输出三个用于调节输出信号的输出摆幅的数字调节信号A0、A1、A2至该偏置控制器CTR_B，该偏置控制器CTR_B在该时钟信号输入端CLK输入时钟信号的上升沿采集该编码器CODE输出的三个数字调节信号A0、A1、A2，并对其进行解码后产生相应的偏置电流信号IBIAS至该驱动器DRIVE，该驱动器DRIVE根据该偏置电流信号IBIAS将输出信号的输出摆幅调节至设计需要的范围。
由于该第一输出端VOUT-的电压与该第一基准电压输入端VREF1输入的电压及该第二基准电压输入端VREF2输入的电压之间的大小关系有三种情况，现分别进行描述：
（1）当该第一输出端VOUT-输出的电压值均小于该第一基准电压输入端VREF1与该第二基准电压输入端VREF2输入的电压值时，该第一比较器CMP1输出的第一指示电压V1为低电平，该第二比较器CMP2输出的第二指示电压V2为高电平，该编码器CODE对接收的第一指示电压V1与第二指示电压V2进行编码后得到信号A0为高电平、信号A1为低电平、信号A2为低电平；该偏置控制器CTR_B在该时钟信号输入端CLK输入时钟信号的上升沿采集该编码器CODE输出的三个数字调节信号A0、A1、A2后，并对其进行解码后，增大偏置电流信号IBIAS的电流大小，该驱动器DRIVE根据该偏置电流信号IBIAS将输出信号的输出摆幅相应增大并保持至下一个时钟周期。
（2）当该第一输出端VOUT-输出的电压值均大于该第一基准电压输入端VREF1与该第二基准电压输入端VREF2输入的电压值时，该第一比较器CMP1输出的第一指示电压V1为高电平，该第二比较器CMP2输出的第二指示电压V2为低电平，该编码器CODE对接收的第一指示电压V1与第二指示电压V2进行编码后得到信号A0为低电平、信号A1为高电平、信号A2为低电平；该偏置控制器CTR_B在该时钟信号输入端CLK输入时钟信号的上升沿采集该编码器CODE输出的三个数字调节信号A0、A1、A2后，并对其进行解码后，减小偏置电流信号IBIAS的电流大小，该驱动器DRIVE根据该偏置电流信号IBIAS将输出信号的输出摆幅相应减小并保持至下一个时钟周期。
（3）当该第一输出端VOUT-输出的电压值大于该第一基准电压输入端VREF1输入的电压值且小于该第二基准电压输入端VREF2输入的电压值时，该第一比较器CMP1输出的第一指示电压V1为高电平，该第二比较器CMP2输出的第二指示电压V2也为高电平，该编码器CODE对接收的第一指示电压V1与第二指示电压V2进行编码后得到信号A0为低电平、信号A1为低电平、信号A2为高电平；该偏置控制器CTR_B在该时钟信号输入端CLK输入时钟信号的上升沿采集该编码器CODE输出的三个数字调节信号A0、A1、A2后，并对其进行解码后，保持偏置电流信号IBIAS的电流大小不变，该驱动器DRIVE根据该偏置电流信号IBIAS将输出信号的输出摆幅保持不变并保持至下一个时钟周期。
当该偏置控制器CTR_B连续采集到信号A0为低电平、信号A1为低电平、信号A2为高电平的状态累计到十个周期以上时，则可以得出该信号调节电路已将输出信号的输出摆幅调节成功，此时，该偏置控制器CTR_B将整个电路自动断开。
本实用新型信号调节电路能够自动调节输出信号的输出摆幅，无需通过人工设置，结构简单，且保证了输出信号的输出摆幅不随工艺角和负载的变化而变化。
Claims (7)
1. 一种信号调节电路，其特征在于：所述信号调节电路包括一第一数据输入端、一第二数据输入端、一用于输入一需要的输出摆幅范围的最小电压值的第一基准电压输入端、一用于输入一需要的输出摆幅范围的最大电压值的第二基准电压输入端、一用于输入一时钟信号的时钟信号输入端、一与所述第一数据输入端及所述第二数据输入端相连的数据驱动单元、一与所述数据驱动单元相连的第一输出端、一与所述数据驱动单元相连的第二输出端、一与所述第一输出端及所述第一基准电压输入端相连的第一比较器、一与所述第一输出端及所述第二基准电压输入端相连的第二比较器、一与所述第一比较器及所述第二比较器相连的编码器及一与所述编码器及所述时钟信号输入端相连的偏置控制器，所述编码器对所述第一比较器与所述第二比较器输出的电压进行编码后输出用于调节输出信号的输出摆幅的数字调节信号至所述偏置控制器，所述偏置控制器在所述时钟信号的上升沿采集并解码所述编码器输出的数字调节信号，产生一偏置电流信号至所述数据驱动单元，所述数据驱动单元根据所述偏置电流信号将输出信号的输出摆幅调节至需要的范围。
2. 如权利要求1所述的信号调节电路，其特征在于：所述数据驱动单元包括一驱动器、一与所述驱动器及所述第一输出端相连的第一电阻及一与所述驱动器及所述第二输出端相连的第二电阻，所述第一电阻的阻值与所述第二电阻的阻值相等。
3. 如权利要求2所述的信号调节电路，其特征在于：所述第一数据输入端与所述驱动器的一正相输入端相连，所述第二数据输入端与所述驱动器的一反相输入端相连，所述驱动器的一正相输出端与所述第二输出端及所述第二电阻的一端相连，所述驱动器的一反相输出端与所述第一输出端、所述第一电阻的一端、所述第一比较器的一正相输入端及所述第二比较器的一反相输入端相连。
4. 如权利要求3所述的信号调节电路，其特征在于：所述第一基准电压输入端与所述第一比较器的一反相输入端相连，所述第二基准电压输入端与所述第二比较器的一正相输入端相连。
5. 如权利要求4所述的信号调节电路，其特征在于：所述第一比较器的一输出端与所述编码器的一第一输入端相连，所述第二比较器的一输出端与所述编码器的一第二输入端相连。
6. 如权利要求5所述的信号调节电路，其特征在于：所述编码器的三个输出端分别与所述偏置控制器的三个输入端相连，所述偏置控制器的一输出端与所述驱动器的一调节控制端相连，所述偏置控制器的一时钟输入端与所述时钟信号输入端相连。
7. 如权利要求6所述的信号调节电路，其特征在于：所述编码器分别输出三个用于调节输出信号的输出摆幅的数字调节信号A0、A1、A2至所述偏置控制器，其中信号A0代表需要增大输出摆幅，信号A1代表需要减小输出摆幅，信号A2代表输出摆幅保持不变。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011205163149U CN202353537U (zh) | 2011-12-13 | 2011-12-13 | 信号调节电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011205163149U CN202353537U (zh) | 2011-12-13 | 2011-12-13 | 信号调节电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202353537U true CN202353537U (zh) | 2012-07-25 |
Family
ID=46542497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011205163149U Expired - Fee Related CN202353537U (zh) | 2011-12-13 | 2011-12-13 | 信号调节电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202353537U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420588A (zh) * | 2011-12-13 | 2012-04-18 | 四川和芯微电子股份有限公司 | 信号调节电路及方法 |
| CN114489226A (zh) * | 2022-04-02 | 2022-05-13 | 新港海岸(北京)科技有限公司 | 一种输入输出电压摆幅线性度的补偿电路及方法 |
-
2011
- 2011-12-13 CN CN2011205163149U patent/CN202353537U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420588A (zh) * | 2011-12-13 | 2012-04-18 | 四川和芯微电子股份有限公司 | 信号调节电路及方法 |
| CN114489226A (zh) * | 2022-04-02 | 2022-05-13 | 新港海岸(北京)科技有限公司 | 一种输入输出电压摆幅线性度的补偿电路及方法 |
| CN114489226B (zh) * | 2022-04-02 | 2022-07-01 | 新港海岸(北京)科技有限公司 | 一种输入输出电压摆幅线性度的补偿电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101938328B (zh) | 信号处理装置、信息处理装置、编码方法和数据传输方法 | |
| CN104777869B (zh) | 一种动态调整参考电压的快速响应的低压差线性稳压器 | |
| CN102420588A (zh) | 信号调节电路及方法 | |
| CN104660227A (zh) | 适用于多电平脉冲幅度调制的自适应连续时间线性均衡器 | |
| CN102364500B (zh) | 无源rfid或非接触式智能卡芯片动态频率调整电路 | |
| US20150049835A1 (en) | Multilevel signal transmission system capable of transmitting multilevel data signal without signal distortion and correctly determining voltage level | |
| CN104218951A (zh) | 半导体器件以及半导体器件的操作方法 | |
| US9215111B2 (en) | Transmission circuit for I/O interface and signal transmission method thereof | |
| CN103957056A (zh) | 兼容智能手机的可见光通信系统 | |
| CN202353537U (zh) | 信号调节电路 | |
| CN111416600B (zh) | 基于电流模整流器结构的自适应阈值pam4解码器 | |
| KR20140079083A (ko) | 듀티 사이클 보정 장치 및 방법, 그리고 그를 이용하는 수신기 | |
| CN102185248A (zh) | 激光器输出光功率的数字控制方法及系统 | |
| CN109246037B (zh) | 用于高速串行数据传输的驱动器以及高速串行接口发射机 | |
| CN109308275B (zh) | 一种正交编码脉冲的转换系统及方法 | |
| CN102624360B (zh) | 具有自动调节输出信号占空比功能的倍频电路及系统 | |
| CN110274687A (zh) | 光强检测电路和方法 | |
| CN103762959A (zh) | 一种信号占空比与周期检测系统及方法 | |
| CN105810239A (zh) | 延迟电路以及采用该延迟电路的ddr系统 | |
| CN201674522U (zh) | 自适应均衡器 | |
| KR102679564B1 (ko) | 송신기 회로, 데이터 송신 방법 및 전자 시스템 | |
| CN203851146U (zh) | 突发式低抖动光模块 | |
| US11424624B2 (en) | Transmitter circuit, data transmission method, and electronic system | |
| CN101976092A (zh) | 一种压降自动调整的串联回路取电电路 | |
| CN102355245A (zh) | 信号调节电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9 Patentee after: IPGoal Microelectronics (Sichuan) Co., Ltd. Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu Patentee before: IPGoal Microelectronics (Sichuan) Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120725 Termination date: 20141213 |
|
| EXPY | Termination of patent right or utility model |