CN111416600B - 基于电流模整流器结构的自适应阈值pam4解码器 - Google Patents

基于电流模整流器结构的自适应阈值pam4解码器 Download PDF

Info

Publication number
CN111416600B
CN111416600B CN202010220064.8A CN202010220064A CN111416600B CN 111416600 B CN111416600 B CN 111416600B CN 202010220064 A CN202010220064 A CN 202010220064A CN 111416600 B CN111416600 B CN 111416600B
Authority
CN
China
Prior art keywords
comparator
rectifier
output
electrically connected
comparison result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010220064.8A
Other languages
English (en)
Other versions
CN111416600A (zh
Inventor
王进祥
韩维佳
王永生
来逢昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN202010220064.8A priority Critical patent/CN111416600B/zh
Publication of CN111416600A publication Critical patent/CN111416600A/zh
Application granted granted Critical
Publication of CN111416600B publication Critical patent/CN111416600B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Abstract

本发明的基于电流模整流器结构的自适应阈值PAM4解码器涉及一种基于PAM4信号的serdes接收端系统中的解码器，目的是为了克服现有PAM4解码器前级负载过大和参考电压需要复杂的自适应调整才能区分电平的问题，具体包括：整流器根据差分信号Din的摆幅输出两个输出信号Vrec和Vth；高通滤波器用于过滤整流器两个输出信号中的直流电平，保留交流电平，并再给两个输出信号相同的直流电平，得到新的差分信号V’rec和V’th；第一比较器用于判断V’rec是否大于V’th；第二比较器用于检测输入信号Din的正端是否大于负端；逻辑电路对第一比较器的比较结果和第二比较器的比较结果进行逻辑运算得到LSB和MSB。

Description

基于电流模整流器结构的自适应阈值PAM4解码器
技术领域
本发明涉及一种PAM4解码器，具体涉及一种基于四阶脉冲幅度调制PAM4信号的串行器/解串器serdes接收端系统中的解码器。
背景技术
随着技术的发展，数据传输速率越来越高，这使得芯片的设计面临越来越大的挑战，除了工艺方面的发展外，还要从电路设计的角度去不断的创新，才能满足苛刻的应用要求。传统的不归零码NRZ信号技术在高速领域需要很高的系统带宽，利用低带宽的PAM4信号技术去实现高速信号传输逐渐为人们所关注。
现有的一种PAM4解码器结构如图1所示，接收端在接收到PAM4信号后，需要将PAM4信号转换为NRZ信号，现在将PAM4信号转换为NRZ信号时，通常是采用3个比较器将PAM4信号转换为温度计码，之后再将温度计码转换为NRZ信号，这种PAM4采用的3个比较器会给前级带来较大的负载。
另一种PAM4解码器结构如图2所示，该结构只使用了两个比较器，可以有效的减少比较器的数量。但是因为整流器输出信号的两个电平不确定，参考电压Vref需要复杂的自适应调整才能正确的区分出这两个电平，并且生成的参考电压会有误差，还会降低采样的准确度。
发明内容
本发明的目的是为了克服现有PAM4解码器前级负载过大以及参考电压需要复杂的自适应调整才能区分电平的问题，提供了一种基于电流模整流器结构的自适应阈值PAM4解码器。
本发明的基于电流模整流器结构的自适应阈值PAM4解码器，包括整流器、高通滤波器、第一比较器、第二比较器和逻辑电路；
整流器的输入端用于输入差分信号Din；
整流器用于检测差分信号Din的摆幅，并根据差分信号Din的摆幅输出两个输出信号，两个输出信号包括整流器对摆幅的检测结果Vrec和阈值电压Vth；
高通滤波器的输入端与整流器的输出端电气连接，共模电平输入端用于输入Vcm；高通滤波器用于过滤整流器两个输出信号中的直流电平，保留交流电平，并再给两个输出信号相同的直流电平，得到新的差分信号V’rec和V’th；
第一比较器的输入端与高通滤波器的输出端电气连接，用于对新的差分信号进行检测，判断V’rec是否大于V’th，是则输出比较结果1，否则输出比较结果0；
第二比较器的输入端输入信号Din，用于检测输入信号Din的正端是否大于负端，是则输出比较结果1，否则输出比较结果0；
逻辑电路的输入端分别与第一比较器的输出端和第二比较器的输出端电气连接，用于对第一比较器的比较结果和第二比较器的比较结果进行同或运算得到最低有效位LSB，并将第二比较器的比较结果直接输出得到最高有效位MSB。
本发明的有益效果是：本发明的基于电流模整流器结构的自适应阈值PAM4解码器只采用了两个比较器，减少比较器的数量，降低了前级的负载。并且本发明的PAM4解码器不需要额外的自适应阈值调整电路进行自适应调整阈值，而是使整流器生成一个与其输出大小相等、方向相反的信号代替阈值电压，使得采样更准确，并且节约了自适应阈值调整电路的开销。
附图说明
图1为现有的PAM4解码器其一的结构示意图；
图2为现有的PAM4解码器其二的结构示意图；
图3为本发明的基于电流模整流器结构的自适应阈值PAM4解码器的结构示意图；
图4为本发明的基于电流模整流器结构的自适应阈值PAM4解码器中的电路拓扑图；
图5为本发明的基于电流模整流器结构的自适应阈值PAM4解码器中PAM4信号的两个摆幅的波形图，其中V1为小摆幅，V2为大摆幅；
图6为本发明的基于电流模整流器结构的自适应阈值PAM4解码器中整流器的输出信号波形图和高通滤波器的输出信号波形图，其中上方为整流器的输出信号波形图，下方为高通滤波器的输出信号波形图。
具体实施方式
具体实施方式一
本实施方式的基于电流模整流器结构的自适应阈值PAM4解码器，包括整流器1、高通滤波器2、第一比较器3、第二比较器4和逻辑电路5；
整流器1的输入端用于输入差分信号Din；
整流器1用于检测差分信号Din的摆幅，并根据差分信号Din的摆幅输出两个输出信号，两个输出信号包括整流器1对摆幅的检测结果Vrec和阈值电压Vth；
高通滤波器2的输入端与整流器1的输出端电气连接，共模电平输入端用于输入Vcm；高通滤波器2用于过滤整流器1两个输出信号中的直流电平，保留交流电平，并再给两个输出信号相同的直流电平，得到新的差分信号V’rec和V’th；
第一比较器3的输入端与高通滤波器2的输出端电气连接，用于对新的差分信号进行检测，判断V’rec是否大于V’th，是则输出比较结果1，否则输出比较结果0；
第二比较器4的输入端输入信号Din，用于检测输入信号Din的正端是否大于负端，是则输出比较结果1，否则输出比较结果0；
逻辑电路5的输入端分别与第一比较器3的输出端和第二比较器4的输出端电气连接，用于对第一比较器3的比较结果和第二比较器4的比较结果进行同或运算得到最低有效位LSB，并将第二比较器4的比较结果直接输出得到最高有效位MSB。
具体地，本发明的PAM4解码器的结构示意图如图3所示，包括整流器1、第一比较器3、第二比较器4、高通滤波器2和逻辑电路5。本发明的PAM4解码器输入信号Din为PAM4信号，输出信号为2位的NRZ信号。
其中，整流器1的信号输入端与输入信号Din连接，输出端与高通滤波器2的输入端连接。整流器1用于检测输入信号的摆幅，根据输入信号的摆幅改变输出电压。两个输出端的信号摆幅大小相等，方向相反。
第一比较器3的信号输入端与高通滤波器2的输出端连接，时钟输入端与时钟clk连接，输出端与逻辑电路5的输入端连接。第一比较器3用于分辨整流器1的输出结果。
第二比较器4的信号输入端与输入信号Din连接，时钟输入端与时钟clk连接，输出端与逻辑电路5的输入端连接。第二比较器4用于分辨输入信号的正端是否大于负端。
高通滤波器2的输入端与第一比较器3的输出端连接，共模电平输入端与Vcm连接。高通滤波器2用于将整流器1的输出中的直流电平滤掉，保留交流电平。
高通滤波器2的两个输出的直流电平相等，交流电平大小相等、方向相反。
逻辑电路5的信号输入端与第一比较器3、第二比较器4的输出端连接，输出端输出结果MSB和LSB。逻辑电路5的工作原理是将第一比较器3和第二比较器4的结果经过同或后得到LSB，将第二比较器4的结果输出得到MSB。此外逻辑电路5还可实现缓冲器的功能。
基于上述结构，当输入信号Din的摆幅改变时，它不需要复杂的自适应调整阈值电压即可正确的分辨出PAM4信号的4个电平。
实施例一，本实施例是对实施方式一的进一步说明，本实施例中，整流器1包括NMOS管对、第三NMOS管1-3、第一负载电阻1-4、第二负载电阻1-5和尾电流源1-6；
NMOS管对包括第一NMOS管1-1和第二NMOS管1-2，第一NMOS管1-1的漏极和第二NMOS管1-2的漏极电气连接、第一NMOS管1-1的源极和第二NMOS管1-2的源极电气连接；
第一NMOS管1-1的栅极和第二NMOS管1-2的栅极与差分信号Din中的两个信号一对一电气连接，第一NMOS管(1-1)和第二NMOS管(1-2)的源级与尾电流源(1-6)的正极电气连接，第一NMOS管1-1和第二NMOS管1-2的漏极作为输出端Voutn，输出端Voutn输出检测结果Vrec；
第三NMOS管1-3的栅极与输出端Voutn电气连接，源极与尾电流源1-6的正极电气连接，漏极作为输出端Voutp，输出端Voutp输出阈值电压Vth；
第一负载电阻1-4的一端与电源连接，另一端与输出端Voutn电气连接；第二负载电阻1-5的一端与电源连接，另一端与输出端Voutp电气连接；
尾电流源1-6的正极同时与第一NMOS管1-1和第二NMOS管1-2的源极、第三NMOS管1-3的源极电气连接，负极接地。
具体地，整流器1的电路拓扑图如图4所示，包括第一NMOS管1-1、第二NMOS管1-2、第三NMOS管1-3、第一负载电阻1-4、第二负载电阻1-5和尾电流源1-6。
其中NMOS管对(第一NMOS管1-1和第二NMOS管1-2)的栅极分别与输入的差分信号Vinp和Vinn连接，NMOS管对(第一NMOS管1-1和第二NMOS管1-2)的源级与尾电流源1-6的正极连接，漏级与输出端Voutn连接。
第三NMOS管1-3的栅极与输出端Voutn连接，源级与尾电流源1-6的正极连接，漏级与输出端Voutp连接。
第一负载电阻1-4RD1的一端与电源连接，另一端与输出端Voutn连接。第二负载电阻1-5RD2的一端与电源连接，另一端与输出端Voutp连接。
尾电流源1-6的正极同时与NMOS管对(第一NMOS管1-1和第二NMOS管1-2)的源极和第三NMOS管1-3的源级连接，尾电流源1-6的负极与地连接。
其中，整流器1检测输入信号Din的功率摆幅，根据输入信号的摆幅改变输出电压Vrec。整流器1的输出Vth随着Vrec的改变而改变。整流器输出的两个输出信号摆幅大小相等，方向相反。
实施例二，本实施例是对实施方式一的进一步说明，本实施例中，整流器1中第一负载电阻1-4和第二负载电阻1-5的电阻值相等；
尾电流源1-6的电流恒定；
当输出的差分信号Din改变时，分别流过第一负载电阻1-4和第二负载电阻1-5的电流的变化量|ΔI|相等。
具体地，如图4所示，整流器1的工作原理如下：
该电路由尾电流源1-6提供电流，并且电流恒定，两边支路的电流和为，
I1+I2＝ISS
当输入信号的摆幅变化时，左右支路的电流就会变化，因为ISS不变，则
ΔI1＝-ΔI2
ΔVth＝RD2*ΔI2＝-RD1*ΔI1＝-ΔVrec
即两个输出信号的交流电平是大小相等、方向相反的，将整流器1的输出经过高通滤波器2，并给这两个信号相同的直流电平后，如图6所示，得到的两个信号有着相同的直流电平，大小相等、方向相反的交流电平。
自适应调整原理：
整流器1得到的两个信号有着相同的直流电平，大小相等、方向相反的交流电平。这两个信号一个为整流器1对信号Din摆幅检测的结果Vrec，另一个为阈值电压Vth。其中
Vrec＝VDC1+VAC
Vth＝VDC2-VAC
其中，VDC1为Vrec中的直流电平，VDC2为Vth中的直流电平，VAC为交流电平。而高通滤波器2将Vrec和Vth中的直流电平滤掉，保留交流电平后，并再给两个信号相同的直流电平，得到
V’rec＝Vcm+VAC
V’th＝Vcm-VAC
第一比较器3将V’rec和V’th进行比较，比较结果和直流电平Vcm无关，只和交流电平VAC有关。因此，当VAC>0时，V’rec>V’th，输出比较结果1；当VAC<0时，V’rec<V’th，输出比较结果0。
其中，输入信号为频率28GHz的PAM4信号，电源电压为1.2V。
输入的PAM4信号有4个电平，这4个电平从下到上分别代表了00,01,10和11。对于差分信号，其摆幅只有两种情况，如图5所示，两个摆幅分别为小摆幅V1和大摆幅V2。
输入的PAM4信号经过整流器检测信号摆幅，并且经过高通滤波器得到差分信号，第一比较器3对这个差分信号进行比较分辨出高低电平；第二比较器4检测输入的PAM4信号的正端是否大于负端。两个比较器的输出结果经过逻辑电路后，转换为2位的NRZ信号。
当输入信号为00时：此时的输入摆幅为大摆幅V2，信号经过整流器和高通滤波器后，第一比较器3检测到高电平，输出1。第二比较器4对输入信号进行检测，输出0。经过逻辑电路后，得到MSB＝0，LSB＝0。
当输入信号为01时：此时的输入摆幅为小摆幅V1，信号经过整流器和高通滤波器后，第一比较器3检测到低电平，输出0。第二比较器4对输入信号进行检测，输出0。经过逻辑电路后，得到MSB＝0，LSB＝1。
当输入信号为10时：此时的输入摆幅为小摆幅V1，信号经过整流器和高通滤波器后，第一比较器3检测到低电平，输出0。第二比较器4对输入信号进行检测，输出1。经过逻辑电路后，得到MSB＝1，LSB＝0。
当输入信号为11时：此时的输入摆幅为大摆幅V2，信号经过整流器和高通滤波器后，第一比较器3检测到高电平，输出1。第二比较器4对输入信号进行检测，输出1。经过逻辑电路后，得到MSB＝1，LSB＝1。

Claims (3)

1.基于电流模整流器结构的自适应阈值PAM4解码器，其特征在于，包括整流器(1)、高通滤波器(2)、第一比较器(3)、第二比较器(4)和逻辑电路(5)；
所述整流器(1)的输入端用于输入差分信号Din；
所述整流器(1)用于检测差分信号Din的摆幅，并根据差分信号Din的摆幅输出两个输出信号，所述两个输出信号包括整流器(1)对摆幅的检测结果Vrec和阈值电压Vth；
所述高通滤波器(2)的输入端与所述整流器(1)的输出端电气连接，共模电平输入端用于输入Vcm；所述高通滤波器(2)用于过滤整流器(1)两个输出信号中的直流电平，保留交流电平，并再给两个输出信号相同的直流电平，得到新的差分信号V’rec和V’th；
所述第一比较器(3)的输入端与所述高通滤波器(2)的输出端电气连接，用于对所述新的差分信号进行检测，判断V’rec是否大于V’th，是则输出比较结果1，否则输出比较结果0；
所述第二比较器(4)的输入端输入信号Din，用于检测输入信号Din的正端是否大于负端，是则输出比较结果1，否则输出比较结果0；
所述逻辑电路(5)的输入端分别与所述第一比较器(3)的输出端和所述第二比较器(4)的输出端电气连接，用于对所述第一比较器(3)的比较结果和所述第二比较器(4)的比较结果进行同或运算得到最低有效位LSB，并将所述第二比较器(4)的比较结果直接输出得到最高有效位MSB。
2.根据权利要求1所述的基于电流模整流器结构的自适应阈值PAM4解码器，其特征在于，整流器(1)包括NMOS管对、第三NMOS管(1-3)、第一负载电阻(1-4)、第二负载电阻(1-5)和尾电流源(1-6)；
所述NMOS管对包括第一NMOS管(1-1)和第二NMOS管(1-2)，所述第一NMOS管(1-1)的漏极和第二NMOS管(1-2)的漏极电气连接、所述第一NMOS管(1-1)的源极和第二NMOS管(1-2)的源极电气连接；
所述第一NMOS管(1-1)的栅极和第二NMOS管(1-2)的栅极与差分信号Din中的两个信号一对一电气连接，第一NMOS管(1-1)和第二NMOS管(1-2)的漏极作为输出端Voutn，所述输出端Voutn输出检测结果Vrec；
所述第三NMOS管(1-3)的栅极与输出端Voutn电气连接，源极与尾电流源(1-6)的正极电气连接，漏极作为输出端Voutp，所述输出端Voutp输出阈值电压Vth；
第一负载电阻(1-4)的一端与电源连接，另一端与输出端Voutn电气连接；第二负载电阻(1-5)的一端与电源连接，另一端与输出端Voutp电气连接；
尾电流源(1-6)的正极同时与第一NMOS管(1-1)和第二NMOS管(1-2)的源极、第三NMOS管(1-3)的源极电气连接，负极接地。
3.根据权利要求2所述的基于电流模整流器结构的自适应阈值PAM4解码器，其特征在于，整流器(1)中第一负载电阻(1-4)和第二负载电阻(1-5)的电阻值相等；
尾电流源(1-6)的电流恒定；
当输出的差分信号Din改变时，分别流过第一负载电阻(1-4)和第二负载电阻(1-5)的电流的变化量|ΔI|相等。
CN202010220064.8A 2020-03-25 2020-03-25 基于电流模整流器结构的自适应阈值pam4解码器 Active CN111416600B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010220064.8A CN111416600B (zh) 2020-03-25 2020-03-25 基于电流模整流器结构的自适应阈值pam4解码器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010220064.8A CN111416600B (zh) 2020-03-25 2020-03-25 基于电流模整流器结构的自适应阈值pam4解码器

Publications (2)

Publication Number Publication Date
CN111416600A CN111416600A (zh) 2020-07-14
CN111416600B true CN111416600B (zh) 2022-09-23

Family

ID=71493226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010220064.8A Active CN111416600B (zh) 2020-03-25 2020-03-25 基于电流模整流器结构的自适应阈值pam4解码器

Country Status (1)

Country Link
CN (1) CN111416600B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112367281B (zh) * 2020-11-09 2022-11-04 吉首大学 一种pam4信号接收端阈值电压自适应调整电路的均衡系统
CN112769416B (zh) * 2020-12-24 2023-05-09 成都海光微电子技术有限公司 信号接收器、集成电路芯片、信号传输系统及电子设备
CN112838847B (zh) * 2020-12-31 2023-05-09 成都海光微电子技术有限公司 信号接收器、集成电路芯片、信号传输系统及电子设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275544B1 (en) * 1999-11-03 2001-08-14 Fantasma Network, Inc. Baseband receiver apparatus and method
JP2003288552A (ja) * 2002-03-27 2003-10-10 Anritsu Corp 非接触ｉｃカードリーダ装置
JP2008011584A (ja) * 2006-06-27 2008-01-17 Tohoku Univ 整流回路
CN104052440A (zh) * 2013-03-13 2014-09-17 美国亚德诺半导体公司 用于信号丢失检测的装置和方法
CN104660227A (zh) * 2015-03-07 2015-05-27 浙江大学 适用于多电平脉冲幅度调制的自适应连续时间线性均衡器
US9699009B1 (en) * 2016-06-30 2017-07-04 International Business Machines Corporation Dual-mode non-return-to-zero (NRZ)/ four-level pulse amplitude modulation (PAM4) receiver with digitally enhanced NRZ sensitivity
CN109391249A (zh) * 2017-08-07 2019-02-26 三星电子株式会社 脉冲幅度调制发射器和脉冲幅度调制接收器
CN110187732A (zh) * 2019-05-22 2019-08-30 清华大学 一种混合电压模和电流模pam-4高速驱动电路
CN110493152A (zh) * 2019-08-19 2019-11-22 哈尔滨工业大学 基于频谱平衡方法的自适应均衡电路
JP2020043479A (ja) * 2018-09-11 2020-03-19 アンリツ株式会社 Ｐａｍデコーダおよびｐａｍデコード方法と誤り検出装置および誤り検出方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980613B2 (en) * 2003-09-30 2005-12-27 Pulse-Link, Inc. Ultra-wideband correlating receiver
US10594523B2 (en) * 2017-12-22 2020-03-17 Tetra Semiconductor Ag Decoder circuit for a broadband pulse amplitude modulation signal

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275544B1 (en) * 1999-11-03 2001-08-14 Fantasma Network, Inc. Baseband receiver apparatus and method
JP2003288552A (ja) * 2002-03-27 2003-10-10 Anritsu Corp 非接触ｉｃカードリーダ装置
JP2008011584A (ja) * 2006-06-27 2008-01-17 Tohoku Univ 整流回路
CN104052440A (zh) * 2013-03-13 2014-09-17 美国亚德诺半导体公司 用于信号丢失检测的装置和方法
CN104660227A (zh) * 2015-03-07 2015-05-27 浙江大学 适用于多电平脉冲幅度调制的自适应连续时间线性均衡器
US9699009B1 (en) * 2016-06-30 2017-07-04 International Business Machines Corporation Dual-mode non-return-to-zero (NRZ)/ four-level pulse amplitude modulation (PAM4) receiver with digitally enhanced NRZ sensitivity
CN109391249A (zh) * 2017-08-07 2019-02-26 三星电子株式会社 脉冲幅度调制发射器和脉冲幅度调制接收器
JP2020043479A (ja) * 2018-09-11 2020-03-19 アンリツ株式会社 Ｐａｍデコーダおよびｐａｍデコード方法と誤り検出装置および誤り検出方法
CN110187732A (zh) * 2019-05-22 2019-08-30 清华大学 一种混合电压模和电流模pam-4高速驱动电路
CN110493152A (zh) * 2019-08-19 2019-11-22 哈尔滨工业大学 基于频谱平衡方法的自适应均衡电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A 12.5Gbps Dual Loop CDR with Multi-band VCO and Novel Frequency Band Switch;WEIJIA HAN;《2018 14th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT)》;20181206;1-3 *
A low-power PAM4 receiver using 1/4-rate sampling decoder with adaptive variable-gain rectification;Guang Zhu等;《2017 IEEE Asian Solid-State Circuits Conference (A-SSCC)》;20171228;1-4 *
H.264中CAVLC解码器的设计与优化;李桃中等;《微电子学》;20150630;第45卷(第03期);372-375 *
基于PAM4信号的40Gb/s高速SerDes接收端电路设计;傅玮烽;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20190515(第05（2019年）期);I136-45 *

Also Published As

Publication number Publication date
CN111416600A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
CN111416600B (zh) 基于电流模整流器结构的自适应阈值pam4解码器
US7656321B2 (en) Signaling system
US7307554B2 (en) Parallel data transmission method and parallel data transmission system
US8415986B2 (en) Voltage-mode driver with pre-emphasis
CN101938328B (zh) 信号处理装置、信息处理装置、编码方法和数据传输方法
US6894536B2 (en) Low power NRZ interconnect for pulsed signaling
US7696917B2 (en) Encode circuit and analog-digital converter comprising a digital average unit and a logical boundary detection unit
CN104660227B (zh) 适用于多电平脉冲幅度调制的自适应连续时间线性均衡器
US7974589B2 (en) High-speed data transmitters
CN1758540A (zh) 具有输出偏移校正的比较器与金属氧化物半导体逻辑电路
US20080260049A1 (en) Serializer and deserializer
US7038502B2 (en) LVDS driver circuit and driver circuit
KR20130070248A (ko) 레일-투-레일 비교기 및 이를 이용한 ｐａｍ 수신장치 및 통신 시스템
US10528075B2 (en) Embedded clock in a communication system
CN114636854A (zh) 差分信号的检测电路、检测方法及电子设备
KR20220107956A (ko) 직렬 인터페이스에 대한 신호 보정
US20120300831A1 (en) Methods for performing adaptive equalization and associated apparatus
KR20090001356A (ko) 펄스 진폭 변조에서 전압 마진을 증가시키는 방법 및 장치
CN106951382B (zh) 支持ddr数据格式的lvds接收电路
US10135643B1 (en) Decision feedback equalizer with distributed R-C network
EP1410588B1 (en) Communication system, multilevel signal and mulitlevel signal driver using equalization or crosstalk cancellation
US9722824B2 (en) Embedded clock in communication system
US20160020924A1 (en) Signal transmission system
CN107979366A (zh) 差分信号发生电路及电子系统
KR100763603B1 (ko) 개선된 저전압 차동 신호 전송 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant