CN114636854A - 差分信号的检测电路、检测方法及电子设备 - Google Patents

Abstract

本申请提供一种差分信号的检测电路、检测方法及电子设备，包括：电压阈值生成单元、预比较单元、整流比较单元和检测处理单元；电压阈值生成单元根据参考电压值和可调符号序列，提供可调电压阈值；预比较单元对差分信号的电压值和可调电压阈值进行比较，提供第一比较结果；整流比较单元对第一比较结果进行整流、比较处理，提供待检测信号；检测处理单元检测到待检测信号为高电平时，确定差分信号为有效信号；检测到待检测信号为低电平时，将可调符号序列减去预设值，向电压阈值生成单元提供减去预设值后的可调符号序列，以得到新的待检测信号。本申请提供的差分信号的检测电路、检测方法及电子设备用于提高检测差分信号是否为有效信号的准确性。

Description

差分信号的检测电路、检测方法及电子设备

技术领域

本申请涉及集成电路技术领域，尤其涉及一种差分信号的检测电路、检测方法及电子设备。

背景技术

SerDes(serializer/deserializer，序列化器与反序列化器)是一种进行串行数据和并行数据相互转换的收发IC(integrated circuit，集成电路)。SerDes中包括接收端，接收端包括均衡电路、时钟数据恢复电路和解串电路等。均衡电路用于对差分信号进行均衡处理，以消除差分信号传输过程中的损耗和码间干扰。时钟数据恢复电路用于对均衡电路输出的信号进行采样，从而提取出时钟信息并对数据进行重定时。解串电路将时钟数据恢复电路输出的串行高速数据解串成并行数据。通常，在检测到差分信号为有效信号之后，控制均衡电路、时钟数据恢复电路和解串电路等启动工作。

在相关技术中，提供一种模拟前端电路(如图1所示)包括：阻抗匹配单元110、差分放大器120和幅度检测判断单元130。阻抗匹配单元110用于适配不同幅值的差分信号(inp、inn)并实现差分信号的多路输出；差分放大器120用于放大阻抗匹配单元110的待检测信号并提供给幅度检测判断单元130；幅度检测判断单元130用于检测差分放大器120的待检测信号(outp、outn)的幅值，判断待检测信号(outp、outn)的幅值是否大于预先设置的幅值阈值，以得到检测信号，进而判断检测信号是否为脉冲信号，若是，则确定差分信号为有效信号。

在实际应用中，当差分信号(inp、inn)的传输速率较高时，差分信号(inp、inn)的幅度值较低，同时幅度值抖动较大，可能出现差分信号幅度突然变大，随后又变小的过程，因此通过上述模拟前端电路得到检测信号，可能将检测信号误判定为脉冲信号，从而使得检测差分信号是否为有效信号的准确性较差。

发明内容

本申请提供一种差分信号的检测电路、检测方法及电子设备，用以解决检测差分信号是否为有效信号的准确性较差问题。

第一方面，本申请提供一种差分信号的检测电路，包括：电压阈值生成单元、预比较单元、整流比较单元和检测处理单元；其中，

电压阈值生成单元，用于根据输入的参考电压值和可调符号序列，向预比较单元提供可调电压阈值；

预比较单元，用于对输入的差分信号的电压值和可调电压阈值进行比较，向整流比较单元提供第一比较结果；

整流比较单元，用于对第一比较结果进行整流、比较处理，并向检测处理单元提供待检测信号；

检测处理单元，用于在检测到待检测信号为高电平时，确定差分信号为有效信号；在检测到待检测信号为低电平时，将可调符号序列减去预设值，并将减去预设值之后的可调符号序列，提供给电压阈值生成单元，以得到新的待检测信号。

在此设计中，检测处理单元在检测到待检测信号为低电平(指示差分信号为无效信号)，降低可调符号序列的取值，使得可调电压阈值的取值变小，保障预比较单元可以再次对输入的差分信号的电压值和取值变小的可调电压阈值进行比较，得到新的第一比较结果，并使得整流比较单元基于新的第一比较结果向检测处理单元再次提供新的待检测信号，实现对差分信号的循环检测，提高对检测差分信号是否为有效信号的准确性。

在一种可能的设计中，电压阈值生成单元包括：解码器、第一级运算放大器和第二级运算放大器；

解码器，用于对可调符号序列进行解码处理，得到开关控制序列；

第一级运算放大器，用于对第二级运算放大器提供的反馈电压和参考电压值进行放大处理，得到放大后的参考电压值；

第二级运算放大器，用于根据放大后的参考电压值和开关控制序列，输出可调电压阈值，并向第一级运算放大器提供反馈电压。

在此设计中，通过解码器对可调符号序列进行解码处理，得到开关控制序列，能够减少控制字的输入个数，进而减少测试电路的管脚数量。而且，可调符号序列能够被灵活配置，本申请提供的测试电路能够适应不同工作场景中的SerDes。

在一种可能的设计中，第一级运算放大器包括：PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4和NMOS管M5；

PMOS管M1的源极和PMOS管M2的源极连接，PMOS管M1的栅极和PMOS管M2的栅极连接，NMOS管M3的源极和NMOS管M4的源极连接；

PMOS管M1的源极和PMOS管M2的源极接收第一电压；

NMOS管M3的漏极分别与PMOS管M1的漏极和栅极连接，NMOS管M3的栅极与第二级运算放大器的第一输出端连接；

NMOS管M4的漏极分别与PMOS管M2的漏极和第二级运算放大器的输入端连接，NMOS管M4的栅极接收参考电压值；

NMOS管M5的栅极接收第二电压，NMOS管M5的源极接地，NMOS管M5的漏极连接至NMOS管M3的源极和NMOS管M4的源极之间。

在一种可能的设计中，第二级运算放大器包括：PMOS管M6、NMOS管M7、电阻Rc、电容Cc、电阻阵列RA1和电阻阵列RA2；

PMOS管M6的源极接收第一电压；

PMOS管M6的漏极通过串联的电阻阵列RA1和电阻阵列RA2与NMOS管M7的漏极连接，NMOS管M7的源极接地，NMOS管M7的栅极接收第二电压；

PMOS管M6的栅极与第一级运算放大器连接、还通过串联的电阻Rc和电容Cc与PMOS管M6的漏极连接；

电阻阵列RA1输出可调电压阈值中的最大可调电压阈值，电阻阵列RA2输出可调电压阈值中的最小可调电压阈值；

NMOS管M3的栅极连接至电阻阵列RA1和电阻阵列RA2之间。

在一种可能的设计中，电阻阵列RA1和电阻阵列RA2的结构相同；

电阻阵列RA1包括串联的N个电阻和与每个电阻连接的开关。

在此设计中，电阻阵列RA1包括串联的N个电阻和与每个电阻连接的开关，可以控制开关的导通或者截止，灵活的选择电阻，从而取值可以变化的最大可调电压阈值和最小可调电压阈值。

在一种可能的设计中，差分信号包括：第一信号和第二信号；

可调电压阈值包括：最大可调电压阈值和最小可调电压阈值；

第一比较结果包括：第一电压差值、第一共模电压、第二电压差值和第二共模电压；

预比较单元包括：第一放大器和第二放大器；

第一放大器，用于根据第一信号、第二信号、以及可调电压阈值中的最大可调电压阈值和最小可调电压阈值，输出第一电压差值和第一共模电压；

第二放大器，用于根据第一信号、第二信号、以及可调电压阈值中的最大可调电压阈值和最小可调电压阈值，输出第二电压差值和第二共模电压。

在一种可能的设计中，第一放大器和第二放大器的结构相同；

第一放大器包括：电阻R2、电阻R3、电阻R4、电阻R5、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12和NMOS管M13；其中，

串联的电阻R2和电阻R4与串联的电阻R3和电阻R5并联；电阻R2和电阻R3接收第一电压，电阻R4和电阻R5之间输出第一共模电压；

NMOS管M8的源极和NMOS管M9的源极连接，NMOS管M11的源极和NMOS管M12的源极连接；

NMOS管M10的栅极接收第二电压，NMOS管M10的源极接地，NMOS管M10的漏极连接至NMOS管M8的源极和NMOS管M9的源极之间，NMOS管M8的栅极接收最小可调电压阈值，NMOS管M8的漏极分别与NMOS管M11的漏极、以及电阻R2和电阻R4连接，NMOS管M9的栅极接收第二信号，NMOS管M9漏极输出第一电压差值；

NMOS管M13的栅极连接第二电压，NMOS管M13的源极接地，NMOS管M13的漏极连接至NMOS管M11的源极和NMOS管M12的源极之间，NMOS管M11的栅极接收第一信号，NMOS管M12的漏极分别与所述NMOS管M9的漏极、以及所述电阻R3和电阻R5连接。

在一种可能的设计中，整流比较单元包括：整流模块和比较器模块；

整流模块，用于对第一比较结果进行整流处理，并向比较器模块提供第一整流信号和第二整流信号；

比较器模块，用于对第一整流信号的第一电压值和第二整流信号的第二电压值进行比较，并向检测处理单元提供待检测信号。

在一种可能的设计中，整流模块包括：第一整流器和第二整流器；

第一整流器，用于根据第一比较结果中的第一共模电压和第二共模电压，输出第二整流信号；

第二整流器，用于根据第一比较结果中的第一电压差值和第二电压差值，输出第一整流信号。

在一种可能的设计中，第一整流器和第二整流器的结构相同；

第一整流器包括：电阻R6、电阻R7、NMOS管M14、NMOS管M15和NMOS管M16；其中，

电阻R6和电阻R7连接，阻R6和电阻R7接收第一电压；

NMOS管M14的源极和NMOS管M15的源极连接；

NMOS管M14的漏极与电阻R6连接，NMOS管M14的栅极接收第一共模电压；

NMOS管M15的漏极与电阻R7连接，NMOS管M17的栅极接收第二共模电压；

NMOS管M16的栅极接收第二电压，NMOS管M16的源极接地、NMOS管M16的漏极连接至NMOS管M14源极和NMOS管M15的源极之间，在NMOS管M14源极和NMOS管M15的源极之间输出第二整流信号。

在一种可能的设计中，比较器模块包括：第一比较器和第二比较器；

第一比较器，用于对第一电压值和第二电压值进行比较处理，并向第二比较器提供第二比较结果；

第二比较器，用于对第二比较结果进行转换处理，并向检测处理单元提供待检测信号。

在一种可能的设计中，第一比较器包括：NMOS管M17、NMOS管M18、NMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22和PMOS管M23；

NMOS管M17的源极和NMOS管M18的源极连接，PMOS管M20的源极、PMOS管M21的源极、PMOS管M22的源极和PMOS管M23的源极连接，PMOS管M20的漏极和PMOS管M21的漏极连接，PMOS管M22的漏极和PMOS管M23的漏极连接；

PMOS管M20的栅极接收第三电压，PMOS管M21的栅极连接至PMOS管M22的漏极和PMOS管M23的漏极之间；

PMOS管M23的栅极接收第三电压，PMOS管M22的栅极连接至PMOS管M20的漏极和PMOS管M21的漏极之间；

NMOS管M17的栅极接收第二整流信号，NMOS管M17的漏极连接至PMOS管M20的漏极和PMOS管M21的漏极之间；

NMOS管M18的栅极接收第一整流信号，NMOS管M18的漏极连接至PMOS管M22的漏极和PMOS管M23的漏极之间；

NMOS管M19的栅极接收第四电压，NMOS管M19的源极接地，NMOS管M19的漏极连接至NMOS管M17的源极和NMOS管M18的源极之间。

在一种可能的设计中，第二比较器包括：PMOS管M24、PMOS管M25、NMOS管M26、NMOS管M27、NMOS管M28和NMOS管M29；

PMOS管M24的源极和PMOS管M25的源极连接，PMOS管M24的源极和PMOS管M25的源极接收第一电压；

NMOS管M26的源极、NMOS管M27的源极、NMOS管M28的源极和NMOS管M29的源极接地；

PMOS管M24的栅极连接至PMOS管M20的漏极和PMOS管M21的漏极之间，PMOS管M24漏极连接NMOS管M27的漏极，NMOS管M27的栅极分别与NMOS管M29的漏极和栅极、NMOS管M28的漏极连接；

PMOS管M25的栅极连接至PMOS管M23的漏极和PMOS管M22的漏极之间，PMOS管M25的漏极连接至NMOS管M28的漏极和NMOS管M29的漏极之间，NMOS管M28的栅极分别与NMOS管M26的漏极和栅极、NMOS管M27的漏极连接；

PMOS管M25的漏极和NMOS管M28的漏极之间输出待检测信号。

第二方面，本申请提供一种差分信号的检测方法，应用于第一方面任一项所述的差分信号的检测电路；所述方法包括：

接收参考电压值和可调符号序列，

根据所述参考电压值和可调符号序列，输出可调电压阈值；

接收差分信号；

根据所述差分信号和所述可调电压阈值，输出第一比较结果；

对所述第一比较结果进行整流、比较处理，得到待检测信号；

若所述待检测信号为高电平，则确定所述差分信号为有效信号；

若所述待检测信号为底电平，则将所述可调符号序列减去预设值，并根据减去预设值之后的可调符号序列，得到新的待检测信号。

第三方面，本申请提供一种电子设备，包括：第一方面中任一项的差分信号的检测电路。

本申请提供一种差分信号的检测电路、检测方法及电子设备，该差分信号的检测电路包括：电压阈值生成单元、预比较单元、整流比较单元和检测处理单元；其中，电压阈值生成单元，用于根据输入的参考电压值和可调符号序列，向预比较单元提供可调电压阈值；预比较单元，用于对输入的差分信号的电压值和可调电压阈值进行比较，向整流比较单元提供第一比较结果；整流比较单元，用于对第一比较结果进行整流、比较处理，并向检测处理单元提供待检测信号；检测处理单元，用于在检测到待检测信号为高电平时，确定差分信号为有效信号；在检测到待检测信号为低电平时，将可调符号序列减去预设值，并将减去预设值之后的可调符号序列，提供给电压阈值生成单元，以得到新的待检测信号。在本申请提供一种差分信号的检测电路、检测方法及电子设备中，检测处理单元在检测到待检测信号为低电平(指示差分信号为无效信号)，降低可调符号序列的取值，使得可调电压阈值的取值变小，保障预比较单元可以再次对输入的差分信号的电压值和取值变小的可调电压阈值进行比较，得到新的第一比较结果，并使得整流比较单元基于新的第一比较结果向检测处理单元再次提供新的待检测信号，实现对差分信号的循环检测，提高对检测差分信号是否为有效信号的准确性。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

图1为相关技术中提供的模拟前端电路的结构示意图；

图2为本申请提供的差分信号的检测电路的结构示意图一；

图3为本申请提供的可调符号序列与可调电压阈值之间的对应关系的示意图；

图4为本申请提供的检测电路20的工作方法流程图；

图5为本申请提供的电压阈值生成单元21的结构示意图；

图6为本申请提供的预比较单元22的结构示意图；

图7为本申请提供的AMP1中inp、inn、vthp、vthn之间的关系示意图一；

图8为本申请提供的AMP1中inp、inn、vthp、vthn之间的关系示意图二；

图9为本申请提供的预比较单元22中outn1、outn2、vcmn1、vcmn2之间的关系示意图一；

图10为本申请提供的预比较单元22中outn1、outn2、vcmn1、vcmn2之间的关系示意图二；

图11为本申请提供的差分信号的检测电路的结构示意图二；

图12为本申请提供的整流模块231的结构示意图；

图13为本申请提供的比较器模块232的结构示意图。

通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1为相关技术中提供的模拟前端电路的结构示意图。如图1所示，模拟前端电路10包括：阻抗匹配单元110、差分放大器120和幅度检测判断单元130。阻抗匹配单元110、差分放大器120和幅度检测判断单元130依次连接。

阻抗匹配单元110用于适配不同幅值的差分信号(inp、inn)并实现差分信号的多路输出。差分放大器120用于放大阻抗匹配单元110的待检测信号并提供给幅度检测判断单元130。幅度检测判断单元130用于检测差分放大器120的待检测信号(outp、outn)的幅值，判断待检测信号(outp、outn)的幅值是否大于预先设置的幅值阈值，以得到检测信号，进而判断检测信号是否为脉冲信号，若是，则确定差分信号为有效信号。

在实际应用中，当差分信号(inp、inn)的传输速率较高时，差分信号(inp、inn)的幅度值较低，同时幅度值抖动较大，可能出现差分信号的幅度值突然变大、随后又变小的过程，此时检测信号应当为非脉冲信号。但是若通过图1提供的模拟前端电路得到检测信号，可能将检测信号误判定为脉冲信号，从而使得检测差分信号是否为有效信号的准确性较差。

在本申请中，为了提高检测差分信号是否为有效信号的准确性，发明人相当设计一种差分信号的检测电路，在检测电路中设计电压阈值生成单元、预比较单元、整流比较单元和检测处理单元。电压阈值生成单元能够生成电压值可以变换的可调电压阈值。预比较单元可以根据差分信号的电压值和可调电压阈值，向整流比较单元提供第一比较结果。整流比较单元根据第一比较结果，向检测处理单元提供待检测信号。检测处理单元在检测到待检测信号为高电平时，确定差分信号为有效信号，在检测到待检测信号为低电平时，使电压阈值生成单元生成新的可调电压阈值，并再次根据差分信号的电压值和新的可调电压阈值提供新的第一比较结果。在本申请中，可调电压阈值的取值可以变化，因此可以通过改变可调电压阈值的大小，能够重复多次对差分信号的电压值和可调电压阈值进行处理，从而提高检测差分信号是否为有效信号的准确性。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。

图2为本申请提供的差分信号的检测电路的结构示意图一。如图2所示，检测电路20包括：电压阈值生成单元21、预比较单元22、整流比较单元23和检测处理单元24。

电压阈值生成单元21分别与预比较单元22和检测处理单元24连接，预比较单元22与整流比较单元23连接，整流比较单元23还与检测处理单元24连接。

电压阈值生成单元21，用于根据输入的参考电压值和可调符号序列，向预比较单元22提供可调电压阈值；

预比较单元22，用于对输入的差分信号的电压值和可调电压阈值进行比较，向整流比较单元23提供第一比较结果；

整流比较单元23，用于对第一比较结果进行整流、比较处理，并向检测处理单元24提供待检测信号；

检测处理单元24，用于在检测到待检测信号为高电平时，确定差分信号为有效信号；在检测到待检测信号为低电平时，将可调符号序列减去预设值，并将减去预设值之后的可调符号序列，提供给电压阈值生成单元21，以得到新的待检测信号。

可调符号序列为检测处理单元24提供的，在检测到待检测信号为低电平时，将前一次输出的可调符号序列减去预设值，并将减去预设值之后的可调符号序列从而提供给电压阈值生成单元21。

可选地，可调符号序列为TH<M:0>中的任意一个符号序列。例如M可以为2、3等。

例如，当M等于2时，TH<2:0>包括8个可调符号序列，依次分别为：000、001、010、011、100、101、110、111。

例如，当M等于3时，TH<3:0>包括16个可调符号序列，依次分别为：0000、0001、0010、0011、0100、0101、0110、0111、1000、1001、1010、1011、1100、1101、1110、1111。

可调电压阈值包括最大可调电压阈值vthp、以及最小可调电压阈值vthn。

在本申请中，SerDes中包括接收端，接收端中包括本申请提供的差分信号的检测电路，差分信号为发送端向接收端发送的信号，其中，发送端和接收端不在同一个SerDes中。

差分信号包括第一信号inp和第二信号inp，第一信号inp和第二信号inp的振幅相同、相位相反。

下面结合图3对可调符号序列与可调电压阈值之间的对应关系进行说明。图3为本申请提供的可调符号序列与可调电压阈值之间的对应关系的示意图。如图3所示，在二维坐标系中包括：X轴和Y轴。X轴表示可调符号序列，Y轴表示可调电压阈值。需要说明的是，图3是以TH<2:0>为例进行说明的。在图3中，随着可调符号序列的取值增加，vthp依次增大，vthn依次减小。

下面以TH<2:0>为例，结合图4，对检测电路20的工作过程进行说明。

图4为本申请提供的差分信号的检测方法的流程图。图4所示的差分信号的检测方法，可以被检测电路20执行。如图4所示，该方法包括：

S401，电压阈值生成单元21接收参考电压值vcm和可调符号序列i，输出最大可调电压阈值vthp和最小可调电压阈值vthn。

初始时，可调符号序列i为TH<2:0>中的取值最大的符号序列111。

S402，预比较单元22接收差分信号、vthp和vthn，输出第一比较结果。

S403，整流比较单元23接收第一比较结果，并对第一比较结果进行整流、比较处理，得到待检测信号。

S404，检测处理单元24接收待检测信号，判断待检测信号是否为高电平。

若是，则执行S405，否则执行S406。

S405，检测处理单元24确定差分信号为有效信号。

S406，检测处理单元24判断可调符号序列i是否为000。

若是，则执行S407，否则执行S408。

S407，检测处理单元24确定差分信号为无效信号。

S408，检测处理单元24将可调符号序列i减去预设值，得到可调符号序列i-1，并将可调符号序列i更新为可调符号序列i-1，并重复执行S401～S407。

可选地，预设值可以为二进制1。

在图2实施例提供的检测电路20中，检测处理单元24在检测到待检测信号为低电平(指示差分信号为无效信号)，降低可调符号序列的取值，使得可调电压阈值的取值变小，保障预比较单元22可以再次对输入的差分信号的电压值和取值变小的可调电压阈值进行比较，得到新的第一比较结果，并使得整流比较单元23基于新的第一比较结果向检测处理单元24再次提供新的待检测信号，实现对差分信号的循环检测，提高对检测差分信号是否为有效信号的准确性。

进一步地，在本申请中，整流比较单元23向检测处理单元24提供的待检测信号为高电平或者低电平，而不是脉冲信号，因此保障了在差分信号(inp、inn)的传输速率较高时(差分信号(inp、inn)的幅度值较低、且抖动较大)，检测处理单元24也可以精确地检测差分信号是否为有效信号，避免将应当为高电平的待检测信号，误检测为低电平，提高对检测差分信号是否为有效信号的准确性。

在现有技术中，为了准确地判断检测信号是否为脉冲信号，通常在模拟前端电路中，增加计数器，通过计数器在一定的时钟周期内对检测到的脉冲信号进行计数，当脉冲信号的数量达到阈值时，认为检测信号是脉冲信号。由于上述相关技术需要增加计数器，因此提高了电路的复杂度、增加了电路的设计面积。

而在本申请中，待检测信号为高电平或者低电平，而不是脉冲信号，因此无需在检测电路中增加计数器，降低了检测电路的复杂度，减少了检测电路的设计面积。

在上述实施例的基础上，下面结合图5对本申请提供的电压阈值生成单元21进行说明。

图5为本申请提供的电压阈值生成单元21的结构示意图。如图5所示，电压阈值生成单元21包括：解码器210、第一级运算放大器211和第二级运算放大器212。

第二级运算放大器212分别与解码器210和第一级运算放大器211连接。

解码器210，用于对可调符号序列TH<M:0>进行解码处理，得到开关控制序列GP<N:0>。可选地，当检测电路20中包括检测处理单元24时，可以通过检测处理单元24调节可调符号序列TH<M:0>，当检测电路20中不包括检测处理单元24时，可以手动调节可调符号序列TH<M:0>。

第一级运算放大器211，对第二级运算放大器212提供的反馈电压值和参考电压值进行放大处理，得到放大后的参考电压值。

第二级运算放大器212，根据放大后的参考电压值和开关控制序列，输出可调电压阈值，并向第一级运算放大器211提供反馈电压值。

其中，M和N具有如下关系：2^M+1-1＝N。例如，当M＝2时，N等于7。例如，当M＝3时，N等于15。

例如，当可调符号序列为TH<2:0>时，解码器210对可调符号序列TH<2:0>进行解码处理，得到开关控制序列GP<7:0>。

需要说明的是，GP<7:0>是只有一位为0的开关控制序列，开关控制序列GP<7:0>可以为1111 1110、1111 1101、1111 1011、1111 0111、1110 1111、1101 1111、1011 1111、0111 1111中的任意一个开关控制序列。

需要说明的是，TH<2:0>对应GP<7:0>第几位为0，GP<N:0>右侧为最低位，左侧为最高位。

例如当TH<2:0>为000，则指示GP<7:0>中的第1位为0，即GP<7:0>为1111 1110。

例如当TH<2:0>为001，则指示GP<7:0>中的第2位为0，即GP<7:0>为1111 1101。

例如当TH<2:0>为111，则指示GP<7:0>中的第8位为0，即GP<7:0>为0111 1111。

在一种可能的设计中，第一级运算放大器211包括：PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4和NMOS管M5；

PMOS管M1的源极和PMOS管M2的源极连接，PMOS管M1的栅极和PMOS管M2的栅极连接，NMOS管M3的源极和NMOS管M4的源极连接；

PMOS管M1的源极和PMOS管M2的源极接收第一电压VDD；

NMOS管M3的漏极分别与PMOS管M1的漏极和栅极连接，NMOS管M3的栅极与第二级运算放大器的第一输出端(用于输出反馈电压值vcm_out)连接；

NMOS管M4的漏极分别与PMOS管M2的漏极和第二级运算放大器212的输入端连接，NMOS管M4的栅极接收参考电压值vcm；

NMOS管M5的栅极接收第二电压Vb，NMOS管M5的源极接地，NMOS管M5的漏极连接至NMOS管M3的源极和NMOS管M4的源极之间。

在一种可能的设计中，第二级运算放大器212包括：PMOS管M6、NMOS管M7、电阻Rc、电容Cc、电阻阵列RA1和电阻阵列RA2；

PMOS管M6的源极接收第一电压VDD；

PMOS管M6的漏极通过串联的电阻阵列RA1和电阻阵列RA2与NMOS管M7的漏极连接，NMOS管M7的源极接地，NMOS管M7的栅极接收第二电压Vb；

PMOS管M6的栅极分别与第一级运算放大器211连接、并通过串联的电阻Rc和电容Cc与PMOS管M6的漏极连接；

电阻阵列RA1输出可调电压阈值中的vthp，电阻阵列RA2输出可调电压阈值中的vthn；

NMOS管M3的栅极连接至电阻阵列RA1和电阻阵列RA2之间。电阻阵列RA1和电阻阵列RA2之间输出反馈电压值vcm_out。

PMOS管M6的栅极分别与第一级运算放大器211连接，包括：PMOS管M6的栅极连接至NMOS管M4的漏极和PMOS管M2的漏极之间。

在一种可能的设计中，电阻阵列RA1和电阻阵列RA2的结构相同。

电阻阵列RA1包括串联的N个电阻和与每个电阻连接的开关。

例如，当N等于8时，电阻阵列RA1中包括8个电阻R、与第一个电阻R连接的开关TP7、与第二个电阻R连接的开关TP6、与第三个电阻R连接的开关TP5、与第四个电阻R连接的开关TP4、与第五个电阻R连接的开关TP3、与第六个电阻R连接的开关TP2、与第七个电阻R连接的开关TP1、与第八个电阻R连接的开关TP0。其中，GP<7>控制开关TP7的导通或截止，GP<6>控制开关TP6的导通或截止，GP<5>控制开关TP5的导通或截止，GP<4>控制开关TP4的导通或截止，GP<3>控制开关TP3的导通或截止，GP<2>控制开关TP2的导通或截止，GP<1>控制开关TP1的导通或截止，GP<0>控制开关TP0的导通或截止。

例如，当N等于8时，电阻阵列RA2中包括8个电阻R、与第一个电阻R连接的开关TN7、与第二个电阻R连接的开关TN6、与第三个电阻R连接的开关TN5、与第四个电阻R连接的开关TP4、与第五个电阻R连接的开关TN3、与第六个电阻R连接的开关TN2、与第七个电阻R连接的开关TN1、与第八个电阻R连接的开关TN0。其中，GP<7>控制开关TN7的导通或截止，GP<6>控制开关TN6的导通或截止，GP<5>控制开关TN5的导通或截止，GP<4>控制开关TN4的导通或截止，GP<3>控制开关TN3的导通或截止，GP<2>控制开关TN2的导通或截止，GP<1>控制开关TN1的导通或截止，GP<0>控制开关TN0的导通或截止。

例如，当GP<7:0>为0111 1111时，GP<7>控制开关TP7和TN7导通，GP<6>控制开关TP6和TN6截止，GP<5>控制开关TP5和TN5截止，GP<4>控制开关TP4和TN4截止，GP<3>控制开关TP3和TN3截止，GP<2>控制开关TP2和TN2截止，GP<1>控制开关TP1和TN1截止，GP<0>控制开关TP0和TN0截止。需要说明的是，图5是以M＝2、N＝7为例进行说明的。

下面结合图5，以TH<2:0>是111、GP<7:0>是0111 1111为例，对电压阈值生成单元21的工作过程进行说明。

GP<7>控制开关TP7和TN7导通，GP<6>控制开关TP6和TN6截止，GP<5>控制开关TP5和TN5截止，GP<4>控制开关TP4和TN4截止，GP<3>控制开关TP3和TN3截止，GP<2>控制开关TP2和TN2截止，GP<1>控制开关TP1和TN1截止，GP<0>控制开关TP0和TN0截止。输出的vthp和节点vp7处的电压相同，输出的vthn和节点vn7处的电压相同，输出的vcm_out等于(vthp+vthn)/2；当第一级运算放大器211输入vcm_out和vcm相同时，流过NMOS管M3和M4的电流相同；当输入vcm_out大于vcm时，流过NMOS管M3的电流将增大，由于电流从PMOS管M1流过NMOS管M3没有其他通路，流过PMOS管M1的电流和流过NMOS管M3的电流相同，流过PMOS管M1的电流也增大，导致PMOS管M1的漏极、NMOS管M3的漏极和PMOS管M2的栅极电压降低；PMOS管M2的栅极电压降低进一步导致流过PMOS管M2的电流增大，进而导致PMOS管M2的漏极和PMOS管M6的栅极电压升高；PMOS管M6的栅极电压升高进一步导致流过PMOS管M6的电流减小，导致PMOS管M6的漏极电压降低，进一步导致vcm_out降低，最终将vcm_out降低至和输入参考电压值vcm一致，上述工作过程停止。

当输入vcm_out小于vcm时，流过NMOS管M3的电流将减小，由于电流从PMOS管M1流过NMOS管M3没有其他通路，流过PMOS管M1的电流和流过NMOS管M3的电流相同，流过PMOS管M1的电流也减小，导致PMOS管M1的漏极、NMOS管M3的漏极和PMOS管M2的栅极电压升高；PMOS管M2的栅极电压升高进一步导致流过PMOS管M2的电流减小，进而导致PMOS管M2的漏极和PMOS管M6的栅极电压降低；PMOS管M6的栅极电压降低进一步导致流过PMOS管M6的电流增大，导致PMOS管M6的漏极电压升高，进一步导致vcm_out升高，最终将vcm_out升高至和输入参考电压值vcm一致，上述工作过程停止。

在图5提供的电压阈值生成单元21中，通过解码器210对可调符号序列TH<M:0>进行解码处理，得到开关控制序列GP<N:0>，进而通过开关控制序列GP<N:0>使得第二级运算放大器212输出可调电压阈值，能够减少控制字的输入个数，进而减少测试电路的管脚数量。在本申请中，如果没有解码器210，那么为了使第二级运算放大器212能够输出可调电压阈值，针对N等于7时，需要8个管脚向第二级运算放大器212提供8个控制字，才能使第二级运算放大器212输出可调电压阈值，而在本申请中，由于采用了解码器210，因此可以通过3个管脚向解码器210输入可调符号序列TH<M:0>，从而使得第二级运算放大器212输出可调电压阈值。

在图5实施例中，由于可调符号序列TH<M:0>可以被调整，因此可以灵活的配置可调符号序列，使得本申请提供的测试电路能够适应不同工作场景中的SerDes。例如可以包括应用PCIE(peripheral component interconnect express，高速串行计算机扩展总线标准)的工作场景，或者应用USB(Universal Serial Bus，通用串行总线)的工作场景。

此外，在图5提供的电压阈值生成单元21中，可以生成例如8级可调电压阈值(包括vthp和vthn)，通过第二级运算放大器212的负反馈结构，使得反馈电压值vcm_out和参考电压值vcm相等，再通过电阻阵列RA1和电阻阵列RA2中的电阻R串联分压，使得始终保持(vpj+vnj)/2＝vcm(其中，j＝0～7之间的整数)，这样带来的有益效果为：使得输入inn和inp的共模电压和电压阈值vthp和vthn的共模电压相同，方便后续比较。相比于单纯的电阻分压结构，即VDD连接一串电阻阵列到地端，电阻值需要精确的选取，以确保输出的阈值电平的共模电平和vcm相同，同时VDD的波动将直接影响共模电平，增大误差。电压阈值生成单元21采取放大器负反馈结构(两级放大器有一个输出端和两个输入端：输出端为两个电阻阵列的中心；输入端包括反向输入端和同向输入端，反向输入端为M3的栅极，同向输入端为M4的栅极，两级放大器的输出和反向输入端接在一起，构成了负反馈，即输出的结果会反馈给输入，当输出vcm_out和vcm不相同时，会影响M3栅极输入，进而再影响到输出vcm_out，直到vcm_out和vcm相同)，使得输出的阈值电平和共模点更加稳定，且电阻阵列中的电阻的阻值选取更加灵活。

在一种可能的设计中，该检测电路还可以幅度确定单元，幅度确定单元和电压阈值生成单元21连接，幅度确定单元用于对将vthp和vthn的差值确定为差分信号的幅度。

在本申请中，检测电路可以确定差分信号是否为有效信号、以及确定差分信号的幅度，使得检测电路能够满足PCIe4.0协议中对差分信号的检测需求，进而为接收端中的均衡电路提供幅度参考，提高SerDes工作效率。

在上述实施例的基础上，下面结合图6对本申请提供的预比较单元22进行说明。

图6为本申请提供的预比较单元22的结构示意图。如图6所示，预比较单元22包括：第一放大器221和第二放大器222。

第一放大器221和第二放大器222分别与电压阈值生成单元21连接。

第一放大器221，用于根据第一信号inp、第二信号inp、以及可调电压阈值中的vthp和vthn，输出第一电压差值outn1和第一共模电压vcmn1。

第二放大器222，用于根据第一信号inp、第二信号inp、以及可调电压阈值中的vthp和vthn，输出第二电压差值outn2和第二共模电压vcmn2。

第一比较结果包括：第一电压差值outn1、第一共模电压vcmn1、第二电压差值outn2和第二共模电压vcmn2。

在一种可能的设计中，第一放大器221和第二放大器222的结构相同；

第一放大器221包括：电阻R2、电阻R3、电阻R4、电阻R5、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12和NMOS管M13；其中，

串联的电阻R2和电阻R4与串联的电阻R3和电阻R5并联；电阻R2和电阻R3接收第一电压VDD，电阻R4和电阻R5之间输出第一共模电压vcmn1；

NMOS管M8的源极和NMOS管M9的源极连接，NMOS管M11的源极和NMOS管M12的源极连接；

NMOS管M10的栅极接收第二电压Vb，NMOS管M10的源极接地，NMOS管M10的漏极连接至NMOS管M8的源极和NMOS管M9的源极之间，NMOS管M8的栅极接收最小可调电压阈值，NMOS管M8的漏极分别与NMOS管M11的漏极、以及电阻R2和电阻R4连接，NMOS管M9的栅极接收第二信号，NMOS管M9的漏极分别与NMOS管M12的漏极、以及电阻R3和电阻R5连接，NMOS管M9漏极输出第一电压差值outn1；

NMOS管M13的栅极连接第二电压Vb，NMOS管M13的源极接地，NMOS管M13的漏极连接至NMOS管M11的源极和NMOS管M12的源极之间，NMOS管M11的栅极接收第一信号，NMOS管M12的漏极分别与NMOS管M9的漏极、以及电阻R3和电阻R5连接。

下面以第一放大器221(AMP1)为例，对AMP1的工作原理进行说明。

对于AMP1，NMOS管M9的栅极接收inp，NMOS管M11的栅极接收inn，AMP1的工作原理分为如下2种情况(情况11和情况12)。

情况11，差分信号(包括inp和inn)的最大电压值和最电压小值在vthp和最大可调电压阈值vthn之间，则第一级的输入的inp的电压值恒大于vthn、inn的电压值恒小于vthp，因此流过NMOS管M8和NMOS管M11的电流恒小于流过NMOS管M9和NMOS管M12的电流，因此第一差值电压outp1始终大于第一差值电压outn1，第一共模电压vcmn1等于(outp+outn)/2。

针对情况11，第一差值电压outn1始终小于第一共模电压vcmn1，具体的，请参见图7实施例。

情况12，差分信号(包括inp和inn)的最大电压值和最小电压值超过vthp和vthn，当inp的电压值小于vthn时、第二信号inn的电压值大于vthp时，流过NMOS管M8和NMOS管M11的电流恒小于流过NMOS管M9和NMOS管M12的电流，第一差值电压outp1大于第一差值电压outn1；

当inp的电压值大于vthn、第二信号inn的电压值小于vthp时，流过NMOS管M8和NMOS管M11的电流恒大于流过NMOS管M9和NMOS管M12的电流，第一差值电压outp1小于第一差值电压outn1，第一共模电压vcmn1等于(outp+outn)/2，具体的，请参见图8实施例。

需要说明的是，由于AMP2和AMP1结构相同，因此AMP2和AMP1的工作原理类似。AMP2与AMP1不同的是，AMP2输出的差值电压和共模电压与AMP1输出的差值电压和共模电压的相位相反。在本实施例中，不对AMP2输入电压和输出电压进行说明。

接着以第一放大器221(AMP1)为例，对AMP1的工作过程进行说明。

流过NMOS管M8的电流为I8，流过NMOS管M9的电流为I9，流过NMOS管M11的电流为I11，流过NMOS管M12的电流为I12。outp1＝VDD-R2*(I8+I11)，输出outn1＝VDD-R3*(I9+I12)，电阻R2的电阻R3的电阻值相同。

情况11：当差分信号(包括inp和inn)的最大电压值和最电压小值在vthp和最大可调电压阈值vthn之间，即NMOS管M8的栅极电压小于NMOS管M9的栅极电压、即NMOS管M11的栅极电压小于NMOS管M12的栅极电压，则I8小于I9、I11小于I12，则(I8+I11)小于(I9+I12)，根据上述outp1、outn1计算公式，可得第一差值电压outp1始终大于第一差值电压outn1。

情况12：差分信号(包括inp和inn)的最大电压值和最小电压值超过vthp和vthn，当inp的电压值小于vthn时、inn的电压值大于vthp时，即NMOS管M8的栅极电压大于NMOS管M9的栅极电压、即NMOS管M11的栅极电压大于NMOS管M12的栅极电压，则I8大于I9、I11大于I12，则(I8+I11)大于(I9+I12)，根据上述outp1、outn1计算公式，可得第一差值电压outp1小于第一差值电压outn1；

当inp的电压值大于vthn时、第二信号inn的电压值小于vthp时，即NMOS管M8的栅极电压小于NMOS管M9的栅极电压、即NMOS管M11的栅极电压小于NMOS管M12的栅极电压，则I8小于I9、I11小于I12，则(I8+I11)小于(I9+I12)，根据上述outp1、outn1计算公式，可得第一差值电压outp1大于第一差值电压outn1。

图7为本申请提供的AMP1中inp、inn、vthp、vthn之间的关系示意图一。如图7所示，差分信号(包括inp和inn)的最大电压值和最电压小值在vthp和vthn之间，第一共模电压vcmn1等于第一差值电压outp1与第一差值电压outn1的和值的一半。

图8为本申请提供的AMP1中inp、inn、vthp、vthn之间的关系示意图二。如图8所示，差分信号(包括inp和inn)的最大电压值和最电压小值超过vthp和vthn，第一共模电压vcmn1等于第一差值电压outp1与第一差值电压outn1的和值的一半。

图9为本申请提供的预比较单元22中outn1、outn2、vcmn1、vcmn2之间的关系示意图一。如图9所示，第一共模电压vcmn1等于第二共模电压vcmn2，差分信号(包括inp和inn)的最大电压值和最电压小值在vthp和vthn之间，第一差值电压outn1和第二差值电压outn2始终小于第一共模电压vcmn1。

图10为本申请提供的预比较单元22中outn1、outn2、vcmn1、vcmn2之间的关系示意图二。如图10所示，第一共模电压vcmn1等于第二共模电压vcmn2，当差分信号(包括inp和inn)的最大电压值和最电压小值超过vthp和vthn时，总有第一差值电压outn1或者第二差值电压outn2大于第一共模电压vcmn1。

图11为本申请提供的差分信号的检测电路的结构示意图二。如图11所示，整流比较单元23包括：整流模块231和比较器模块232。

其中，整流模块231分别与预比较单元22和比较器模块232连接，比较器模块232还与检测处理单元24连接。

整流模块231，用于对第一比较结果进行整流处理，并向比较器模块232提供第一整流信号rec_p和第二整流信号rec_n；

比较器模块232，用于对第一整流信号rec_p的第一电压值和第二整流信号rec_n的第二电压值进行比较，并向检测处理单元24提供待检测信号。

图12本申请提供的整流模块231的结构示意图。如图12所示，整流模块231包括：第一整流器2311和第二整流器2312；

第一整流器2311，用于根据第一比较结果中的第一共模电压vcmn1和第二共模电压vcmn2，输出第二整流信号rec_n；

第二整流器2312，用于根据第一比较结果中的第一电压差值outn1和第二电压差值outn2，输出第一整流信号rec_p。

第二整流信号rec_n和第一整流信号rec_p用于确定差分信号是否为有效信号。

在一种可能的设计中，第一整流器2311包括：电阻R6、电阻R7、NMOS管M14、NMOS管M15和NMOS管M16；其中，

电阻R6和电阻R7连接，阻R6和电阻R7接收第一电压VDD；

NMOS管M14的源极和NMOS管M15的源极连接；

NMOS管M14的漏极与电阻R6连接，NMOS管M14的栅极接收第一共模电压vcmn1；

NMOS管M15的漏极与电阻R7连接，NMOS管M17的栅极接收第二共模电压vcmn2；

NMOS管M16的栅极接收第二电压Vb，NMOS管M16的源极接地、NMOS管M16的漏极连接至NMOS管M14源极和NMOS管M15的源极之间，在NMOS管M14源极和NMOS管M15的源极之间输出第二整流信号。

在一种可能的设计中，第一整流器2311和第二整流器2312的结构相同。

与第一整流器2311不同的是，在第二整流器2312中，NMOS管M14的栅极接收第一差值电压outn1，NMOS管M15的栅极接收第二差值电压outn2。

图12所示的整流模块231的工作原理分为如下2种情况(情况21和情况22)。

情况21，当差分信号的最大电压值和最小电压值在vthp和vthn之间时，由于第一差值电压outn1和第一差值电压outn2始终小于第一共模电压vcmn1，则第一整流器2311中NMOS管M14、电阻R6、NMOS管M15和电阻R7的电阻值之和，小于第二整流器2312中NMOS管M14、电阻R6、NMOS管M15和电阻R7的电阻值之和，因此第二整流信号rec_n的电压值大于第一整流信号rec_p的电压值。

情况22，当差分信号的最大值和最小值超过vthp和vthn时，由于第一差值电压outn1和第二差值电压outn2交替大于第一共模电压vcmn1，则第一整流器2311中M14、电阻R6、NMOS管M15和电阻R7的电阻值之和，大于第二整流器2312中M14、电阻R6、NMOS管M15和电阻R7的电阻值之和，因此第二整流信号rec_n的电压值小于第一整流信号rec_p的电压值。

下面以第一整流器2311为例，对第一整流器2311的工作过程进行说明。

假设，流过NMOS管M16的电流为I16，NMOS管M14的等效电阻为RM14，NMOS管M15的等效电阻为RM15，输出电压rec_n＝VDD-I16*((R6+RM14)//(R7+RM15))，当NMOS管M14和NMOS管M15的栅极电压高时，RM14、RM15小，导致rec_n较高；当M14和M15的栅极电压低时，RM14、RM15大，导致rec_n较低。

图13为本申请提供的比较器模块232的结构示意图。如图13所示，比较器模块232包括：第一比较器2321和第二比较器2322。

第一比较器2321分别与第二比较器2322和整流模块231连接。

第一比较器2321，用于对第一电压值和第二电压值进行比较处理，并向第二比较器2322提供第二比较结果；

第二比较器2322，用于对第二比较结果进行转换处理，并向检测处理单元24提供待检测信号。

第一比较器2321，用于对第一电压值和第二电压值进行比较处理，得到第二比较结果，在第一电压值大于第二电压值时，第二比较结果指示第二级比较器输出高电平，在第一电压值小于第二电压值时，第二比较结果指示第二级比较器输出低电平。

在一种可能的设计中，第一比较器2321包括：NMOS管M17、NMOS管M18、NMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22和PMOS管M23；

NMOS管M17的源极和NMOS管M18的源极连接，PMOS管M20的源极、PMOS管M21的源极、PMOS管M22的源极和PMOS管M23的源极连接，PMOS管M20的漏极和PMOS管M21的漏极连接，PMOS管M22的漏极和PMOS管M23的漏极连接；

PMOS管M20的栅极接收第三电压Vb1，PMOS管M21的栅极连接至PMOS管M22的漏极和PMOS管M23的漏极之间；

PMOS管M23的栅极接收第三电压Vb1，PMOS管M22的栅极连接至PMOS管M20的漏极和PMOS管M21的漏极之间；

NMOS管M17的栅极接收第二整流信号，NMOS管M17的漏极连接至PMOS管M20的漏极和PMOS管M21的漏极之间；

NMOS管M18的栅极接收第一整流信号，NMOS管M18的漏极连接至PMOS管M22的漏极和PMOS管M23的漏极之间；

NMOS管M19的栅极接收第四电压Vb2，NMOS管M19的源极接地，NMOS管M19的漏极连接至NMOS管M17的源极和NMOS管M18的源极之间。

在一种可能的设计中，第二比较器2322包括：PMOS管M24、PMOS管M25、NMOS管M26、NMOS管M27、NMOS管M28和NMOS管M29；

PMOS管M24的源极和PMOS管M25的源极连接，PMOS管M24的源极和PMOS管M25的源极接收第一电压VDD；

NMOS管M26的源极、NMOS管M27的源极、NMOS管M28的源极和NMOS管M29的源极接地；

PMOS管M24的栅极连接至PMOS管M20的漏极和PMOS管M21的漏极之间，PMOS管M24漏极连接NMOS管M27的漏极和NMOS管M26的漏极，NMOS管M27的栅极分别与NMOS管M28的漏极以及NMOS管M29的漏极和栅极连接；

PMOS管M25的栅极连接至PMOS管M23的漏极和PMOS管M22的漏极之间，PMOS管M25的漏极与NMOS管M28的漏极以及NMOS管M29的栅极和漏极连接，NMOS管M28的栅极分别与NMOS管M27以及NMOS管M26的漏极和栅极连接；

PMOS管M25的漏极和NMOS管M28的漏极之间输出待检测信号Voutp。

下面对第一比较器2321的工作过程进行说明。

当输入电压rec_n大于rec_p时，NMOS管M17的栅极电压大于NMOS管M18的栅极电压，流过NMOS管M17的电流大于流过NMOS管M18的电流，节点OP的电压较节点ON下降更快，即PMOS管M21的栅极电压大于PMOS管M22的栅极电压，使PMOS管M21向截止区靠近、PMOS管M22导通的程度加深，进一步将节点OP的电压拉低，同时把节点ON的电压抬高，使第一比较器2321输出的ON的电压大于OP的电压；当输入电压rec_n小于rec_p时，NMOS管M17的栅极电压小于NMOS管M18的栅极电压，流过NMOS管M17的电流小于流过NMOS管M18的电流，节点OP的电压较节点ON下降更慢，即PMOS管M21的栅极电压小于PMOS管M22的栅极电压，使PMOS管M22向截止区靠近、PMOS管M21导通的程度加深，进一步将节点OP的电压抬高，同时把节点ON的电压拉低，使第一比较器2321的输出ON的电压小于OP的电压；最后对第二比较器2322的工作过程进行说明。

和第一比较器原理类似，当OP的电压大于ON的电压时，即PMOS管M24的栅极电压大于PMOS管M25，则流过PMOS管M24的电流比流过PMOS管M25的电流更小，节点Voutp比节点Voutn电压上升更快，即NMOS管M27的栅极电压大于NMOS管M28的栅极电压，使NMOS管M28向截止区靠近、NMOS管M27导通的程度加深，进一步将节点Voutn的电压拉到低电平，同时把节点Voutp的电压抬到高电平；当OP的电压小于ON的电压时，即PMOS管M24的栅极电压小于PMOS管M25，则流过PMOS管M24的电流比流过PMOS管M25的电流更大，节点Voutn比节点Voutp电压上升更快，即NMOS管M28的栅极电压大于NMOS管M27的栅极电压，使NMOS管M27向截止区靠近、NMOS管M28导通的程度加深，进一步将节点Voutp的电压拉到低电平，同时把节点Voutn的电压抬到高电平。

在本申请中，该参考电压值为第一预设电源输出的电压。参考电压值用于结合可调符号序列生成可调电压阈值。

第一电压VDD为第二预设电源输出的电压。第一电压VDD用于驱动相关器件的工作。例如在图5中，第一电压VDD用于驱动PMOS管M1、PMOS管M2和PMOS管M6工作。

第二电压Vb为第三预设电源输出的电压。第二电压Vb用于向相关器件提供偏置电压，保障相关器件所在的电路正常工作。例如在图6中向NMOS管M10提供第二电压Vb，保障AMP1和AMP2正常工作。

第三电压Vb1为第四预设电源输出的电压，第四电压Vb2为第五预设电源输出的电压，第三电压Vb1和第四电压Vb2用于向相关器件提供偏置电压，保障相关器件所在的电路正常工作。例如在图13中第三电压Vb1提供给PMOS管M20和PMOS管M23偏置电压、第四电压Vb2提供给NMOS管M19偏置电压，保障第一比较器2321正常工作。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。

Claims (15)

1.一种差分信号的检测电路，其特征在于，包括：电压阈值生成单元、预比较单元、整流比较单元和检测处理单元；其中，

所述电压阈值生成单元，用于根据输入的参考电压值和可调符号序列，向所述预比较单元提供可调电压阈值；

所述预比较单元，用于对输入的差分信号的电压值和所述可调电压阈值进行比较，向所述整流比较单元提供第一比较结果；

所述整流比较单元，用于对所述第一比较结果进行整流、比较处理，并向所述检测处理单元提供待检测信号；

所述检测处理单元，用于在检测到所述待检测信号为高电平时，确定所述差分信号为有效信号；在检测到所述待检测信号为低电平时，将所述可调符号序列减去预设值，并将减去所述预设值之后的可调符号序列，提供给所述电压阈值生成单元，以得到新的待检测信号。

2.根据权利要求1所述的电路，其特征在于，电压阈值生成单元包括：解码器、第一级运算放大器和第二级运算放大器；

所述解码器，用于对所述可调符号序列进行解码处理，得到开关控制序列；

所述第一级运算放大器，用于对所述第二级运算放大器提供的反馈电压和所述参考电压值进行放大处理，得到放大后的参考电压值；

所述第二级运算放大器，用于根据所述放大后的参考电压值和所述开关控制序列，输出所述可调电压阈值，并向第一级运算放大器提供反馈电压。

3.根据权利要求2所述的电路，其特征在于，所述第一级运算放大器包括：PMOS管M1、PMOS管M2、NMOS管M3、NMOS管M4和NMOS管M5；

所述PMOS管M1的源极和PMOS管M2的源极连接，所述PMOS管M1的栅极和PMOS管M2的栅极连接，所述NMOS管M3的源极和NMOS管M4的源极连接；

所述PMOS管M1的源极和PMOS管M2的源极接收第一电压；

所述NMOS管M3的漏极分别与所述PMOS管M1的漏极和栅极连接，所述NMOS管M3的栅极与所述第二级运算放大器的第一输出端连接；

所述NMOS管M4的漏极分别与所述PMOS管M2的漏极和所述第二级运算放大器的输入端连接，所述NMOS管M4的栅极接收所述参考电压值；

所述NMOS管M5的栅极接收第二电压，所述NMOS管M5的源极接地，所述NMOS管M5的漏极连接至所述NMOS管M3的源极和NMOS管M4的源极之间。

4.根据权利要求3所述的电路，其特征在于，所述第二级运算放大器包括：PMOS管M6、NMOS管M7、电阻Rc、电容Cc、电阻阵列RA1和电阻阵列RA2；

所述PMOS管M6的源极接收第一电压；

所述PMOS管M6的漏极通过串联的所述电阻阵列RA1和所述电阻阵列RA2与所述NMOS管M7的漏极连接，所述NMOS管M7的源极接地，所述NMOS管M7的栅极接收第二电压；

所述PMOS管M6的栅极与所述第一级运算放大器连接、还通过串联的所述电阻Rc和电容Cc与所述PMOS管M6的漏极连接；

所述电阻阵列RA1输出所述可调电压阈值中的最大可调电压阈值，所述电阻阵列RA2输出所述可调电压阈值中的最小可调电压阈值；

所述NMOS管M3的栅极连接至所述电阻阵列RA1和所述电阻阵列RA2之间。

5.根据权利要求4所述的电路，其特征在于，所述电阻阵列RA1和所述电阻阵列RA2的结构相同；

所述电阻阵列RA1包括串联的N个电阻和与每个电阻连接的开关。

6.根据权利要求1-5任一项所述的电路，其特征在于，所述差分信号包括：第一信号和第二信号；

所述可调电压阈值包括：最大可调电压阈值和最小可调电压阈值；

所述第一比较结果包括：第一电压差值、第一共模电压、第二电压差值和第二共模电压；

所述预比较单元包括：第一放大器和第二放大器；

所述第一放大器，用于根据所述第一信号、所述第二信号、以及所述可调电压阈值中的最大可调电压阈值和最小可调电压阈值，输出所述第一电压差值和所述第一共模电压；

所述第二放大器，用于根据所述第一信号、所述第二信号、以及所述可调电压阈值中的最大可调电压阈值和最小可调电压阈值，输出所述第二电压差值和所述第二共模电压。

7.根据权利要求6所述的电路，其特征在于，所述第一放大器和所述第二放大器的结构相同；

所述第一放大器包括：电阻R2、电阻R3、电阻R4、电阻R5、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12和NMOS管M13；其中，

串联的所述电阻R2和所述电阻R4与串联的所述电阻R3和所述电阻R5并联；所述电阻R2和所述电阻R3接收第一电压，所述电阻R4和所述电阻R5之间输出所述第一共模电压；

所述NMOS管M8的源极和NMOS管M9的源极连接，所述NMOS管M11的源极和NMOS管M12的源极连接；

所述NMOS管M10的栅极接收第二电压，所述NMOS管M10的源极接地，所述NMOS管M10的漏极连接至所述NMOS管M8的源极和NMOS管M9的源极之间，所述NMOS管M8的栅极接收所述最小可调电压阈值，所述NMOS管M8的漏极分别与所述NMOS管M11的漏极、以及所述电阻R2和所述电阻R4连接，所述NMOS管M9的栅极接收所述第二信号，所述NMOS管M9漏极输出所述第一电压差值；

所述NMOS管M13的栅极连接所述第二电压，所述NMOS管M13的源极接地，所述NMOS管M13的漏极连接至所述NMOS管M11的源极和所述NMOS管M12的源极之间，所述NMOS管M11的栅极接收所述第一信号，所述NMOS管M12的漏极分别与所述NMOS管M9的漏极、以及所述电阻R3和所述电阻R5连接。

8.根据权利要求1-5任一项所述的电路，其特征在于，所述整流比较单元包括：整流模块和比较器模块；

所述整流模块，用于对所述第一比较结果进行整流处理，并向所述比较器模块提供第一整流信号和第二整流信号；

所述比较器模块，用于对所述第一整流信号的第一电压值和所述第二整流信号的第二电压值进行比较，并向所述检测处理单元提供待检测信号。

9.根据权利要求8所述的电路，其特征在于，所述整流模块包括：第一整流器和第二整流器；

所述第一整流器，用于根据所述第一比较结果中的第一共模电压和第二共模电压，输出所述第二整流信号；

所述第二整流器，用于根据所述第一比较结果中的第一电压差值和第二电压差值，输出所述第一整流信号。

10.根据权利要求9所述的电路，其特征在于，所述第一整流器和第二整流器的结构相同；

所述第一整流器包括：电阻R6、电阻R7、NMOS管M14、NMOS管M15和NMOS管M16；其中，

所述电阻R6和所述电阻R7连接，所述阻R6和所述电阻R7接收第一电压；

所述NMOS管M14的源极和所述NMOS管M15的源极连接；

所述NMOS管M14的漏极与所述电阻R6连接，所述NMOS管M14的栅极接收所述第一共模电压；

所述NMOS管M15的漏极与所述电阻R7连接，所述NMOS管M17的栅极接收所述第二共模电压；

所述NMOS管M16的栅极接收第二电压，所述NMOS管M16的源极接地、所述NMOS管M16的漏极连接至所述NMOS管M14源极和所述NMOS管M15的源极之间，在所述NMOS管M14源极和所述NMOS管M15的源极之间输出所述第二整流信号。

11.根据权利要求8所述的电路，其特征在于，所述比较器模块包括：第一比较器和第二比较器；

所述第一比较器，用于对所述第一电压值和所述第二电压值进行比较处理，并向所述第二比较器提供第二比较结果；

所述第二比较器，用于对所述第二比较结果进行转换处理，并向所述检测处理单元提供所述待检测信号。

12.根据权利要求11所述的电路，其特征在于，第一比较器包括：NMOS管M17、NMOS管M18、NMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22和PMOS管M23；

所述NMOS管M17的源极和所述NMOS管M18的源极连接，所述PMOS管M20的源极、PMOS管M21的源极、PMOS管M22的源极和PMOS管M23的源极连接，所述PMOS管M20的漏极和所述PMOS管M21的漏极连接，所述PMOS管M22的漏极和PMOS管M23的漏极连接；

所述PMOS管M20的栅极接收第三电压，所述PMOS管M21的栅极连接至所述PMOS管M22的漏极和PMOS管M23的漏极之间；

所述PMOS管M23的栅极接收所述第三电压，所述PMOS管M22的栅极连接至所述PMOS管M20的漏极和所述PMOS管M21的漏极之间；

所述NMOS管M17的栅极接收所述第二整流信号，所述NMOS管M17的漏极连接至所述PMOS管M20的漏极和所述PMOS管M21的漏极之间；

所述NMOS管M18的栅极接收所述第一整流信号，所述NMOS管M18的漏极连接至所述PMOS管M22的漏极和PMOS管M23的漏极之间；

所述NMOS管M19的栅极接收第四电压，所述NMOS管M19的源极接地，所述NMOS管M19的漏极连接至NMOS管M17的源极和NMOS管M18的源极之间。

13.根据权利要求12所述的电路，其特征在于，所述第二比较器包括：PMOS管M24、PMOS管M25、NMOS管M26、NMOS管M27、NMOS管M28和NMOS管M29；

所述PMOS管M24的源极和所述PMOS管M25的源极连接，所述PMOS管M24的源极和所述PMOS管M25的源极接收第一电压；

所述NMOS管M26的源极、所述NMOS管M27的源极、所述NMOS管M28的源极和所述NMOS管M29的源极接地；

所述PMOS管M24的栅极连接至所述PMOS管M20的漏极和所述PMOS管M21的漏极之间，所述PMOS管M24漏极连接所述NMOS管M27的漏极，所述NMOS管M27的栅极分别与所述NMOS管M28的漏极、NMOS管M29的漏极和栅极连接；

所述PMOS管M25的栅极连接至所述PMOS管M23的漏极和所述PMOS管M22的漏极之间，所述PMOS管M25的漏极连接至所述NMOS管M28的漏极和NMOS管M29的漏极之间，所述NMOS管M28的栅极分别与所述NMOS管M26的漏极和栅极、所述NMOS管M27的漏极连接；

所述PMOS管M25的漏极和所述NMOS管M28的漏极之间输出所述待检测信号。

14.一种差分信号的检测方法，其特征在于，应用于权利要求1至13任一项所述的差分信号的检测电路；所述方法包括：

接收参考电压值和可调符号序列，

根据所述参考电压值和可调符号序列，输出可调电压阈值；

接收差分信号；

根据所述差分信号和所述可调电压阈值，输出第一比较结果；

对所述第一比较结果进行整流、比较处理，得到待检测信号；

若所述待检测信号为高电平，则确定所述差分信号为有效信号；

若所述待检测信号为底电平，则将所述可调符号序列减去预设值，并根据减去预设值之后的可调符号序列，得到新的待检测信号。

15.一种电子设备，其特征在于，包括：权利要求1至13任一项所述的差分信号的检测电路。

Images