JP2006054742A - 信号検出回路 - Google Patents
信号検出回路 Download PDFInfo
- Publication number
- JP2006054742A JP2006054742A JP2004235846A JP2004235846A JP2006054742A JP 2006054742 A JP2006054742 A JP 2006054742A JP 2004235846 A JP2004235846 A JP 2004235846A JP 2004235846 A JP2004235846 A JP 2004235846A JP 2006054742 A JP2006054742 A JP 2006054742A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- differential
- output signal
- transistor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】 本発明による信号検出回路は、2つある差動比較回路の一方にオフセット調整回路抵抗Rb1を持たせ、一方の差動比較回路からの差動出力信号にオフセット電圧Voffを与え、2つの差動比較回路の逆相出力によって形成される差動出力信号を差動排他的論理和回路EOR3へ入力し、排他的論理和を出力して、オフセット調整回路抵抗Rb1で設定したレベル以上の差動入力信号を検出する。
【選択図】 図4
Description
ΔVsinは差動入力により0とみなせるので、(3)式は、
Voffset2=((ΔVin3)*AvCMP)+((ΔVin5)*AvCMP+ΔVref)・・(4)
SinP:正相入力信号
SinN:逆相入力信号
CMP7outP、CMP8outP、CMP9outP、CMP10outP:正相出力信号
CMP7outN、CMP8outN、CMP9outN、CMP10outN:逆相出力信号
CMP7out、CMP8out、CMP9out、CMP10out:差動出力信号
CMP7Eout、CMP8Eout、CMP9Eout、CMP10Eout:差動交換出力信号
Sout3P、Sout3N、Sout4P、Sout4N:2値化信号
CMP7、CMP8、CMP9、CMP10:差動比較回路
EOR3、EOR4:差動排他的論理和回路
Rb1、Rb2:オフセット調整回路抵抗
R9、R10、R11、R12、R13、R14、R15、R16:抵抗
N9、N10、N11、N12、N13、N14、N15、N16:ノード
Mn9、Mn10、Mn11、Mn12:Nチャネルトランジスタ
Mp1、Mp2、Mp3、Mp4:Pチャネルトランジスタ
Ib7、Ib8、Ib9、Ib10:電流源
Voff1、Voff2:オフセット電圧
Claims (6)
- 入力される差動入力信号を増幅し、第1の差動出力信号を出力する第1のコンパレータと、
入力される前記差動入力信号を増幅し、第2の差動出力信号を出力する第2のコンパレータと、
差動排他的論理和回路とを具備し、
前記第2のコンパレータは、オフセット電圧を前記第2の出力差動信号に与えるオフセット調整回路を備え、
前記差動排他的論理和回路は、前記第1の差動出力信号の正相信号と前記第2の差動出力信号の逆相信号からなる差動信号と、前記第2の差動出力信号の正相信号と前記第1の差動出力信号の逆相信号からなる差動信号との排他的論理和を出力する
信号検出回路。 - 請求項1に記載の信号検出回路において、
前記第1のコンパレータは、第1のトランジスタと第2のトランジスタで形成される1対の差動対と、第1の抵抗と、第2の抵抗と、第1の定電流源を備え、
前記第1のトランジスタと前記第2のトランジスタのそれぞれのソースは、前記第1の定電流源と共通接続され、
前記第1のトランジスタのドレインは第1のノードを介して前記第1の抵抗の一端に接続され、
前記第2のトランジスタのドレインは第2のノードを介して前記第2の抵抗の一端に接続され、
前記第1の抵抗と前記第2の抵抗の他端は、電源に共通接続され、
前記差動入力信号は、前記第1のトランジスタ及び前記第2のトランジスタのゲートに、それぞれ入力され、前記第1及び第2のノードから前記第1の差動出力信号を出力し、
前記第2のコンパレータは、第3のトランジスタと第4のトランジスタで形成される1対の差動対と、第3の抵抗と、第4の抵抗と、第5の抵抗と、第2の定電流源を備え、
前記第3のトランジスタと前記第4のトランジスタのそれぞれのソースは、前記第2の定電流源と共通接続され、
前記第3のトランジスタのドレインは第3のノードを介して前記第3の抵抗の一端に接続され、
前記第4のトランジスタのドレインは第4のノードを介して前記第4の抵抗の一端に接続され、
前記第3の抵抗と前記第4の抵抗は共通接続され、前記第5の抵抗の一端に接続され、
前記差動入力信号は、前記第3のトランジスタ及び前記第4のトランジスタのゲートに、それぞれ入力され、前記第3及び第4のノードから前記第2の差動出力信号を出力する
信号検出回路。 - 請求項2に記載の信号検出回路において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、前記第4のトランジスタは、nチャネルMOSトランジスタである
信号検出回路。 - 請求項2に記載の信号検出回路において、
前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、前記第4のトランジスタは、PチャネルMOSトランジスタである
信号検出回路。 - 請求項2から4いずれか1項に記載の信号検出回路において、
前記第1の抵抗と、前記第2の抵抗と、前記第3の抵抗と、前記第4の抵抗の抵抗値は等しく、前記第1の定電流源と前記第2の定電流源の電流値は等しい
信号検出回路。 - 請求項1から5いずれか1項に記載の信号検出回路であって、
シリアル通信を行なうシリアル通信デバイスに搭載される
信号検出回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004235846A JP4623556B2 (ja) | 2004-08-13 | 2004-08-13 | 信号検出回路 |
TW094127523A TWI269531B (en) | 2004-08-13 | 2005-08-12 | Signal detecting circuit |
US11/202,246 US7199620B2 (en) | 2004-08-13 | 2005-08-12 | Signal detecting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004235846A JP4623556B2 (ja) | 2004-08-13 | 2004-08-13 | 信号検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006054742A true JP2006054742A (ja) | 2006-02-23 |
JP4623556B2 JP4623556B2 (ja) | 2011-02-02 |
Family
ID=35799416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004235846A Expired - Fee Related JP4623556B2 (ja) | 2004-08-13 | 2004-08-13 | 信号検出回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7199620B2 (ja) |
JP (1) | JP4623556B2 (ja) |
TW (1) | TWI269531B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007068057A (ja) * | 2005-09-01 | 2007-03-15 | Nec Electronics Corp | 信号検出回路 |
EP1968190A2 (en) | 2007-03-07 | 2008-09-10 | NEC Electronics Corporation | Input signal detecting circuit |
JP2010226296A (ja) * | 2009-03-23 | 2010-10-07 | Fujitsu Semiconductor Ltd | 受信回路 |
US8589606B2 (en) | 2010-02-10 | 2013-11-19 | Renesas Electronics Corporation | Physical layer circuit |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4979344B2 (ja) * | 2006-10-30 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 信号検知回路 |
US8513981B2 (en) * | 2011-12-12 | 2013-08-20 | Advanced Micro Devices | Squelch detection method and circuit using rectifying circuit for detecting out-of-band signal |
US8829943B2 (en) * | 2012-10-19 | 2014-09-09 | Stmicroelectronics International N.V. | Low supply voltage analog disconnection envelope detector |
US9007096B1 (en) * | 2014-07-07 | 2015-04-14 | Xilinx, Inc. | High-speed analog comparator |
US9432007B1 (en) * | 2014-08-15 | 2016-08-30 | Xilinx, Inc. | Out-of-band (OOB) detection circuit for serial/deserializer (SERDES) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS573456A (en) * | 1980-05-02 | 1982-01-08 | Siemens Ag | Differential data transmission line receiver |
JPS6349843U (ja) * | 1986-09-18 | 1988-04-04 | ||
JPH0355968A (ja) * | 1989-07-24 | 1991-03-11 | Nec Corp | 画像の2値化方式 |
JPH03104351A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 平衡信号受信回路 |
JPH0746290A (ja) * | 1993-07-29 | 1995-02-14 | Toshiba Corp | 状態検出回路 |
JP2001068989A (ja) * | 1999-08-30 | 2001-03-16 | Nec Corp | ケーブル検出機能付き入力バッファ回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6933752B2 (en) * | 2001-05-31 | 2005-08-23 | International Business Machines Corporation | Method and apparatus for interface signaling using single-ended and differential data signals |
-
2004
- 2004-08-13 JP JP2004235846A patent/JP4623556B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-12 TW TW094127523A patent/TWI269531B/zh active
- 2005-08-12 US US11/202,246 patent/US7199620B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS573456A (en) * | 1980-05-02 | 1982-01-08 | Siemens Ag | Differential data transmission line receiver |
JPS6349843U (ja) * | 1986-09-18 | 1988-04-04 | ||
JPH0355968A (ja) * | 1989-07-24 | 1991-03-11 | Nec Corp | 画像の2値化方式 |
JPH03104351A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 平衡信号受信回路 |
JPH0746290A (ja) * | 1993-07-29 | 1995-02-14 | Toshiba Corp | 状態検出回路 |
JP2001068989A (ja) * | 1999-08-30 | 2001-03-16 | Nec Corp | ケーブル検出機能付き入力バッファ回路 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007068057A (ja) * | 2005-09-01 | 2007-03-15 | Nec Electronics Corp | 信号検出回路 |
JP4688152B2 (ja) * | 2005-09-01 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 信号検出回路 |
EP1968190A2 (en) | 2007-03-07 | 2008-09-10 | NEC Electronics Corporation | Input signal detecting circuit |
JP2008219761A (ja) * | 2007-03-07 | 2008-09-18 | Nec Electronics Corp | 入力信号検出回路 |
US7714621B2 (en) | 2007-03-07 | 2010-05-11 | Nec Electronics Corporation | Input signal detecting circuit |
TWI385498B (zh) * | 2007-03-07 | 2013-02-11 | Renesas Electronics Corp | 輸入信號偵測電路 |
JP2010226296A (ja) * | 2009-03-23 | 2010-10-07 | Fujitsu Semiconductor Ltd | 受信回路 |
US8589606B2 (en) | 2010-02-10 | 2013-11-19 | Renesas Electronics Corporation | Physical layer circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4623556B2 (ja) | 2011-02-02 |
TW200607239A (en) | 2006-02-16 |
US7199620B2 (en) | 2007-04-03 |
US20060033535A1 (en) | 2006-02-16 |
TWI269531B (en) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107850918B (zh) | 用于高速时钟的偏移非敏感的正交时钟误差校正和占空比校准 | |
JP4970224B2 (ja) | 半導体集積回路 | |
TWI269531B (en) | Signal detecting circuit | |
CN1758540B (zh) | 具有输出偏移校正的比较器与金属氧化物半导体逻辑电路 | |
KR101357331B1 (ko) | 고속 공통 모드 피드백을 제어하는 차동 드라이버 회로 및 차동 신호 구동 방법 | |
TWI425772B (zh) | 包絡偵測器與相關方法 | |
JP2007318457A (ja) | コンパレータ並びにa/d変換器 | |
CN108694962B (zh) | 放大器及使用其的半导体装置 | |
Goll et al. | Comparators in nanometer CMOS technology | |
US20140062545A1 (en) | Method and Apparatus for Reducing the Clock Kick-Back of ADC Comparators While Maintaining Transistor Matching Behavior | |
TW200831931A (en) | Signal detecting circuit | |
KR20130070248A (ko) | 레일-투-레일 비교기 및 이를 이용한 pam 수신장치 및 통신 시스템 | |
JP2012049784A (ja) | 出力バッファ回路及び半導体装置 | |
JP2008219761A (ja) | 入力信号検出回路 | |
CN114636854A (zh) | 差分信号的检测电路、检测方法及电子设备 | |
Jakhar et al. | A Low Power, High Speed 1.2 V Dynamic Comparator for Analog-to-Digital Converters | |
US20100164580A1 (en) | High speed clock signal duty cycle adjustment | |
JP4668690B2 (ja) | 信号変換回路 | |
JP2008187642A (ja) | 差動信号比較器 | |
CN112383353A (zh) | 一种信号丢失检测电路 | |
CN111669130A (zh) | 一种运算放大器输入失调电压的自动消除电路 | |
KR101017853B1 (ko) | 상수 지연 제로 대기 차동 논리 수신기 및 방법 | |
JP4688152B2 (ja) | 信号検出回路 | |
JP5483424B2 (ja) | レベル変換回路 | |
CN114285403A (zh) | 一种应用于高速数字隔离器的发送-接收电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101028 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4623556 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |