TWI425772B - 包絡偵測器與相關方法 - Google Patents

Description

包絡偵測器與相關方法

本發明是有關於一種包絡偵測器與相關方法，且特別是有關於一種低成本、電路架構簡單、低功耗、小面積且適用於高頻寬差動訊號靜噪偵測的包絡偵測器與相關方法。

在現代通訊系統中，普遍具有一分辨輸入訊號為一攜載有效資料之應處理訊號或雜訊之機制。一般來說，一通訊系統晶片的輸出入介面會經由纜線及/或電路板上的走線耦接晶片外的其他電子裝置/電路/晶片，以接收其他電子裝置/電路/晶片傳來的資料/訊息。舉例而言，通訊系統晶片的輸出入介面可以設有一輸入埠，例如一對差動輸入接墊，以接收差動傳輸的資料(如資訊及/或數位酬載)。

通訊系統晶片針對輸入埠上的訊號位準(如電壓位準)進行靜噪偵測(squelch detection)，以分辨輸入埠上的訊號是否攜載有效的資料。當遠端電子裝置/電路/晶片未傳輸資料，或者當遠端電子裝置已經和通訊系統晶片的輸入埠中斷纜線連接時，晶片輸入埠上的訊號就只有雜訊，而雜訊不會攜載任何有意義的資料。因此，通訊系統晶片中會設置靜噪偵測器，耦接輸入埠，以對輸入埠進行靜噪偵測，分辨輸入埠上的訊號是雜訊或是真正的資料。靜噪偵測器會提供一靜噪偵測訊號反應偵測結果；若輸入埠上的訊號攜載有真正的資料，通訊系統晶片中負責解讀資料的數位資料電路就可依據靜噪偵測訊號的指示開始解讀(擷取)訊號中的資料。

請參考第1圖與第2圖；第1圖示意的是一習知靜噪偵測器10，第2圖以第1圖中相關訊號的波形時序來說明靜噪偵測器10的運作，各波形的橫軸為時間，縱軸為訊號位準大小。靜噪偵測器10設有一加總與減算(summing and subtraction)電路12、一參考位準產生器14、一混合器(mixer)16、一比較器18、一取樣電路20與一支援電路22。支援電路22中包括時脈產生器24、偏壓(bias)電路26與電壓調節器(regulator)28等等。

習知靜噪偵測器10的運作可說明如下。加總與減算電路12接收輸入埠的訊號Vin；舉例而言，訊號Vin中可以包括一對差動訊號，在第2圖中分別以實線與虛線波形代表。參考位準產生器14產生多組量化參考位準，加總與減算電路12依據訊號Vin的位準與量化參考位準產生差動的訊號Vin1與Vin2。訊號Vin1對應訊號Vin，訊號Vin2則為靜噪比對的參考訊號。混合器16對訊號Vin1與Vin2進行混合(如乘算)等運作，進行強制訊號放大以產生訊號Vinc與參考位準Vref0。訊號Vinc對應訊號Vin的波形，參考位準Vref0則是一固定的包絡比對基準。比較器18對訊號Vinc與參考位準Vref0進行比較，以訊號Vcp反應比較結果；舉例而言，當訊號Vinc高於參考位準Vref0時，訊號Vcp為高位準，反之則為低位準。取樣電路20則依據一取樣時脈CKS對訊號Vcp進行高速取樣，以依據取樣得出一連續靜噪偵測訊號，用以判斷訊號Vin是否為攜載有真正資料之應處理之訊號；例如說，若取樣連續為高位準且持續超過一定時間，則判斷訊號Vin中攜載有資料。

在習知靜噪偵測器10中，加總與減算電路12為產生靜噪比對的參考，需使用大量的電阻形成分壓網路，此一設置不僅功耗高，也會佔用大量的布局面積。為支援加總與減算電路12的運作，支援電路22中也必須設置電壓調節器28與偏壓電路26以產生固定電壓的位準。同時，混合器16對訊號進行乘算放大，也耗用大量的功率。

再者，比較器18也必須是一個高速的比較器。在現代的輸出入介面技術中，為增加資料/訊息的傳輸速率，會以高頻寬的訊號攜載高速的資料/訊息。由於比較器18需針對高頻訊號進行比對而送出高頻的比較結果，故比較器18需以高速比較器實現；而高速比較器同樣有功耗高、面積大的缺點。類似地，由於取樣電路20要對比較器18的高速比較結果進行取樣，以經由取樣結果之累積判斷靜噪，故取樣電路20需運作於更高速的取樣時脈，因此消耗大量的功率。為了支援取樣電路20的運作，支援電路22中還要設置時脈產生器24以產生高頻的取樣時脈CKS，進一步增加功率與面積的消耗。而且，依據取樣來判斷靜噪也容易發生誤判。

晶片的輸入埠會經由纜線及/或電路板走線而耦合到各種雜訊與干擾。舉例而言，當遠端電子裝置剛經由纜線而連接至輸入埠時，會有一暫態被傳輸至晶片的輸入埠。對輸入埠上以差動輸入接墊接收的一對差動訊號而言，此暫態會同相地同時耦合至這兩個互為差動的訊號，影響差動訊號的共模部份。此時，互為差動的兩個訊號都會因暫態而增大。由於習知靜噪偵測器10是以固定參考位準的比對進行靜噪偵測，故會因暫態的高位準而將暫態判斷為資料，並使數位資料電路開始對輸入埠訊號進行資料解讀。然而，無論輸入埠的訊號中是否有攜載資料，由於訊號已經受到暫態影響而失真；即使進行資料解讀，取得的資料也都是錯誤的。換句話說，習知靜噪偵測器10無法有效排除共模雜訊/暫態的影響。

相較於雜訊的較小振幅，資料會以較大的振幅被攜載於訊號中。因此，可針對輸入埠訊號的包絡(envelope)進行位準大小的比對，以作為靜噪偵測的依據。本發明即是要提出一種可應用於靜噪偵測的包絡偵測器與相關方法，其可克服習知技術的缺點。

本發明的目的之一是提供一種包絡偵測器，用以對一對差動訊號進行靜噪偵測並提供一對應的靜噪偵測訊號。包絡偵測器包括一分壓電路與一比較模組。分壓電路依據差動訊號間的加總(如即時加總與平均)提供一即時參考訊號；針對與參考訊號與差動訊號相關的第一比較訊號與第二比較訊號，比較模組比較第一比較訊號與第二比較訊號以產生靜噪偵測訊號。其中，第一與第二比較訊號為低頻訊號；例如說，第一與第二比較訊號的頻率範圍低於該對差動訊號的頻率範圍。

一實施例中，比較模組包括一轉移電路、第一至第三負載電路、一比較器、第一與第二積分器，以及第一與第二緩衝電路。轉移電路耦接於一第一節點與一第二節點，用以依據差動訊號與參考訊號提供一差異電流。第一負載電路耦接第一節點與第三節點，包含一第一電阻，用以依據差異電流於第一電阻形成的電壓而於第三節點提供一第一比較訊號。第二負載電路耦接第二節點與第四節點，包含一串接電阻，用以依據差異電流於串接電阻形成的電壓而於第四節點提供一第二比較訊號；串接電阻與第一電阻的電阻值相異。比較器耦接第三節點與第四節點，用以比較第一比較訊號與第二比較訊號以產生靜噪偵測訊號。

第三負載電路耦接於第三節點與一第五節點。第三負載電路包括一第二電阻，第一電阻與第二電阻之電阻值總和等於串接電阻的電阻值。第一積分器耦接於第五節點與一第七節點，用以積分第一輸入訊號以產生一第一積分結果；第一輸入訊號相關於差動訊號。第二積分器耦接於第四節點與一第八節點，用以積分一第二輸入訊號以產生一第二積分結果；第二輸入訊號相關於即時參考訊號。其中，第一積分結果相關於第一比較訊號，第二積分結果相關於第二比較訊號。而轉移電路係依據第一積分結果與第二積分結果提供差異電流。

第一緩衝電路具有一對第一輸入端與一第一耦接端，用以依據該對差動訊號產生第一輸入訊號；成對的第一輸入端分別耦接成對的差動訊號，第一耦接端耦接第一積分器。第二緩衝電路具有一第二輸入端與一第二耦接端，分別耦接即時參考訊號與第二積分器，用以依據即時參考訊號產生第二輸入訊號。

一實施例中，第一緩衝電路包括一對第一電晶體，成對的閘極分別耦接於成對的第一輸入端，汲極耦接於第一耦接端，源極耦接於第一節點。第二緩衝電路包括一對第二電晶體，閘極耦接於第二輸入端，汲極耦接於第二耦接端，源極耦接第二節點。

一實施例中，第一積分器設有一第一積分電晶體與一第一電容；第一積分電晶體的汲極與閘極分別耦接第五節點與第七節點，第一電容則耦接於第五節點與第七節點。第二積分器設有一第二積分電晶體與一第二電容。第二積分電晶體的汲極與閘極分別耦接第四節點與第八節點；第二電容則耦接於第四節點與第八節點。

一實施例中，比較模組更設有第一至第四電流源，分別耦接第一、第二、第七與第八節點。第一電流源與第三電流源的電流差異等於第二電流源與第四電流源的電流差異。

本發明的另一目的是提供一種包絡偵測器，用以對一對差動訊號進行靜噪偵測以產生一對應的靜噪偵測訊號，包含一分壓電路與一比較模組。分壓電路用以依據該對差動訊號之共模部分產生一即時參考訊號。比較模組用以比較即時參考訊號與該對差動訊號之一包絡之一包絡位準，以進行靜噪偵測並產生靜噪偵測訊號。其中，即時參考訊號與該對差動訊號之包絡為低頻訊號。比較模組包括一積分電路與一數位區塊。積分電路具有積分效果之一節點，用以累積一積分訊號；積分訊號相關於該對差動訊號之包絡位準與該即時參考訊號之間的差異。當積分訊號大於一相關於對差動訊號之一預設值時，數位區塊反轉靜噪偵測訊號的邏輯準位。

本發明的又一目的是提供一種進行包絡偵測的方法，施用於本發明靜噪偵測器，用以對一對差動訊號中進行靜噪偵測以產生一對應的靜噪偵測訊號，包括：依據該對差動訊號間的差異產生一即時參考訊號；以及，針對和即時參考訊號及差動訊號相關之第一比較訊號與第二比較訊號，比較第一比較訊號與第二比較訊號以產生靜噪偵測訊號。其中，第一與第二比較訊號為低頻訊號。即時參考訊號相關於差動訊號對的即時加總與平均。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

請參考第3圖，其係依據本發明一實施例的包絡偵測器40配置於一晶片(積體電路、晶粒)30中的示意圖。晶片30被封裝於封裝38中，並被安裝於電路板(如一印刷電路板)36上。遠端電子裝置32經由一對差動輸出端TXP與TXM而向晶片30輸出差動資料。輸出端TXP、TXM分別經由纜線34a、34b耦接至電路板36的連接器，再經由電路板上的走線、封裝38的接腳與打線(bonding)而耦接至晶片30的一對差動輸入接墊PDp與PDm，而晶片30中設置的包絡偵測器40即是針對接墊PDp與PDm上的一對差動訊號Vinp與Vinn進行靜噪偵測，並提供一訊號OUT作為靜噪偵測訊號。包絡偵測器40的訊號OUT可以和晶片30中負責解讀資料的數位資料電路(未繪示)搭配；數位資料電路可依據訊號OUT的指示開始/停止解讀(擷取)訊號中的資料(訊息及/或酬載)。

晶片30另設有一接墊Pd0(如一電源接墊)，耦接一電壓VCOM(例如一直流電壓)，以提供一訊號Vref；接墊Pd0與PDp、Pd0與PDm之間分別設有兩相互匹配的電阻Rt1與Rt2。電阻Rt1與Rt2為纜線34a與34b的終端(termina1)電阻；舉例而言，電阻Rt1與Rt2的電阻值可以是50歐姆。電阻Rt1與Rt2也會將訊號Vref分別耦合至訊號Vinp與Vinn，為這對差動訊號提供一共模電壓。

請參考第4圖，其所示意的是本發明一實施例的包絡偵測器40。包絡偵測器40中設有一分壓電路60與一比較模組62。分壓電路60依據差動訊號Vinp與Vinn間的即時加總平均提供一訊號Vrefi(即一即時參考訊號)。針對與參考訊號Vrefi及差動訊號Vinp/Vinn相關的訊號VP與VN，比較模組62比較訊號VP與VN以產生靜噪偵測訊號OUT。

在第4圖實施例中，分壓電路60設有兩電阻Rs1與Rs2；電阻Rs1耦接於節點np與na間，電阻Rs2則耦接於節點nn與nb間。電阻Rs1與Rs2可以是相互匹配、電阻值相等的電阻，節點np與nn則分別耦接訊號Vinp與Vinn；因此，分壓電路60在節點na提供的訊號Vrefi就等於訊號Vinp與Vinn的即時加總平均。也就是說，訊號Vrefi即為差動訊號對Vinp與Vinn的共模部份。由於比較模組62是基於訊號Vrefi而針對訊號Vinp、Vinn進行包絡位準大小的比對，故可有效排除共模部份中的暫態影響。於本發明一實施例中，電阻Rs1與Rs2的電阻值可以是電阻Rt1、Rt2的十數倍至數十倍，不會影響電阻Rt1、Rt2作為終端電阻的功能。

請參考第5圖，其係比較模組62依據本發明一實施例的運作示意圖。訊號Vinp與Vinn的共模部份會被分壓電路60擷取為訊號Vrefi；訊號Vinp與Vinn的包絡則可用一訊號Venv代表。於本發明一實施例中，比較模組62係比較訊號Venv與訊號Vrefi間的偏離幅度(以幅度Va代表)以進行靜噪偵測；當幅度Va較小(例如小於一臨界幅度時)，代表包絡未大幅偏離差動訊號Vinp、Vinn的共模部份，可判斷訊號Vinp、Vinn中僅為雜訊。相對地，當幅度Va較大(大於臨界幅度)，就可判斷訊號Vinp、Vinn中已經攜載有資料。

由於差動訊號對Vinp與Vinn會隨著共模部份起伏變動，包絡的訊號Venv也就會隨著訊號Vrefi起伏變動，讓訊號Venv與訊號Vrefi間的偏離幅度Va能夠真正地追隨訊號Vinp與Vinn的差動部份，不會受到共模部份的暫態影響。舉例而言，在第5圖中的時點t之前，訊號Vinp與Vinn均耦合到一暫態，使其共模部份向上漂移，訊號Vinp與Vinn的位準皆變大。在習知技術中，由於其是以固定參考位準的比對進行靜噪偵測，故會因訊號Vinp與Vinn的較高位準而誤判訊號Vinp與Vinn已經攜載資料。相較之下，本發明係依據幅度Va進行靜噪判斷，故可有效排除共模部份的暫態影響。

由第5圖亦可看出，即使訊號Vinp、Vinn是高頻、高時脈、高資料速率的訊號，但其包絡對應的訊號Venv與共模部份對應訊號Vrefi都是變化緩慢的低頻訊號，故比較模組62只需進行低頻訊號的比對，不需使用高頻比較器。

請再度參考第4圖；在第4圖實施例中，比較模組62設有兩緩衝電路46a與46b、兩積分器44a與44b、轉移電路50、負載電路52、54與56，四個電流源42a、42b、44a與44b，以及一比較器58。

緩衝電路46a(第一緩衝電路)設有一對電晶體P1a與P1b，其可為p通道金氧半電晶體(pMOS)。緩衝電路46a的電路架構類似於源極隨耦器(source follower)；電晶體P1a與P1b的閘極形成一對輸入端，分別耦接訊號Vinp與Vinn；汲極於節點n7耦接積分器48a，源極則耦接於節點n1。對稱地，緩衝電路46b(第二緩衝電路)可由一對電晶體P2a與P2b實現，其可為p通道金氧半電晶體。電晶體P2a與P2b的閘極為輸入端，共同耦接訊號Vrefi，汲極於節點n8耦接積分器48b，源極則耦接於節點n2。電晶體P1a、P1b、P2a與P2b可以是相互匹配的。

積分器48a(第一積分器)耦接於節點n7與n5，依據訊號Vinp、Vinn進行積分，使節點n5上的電壓可作為一積分訊號以反應積分結果；等效來說，積分器48a亦是一低通濾波器。在第4圖所示之實施例中，積分器48a設有一電晶體N1(第一積分電晶體)與一電容C1(第一電容)。電晶體N1可以是一n通道金氧半電晶體(nMOS)，其汲極、閘極與源極分別耦接節點n5、n7與電壓G(如一地端電壓)。電容C1則耦接於節點n5與n7。由於電容C1耦接在電晶體N1的閘極與汲極間，可在積分器48a中發揮米勒效應(Miller effect)，以電晶體N1的轉導(transconductance，常記為gm)來放大電容C1提供的電容值，增強積分器48a的積分功能，使其低通頻寬更窄。

等效上來說，即使電容C1是一個小面積的電容，也可以應用米勒效應提供足夠的低通濾波效果，使積分器48a可以濾去訊號Vinp、Vinn的包絡中之高頻雜訊與干擾(例如資料切換，transition)。

積分器48b(第二積分器)耦接於節點n4與n8，依據訊號Vrefi進行積分，使節點n4上的電壓可作為一積分訊號以反應積分結果。對稱於積分器48a，積分器48b設有一電晶體N2(第二積分電晶體)與一電容C2(第二電容)。電晶體N2可以是n通道金氧半電晶體，其汲極、閘極與源極分別耦接節點n4、n8與電壓G。電容C2則耦接於節點n4與節點n8。電晶體N1與N2可以是相互匹配的，電容C1與C2可以是相互匹配的。

電流源42a與42b(第一與第二電流源)可以是相互匹配的，兩者均提供電流I1。電流源42a耦接於電壓Vcc與節點n1之間；對稱地，電流源42b耦接於電壓Vcc與節點n2之間。電壓Vcc可以是一直流的工作電壓，其電壓值大於電壓G。電流源44a與44b(第三與第四電流源)可以是相互匹配的，同樣提供電流I2。電流源44a耦接於節點n7與電壓G之間，電流源44b則耦接於節點n8與地端電壓G之間。電流源42a與電流源44a的電流差異(I1-I2)等於電流源42b與電流源44b的電流差異。

轉移電路50中設有一電阻R，耦接於節點n1與節點n2之間，用以依據輸入緩衝電路46a之訊號Vinp、Vinn及緩衝電路46b之訊號Vrefi所造成節點n1及n2間之電壓差提供一差異電流dI。負載電路52(第一負載電路)耦接於節點n1與n3之間，依據差異電流dI於一電阻R1a形成的電壓而於節點n3提供一訊號VP(第一比較訊號)。負載電路54(第二負載電路)耦接於節點n2與n4之間，依據差異電流dI於一串接電阻形成的電壓而於節點n4提供一訊號VN(即第二比較訊號)；此串接電阻係由節點n2與n6間的電阻R1b以及節點n6與n4間的電阻R2b串聯而成。負載電路56(第三負載電路)則耦接於節點n3與節點n5之間，設有一電阻R2a。於本發明一實施例中，電阻R1a與R1b匹配，電阻值均等於R1；電阻R2a則與R2b匹配，電阻值均為R2。也就是說，電阻R1a與R2a的電阻值總和等於負載電路54中串接電阻(R1b+R2b)的電阻值。

請參考第6圖(與第4圖)；第6圖繪示的是比較模組62依據本發明一實施例的運作示意圖，其可描述如下。緩衝電路46a會將差動訊號Vinp、Vinn包絡振幅變化反應於節點n7與n1。積分器48a對節點n7的訊號(第一輸入訊號)加以積分，並將積分結果(第一積分結果)反應於節點n5；也就是說，節點n5的電壓可反應差動訊號Vinp/Vinn的包絡。類似地，訊號Vrefi的變化會由緩衝電路46b反應至節點n8與n2，由積分器48b對節點n8的訊號(第二輸入訊號)加以積分，並將積分結果(第二積分結果)反應於節點n4。

節點n1、n5與n2、n4的電壓差dV會在電阻R上形成差異電流dI。在節點n2上，由於電流源42b與44b提供的偏壓電流，差異電流dI會經由節點n2而從電阻R1b與R2b汲取出來。相對地，在節點n1，由於電流源42a與44b的電流偏壓，差異電流dI會由節點n1注入至電阻R1a。

如第6圖所示，若差動訊號Vinp/Vinn的包絡訊號Venv與訊號Vrefi具有相同位準(即幅度Va為零時)，節點n1與n2的電壓相同且節點n4與n5的電壓相同，電晶體N1與N2的電流Ia與Ib(第4圖)相同，差異電流dI為零；流經電阻R1a與R2a的電流為(I1-I2)，流經電阻R2a與R2b的電流也等於(I1-I2)。由於節點n3與n1間只有一個電阻R1a(電阻值R1)，但節點n4與n2間卻有串聯的兩個電阻R1b與R2b(電阻值R1+R2)，故節點n3的電壓訊號VP會比節點n4的訊號VN高出電壓(I1-I2)*R2。也就是說，當訊號Vinp、Vinn訊號包絡位準等於訊號Vrefi時，訊號VP與VN間會有電壓差(I1-I2)*R2；比較器58的比對結果是訊號VP高於訊號VN。

當包絡的幅度Va擴張而訊號Venv偏離訊號Vrefi時，電壓差dV會增加而在電阻R上形成非零的差異電流dI。由節點n2汲取而出的差異電流dI會使訊號VN的位準升高，升高的幅度為(dV/R)*(R1+R2)。相對地，由節點n1注入至電阻R1a的差異電流dI會使訊號VP降低，降低的幅度為(dV/R)*R1。也就是說，訊號VP與VN間的電壓差會由電壓差(I1-I2)*R2逐漸縮減。當電壓差dV達到一反轉電壓差dVT時，訊號VP與訊號VN的電壓差會由原本的電壓差(I1-I2)*R2縮減至零。因此，此反轉電壓差dVT會滿足下列等式：(I1-I2)*R2=(dVT/R)*R1+(dVT/R)*(R1+R2)；由此可得出dVT=(I1-I2)*R*R2/(2*R1+R2)。當電壓差dV等於反轉電壓差dVT，此時幅度Va的值可作為一臨界幅度VaT。一旦電壓差dV超過此一反轉電壓差dVT時，訊號VN會高於訊號VP，代表包絡的幅度Va已經夠大(大於臨界幅度VaT)，而判斷訊號Vinp、Vinn中攜載有資料。

也就是說，節點n2與n1間的電壓差dV會反應幅度Va的大小(也就是包絡的訊號Venv與訊號Vrefi間的偏離幅度)。當電壓差dV小於反轉電壓差dVT，訊號VN小於訊號VP，代表幅度Va小於臨界幅度VaT，訊號Vinp、Vinn中為雜訊。相對地，當電壓差dV大於反轉電壓差dVT，訊號VN會大於訊號VP，代表幅度Va大於臨界幅度VaT，可知訊號Vinp、Vinn中已經有資料。

請參考第7圖，其所繪示的是比較器58依據本發明一實施例而提供靜噪偵測訊號OUT的示意圖。於本發明一實施例中，比較器58包括一類比區塊64與一數位區塊66；類比區塊64(即一積分電路，例如一差動放大器)對訊號VP與VN進行比較，並在一個具有積分效果的節點nc(例如一個具有相當電容負載的節點)累積一訊號OUTa(積分訊號)；而數位區塊66(例如邏輯閘)則根據訊號OUTa產生數位的訊號OUT(例如一單一位元的數位訊號)。如第7圖所示，在時點t1前，訊號VP大於訊號VN；到了時點t1，訊號VP開始小於訊號VN，訊號OUTa便會開始在節點nC上累積。到了時點t1p，訊號OUTa累積大於一預設值，數位區塊66就會被觸發，使訊號OUT反轉其邏輯準位，以此來指示晶片中的數位資料電路(未圖示)，使其開始解讀差動訊號對Vinp、Vinn中的資料。換句話說，從訊號VP開始小於訊號VN(時點t1)，到資料開始被解讀(時點t1p)之間，比較器58可引入一段延遲時間T1。須注意的是，在許多輸出入介面的訊號規格中均規定有此段延遲時間，比較器58的行為恰可符合此類訊號規格。

相對地，當訊號VN由時點t2開始小於訊號VP時，類比區塊64使訊號OUTa開始持續地下降；到了時點t2p，訊號OUTa小於另一預設值，數位區塊66就會被觸發而使訊號OUT反轉，使數位資料電路可以停止對訊號Vinp、Vinn進行資料解讀。因此，時點t2與t2p之間也可以有一段延遲時間T2。延遲時間T1與T2可以相等或不相等；舉例而言，延遲時間T2可以小於延遲時間T1。

由於訊號VP與VN分別為對應於積分器48a與48b的積分結果，因此，相較於訊號Vinp與Vinn，訊號VP與VN皆為低頻的訊號。因此，比較器58可以是一個低成本、低功耗、小布局面積的低頻(直流)比較器，不需要是高頻的比較器。

請再度參考第4圖與第6圖；由第6圖的討論可知，反轉電壓差dVT與電阻R、R1(即電阻R1a、R1b的電阻值)、R2(電阻R2a、R2b的電阻值)、電流I1(電流源42a、42b提供的電流)與電流I2(電流源44a、44b提供的電流)有關。據此，在設計比較模組62時，可先依據訊號Vinp、Vinn的特性與規格決定臨界幅度VaT，再由臨界幅度VaT決定反轉電壓差dVT的目標值。然後，便可依據已知的反轉電壓差dVT反推，以決定電阻R、R1、R2與電流I1、I2之值。舉例而言，可藉由調整電阻R之值改變反轉電壓差dVT之值。改變電流I1及/或電流I2之值則可以改變臨界幅度VaT與反轉電壓差dVT間的關係，因為臨界幅度VaT(與幅度Va)係經由緩衝模組46a與46b反應於反轉電壓差dVT(與電壓差dV)，而緩衝模組46a、46b中各電晶體P1a、P1b、P2a與P2b會受控於電流I1與I2的直流偏壓。改變電流I1與I2，電晶體P1a、P1b、P2a與P2b的轉導會改變，進而改變臨界幅度VaT與反轉電壓差dVT之間的關係。

由於反轉電壓差dVT關聯於電流電阻值乘積，可利用一帶隙電壓以使反轉電壓差dVT能抵抗溫度、工作電壓與製程漂移。請參考第8圖，其所繪示的是依據本發明一實施例而使比較模組62搭配於一帶隙(bandgap)參考電壓源68的示意圖。帶隙參考電壓源68可提供一個穩定、能抵抗溫度、工作電壓與製程漂移影響的帶隙電壓Vbg；帶隙電壓Vbg可在一電阻Rg上建立一電流Ig。經由帶隙電壓Vbg，電流Ig與電阻Rg的乘積亦能抵抗溫度、工作電壓與製程漂移。舉例而言，若電阻Rg因製程漂移而變大(大於電路設計的預期目標值)，由於帶隙電壓Vbg可抵抗製程漂移而維持恆定，故電流Ig會相應變小，使電流電阻值乘積Ig*Rg能維持一定。

在比較模組62中，電流源42a、42b提供的電流I1可以是由電流Ig鏡射縮放而得，電流源44a、44b的電流I2亦可由電流Ig鏡射縮放而得，使電流I1與I2可追隨電流Ig的變化。類似地，電阻Rg與電阻R、R1a及R1b、R2a及R2b則可以是同一晶片中以相同製程製造的電阻，使電阻R、R1a及R1b、R2a及R2b可追隨電阻Rg的變化。如此，反轉電壓差dVT關聯的電流電阻值乘積也會和電流電阻值乘積Ig＊Rg一樣具有同等的漂移抵抗能力，使反轉電壓差dVT能抗拒溫度、工作電壓及/或製程等等漂移。

總結來說，相較於習知技術，本發明可利用低功耗、小面積的電路架構與低速(直流)比較器來實現高頻(高頻寬)訊號的靜噪偵測，降低靜噪偵測的成本與其耗用的晶片資源(如布局面積與功耗等等)。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．靜噪偵測器

12．．．加總與減算電路

14．．．參考位準產生器

16．．．混合器

18．．．比較器

20．．．取樣電路

22．．．支援電路

24．．．時脈產生器

26．．．偏壓電路

28．．．電壓調節器

30．．．晶片

32．．．電子裝置

34a-34b．．．纜線

36．．．電路板

38．．．封裝

40．．．包絡偵測器

42a-42b、44a-44b．．．電流源

46a-46b．．．緩衝電路

48a-48b．．．積分器

50．．．轉移電路

52-56．．．負載電路

58．．．比較器

60．．．分壓電路

62．．．比較模組

64．．．類比區塊

66．．．數位區塊

68．．．帶隙參考電壓源

TXP、TXM．．．輸出端

PDp、PDm、Pd0．．．接墊

Vcc、G、VCOM、Vbg．．．電壓

Vin、Vin1、Vin2、Vinc、Vcp、Vref、Vinp、Vinn、OUT、Vrefi、VP、VN、Venv、OUTa．．．訊號

Vref0．．．參考位準

CKS．．．取樣時脈

I1、I2、Ia、Ib、Ig．．．電流

dI．．．差異電流

na、nn、np、n1-n8、nc．．．節點

P1a-P1b、P2a-P2b、N1-N2．．．電晶體

C1、C2．．．電容

Rt1-Rt2、Rs1-Rs2、R1a-R1b、R2a-R2b、Rg、R．．．電阻

dV、dVT．．．電壓差

t、t1、t1p、t2、t2p．．．時點

Va、VaT．．．幅度

T1、T2．．．延遲時間

第1圖繪示一習知靜噪偵測器。

第2圖示意第1圖靜噪偵測器的運作。

第3圖繪示的是依據本發明一實施例的包絡偵測器配置於一晶片中的示意圖。

第4圖示意的是依據本發明一實施例的包絡偵測器。

第5圖繪示的是第4圖包絡偵測器依據本發明一實施例的運作示意圖。

第6圖繪示的是第4圖比較模組依據本發明一實施例的運作示意圖。

第7圖繪示的是第4圖比較器依據本發明一實施例的運作示意圖。

第8圖繪示的是第4圖比較模組依據本發明一實施例搭配一帶隙參考電壓源的示意圖。

30．．．晶片

40．．．包絡偵測器

42a-42b、44a-44b．．．電流源

46a-46b．．．緩衝電路

48a-48b．．．積分器

50．．．轉移電路

52-56．．．負載電路

58．．．比較器

60．．．分壓電路

62．．．比較模組

I1、I2、Ia、Ib．．．電流

na、nn、np、n1-n8．．．節點

P1a-P1b、P2a-P2b、N1-N2．．．電晶體

C1、C2．．．電容

Vcc、G．．．電壓

Rt1-Rt2、Rs1-Rs2、R1a-R1b、R2a-R2b、R．．．電阻

Pd0、PDp、PDm．．．接墊

Vref、Vrefi、Vinp、Vinn、OUT．．．訊號

dI．．．差異電流

dV．．．電壓差

Claims (12)

1. 一種包絡偵測器，用以對一對差動訊號進行靜噪偵測(squelch detection)並提供一對應的靜噪偵測訊號，包含：一分壓電路，用以依據該對差動訊號產生一即時參考訊號；以及一比較模組，比較與該即時參考訊號以及該對差動訊號相關之一第一比較訊號及一第二比較訊號，以產生該靜噪偵測訊號；該比較模組包含：一轉移電路，耦接於一第一節點與一第二節點，用以依據該對差動訊號與該即時參考訊號提供一差異電流；一第一負載電路，耦接該第一節點與一第三節點，包含一第一電阻，用以依據該差異電流於該第一電阻形成的電壓提供該第一比較訊號；一第二負載電路，耦接該第二節點與一第四節點，包含一串接電阻，用以依據該差異電流於該串接電阻形成的電壓提供該第二比較訊號；其中，該串接電阻與該第一電阻的電阻值相異；以及一比較器，耦接該第三節點與該第四節點，用以比較該第一比較訊號與該第二比較訊號以產生該靜噪偵測訊號；其中，該第一比較訊號及該第二比較訊號為低頻訊號。
2. 如申請專利範圍第1項所述的包絡偵測器，其中 該即時參考訊號相關於該對差動訊號之即時加總。
3. 如申請專利範圍第1項所述的包絡偵測器，其中該比較模組更包含：一第三負載電路，耦接於該第三節點與一第五節點；一第一積分器，耦接於該第五節點與一第七節點，用以積分一第一輸入訊號以產生一第一積分結果，該第一輸入訊號相關於該對差動訊號；以及一第二積分器，耦接於該第四節點與一第八節點，用以積分一第二輸入訊號以產生一第二積分結果，該第二輸入訊號相關於該即時參考訊號；其中，該第一積分結果相關於該第一比較訊號，且該第二積分結果相關於該第二比較訊號。
4. 如申請專利範圍第3項所述的包絡偵測器，其中該第三負載電路包括一第二電阻，該第一電阻與該第二電阻之電阻值總和等於該串接電阻之電阻值。
5. 如申請專利範圍第3項所述的包絡偵測器，其中該第一積分器包含：一第一積分電晶體，其汲極與閘極分別耦接該第五節點與該第七節點；以及一第一電容，耦接於該第五節點與該第七節點；以及，該第二積分器包含：一第二積分電晶體，其汲極與閘極分別耦接該第四 節點與該第八節點；以及一第二電容，耦接於該第四節點與該第八節點。
6. 如申請專利範圍第5項所述的包絡偵測器，其中該比較模組更包含：一第一電流源，耦接該第一節點；一第二電流源，耦接該第二節點；一第三電流源，耦接該第七節點；以及一第四電流源，耦接該第八節點；其中，該第一電流源與該第三電流源的電流差異等於該第二電流源與該第四電流源的電流差異。
7. 如申請專利範圍第3項所述的包絡偵測器，其中該比較模組更包含：一第一緩衝電路，具有一對第一輸入端與一第一耦接端，用以依據該對差動訊號產生該第一輸入訊號；該對第一輸入端耦接該對差動訊號，該第一耦接端耦接該第一積分器；以及一第二緩衝電路，具有一第二輸入端與一第二耦接端，分別耦接該即時參考訊號與該第二積分器，用以依據該即時參考訊號產生該第二輸入訊號。
8. 如申請專利範圍第7項所述的包絡偵測器，其中該第一緩衝電路包含：一對第一電晶體，該對第一電晶體的閘極分別耦接 於該對第一輸入端，汲極耦接於該第一耦接端，源極耦接於該第一節點；以及，該第二緩衝電路包含：一對第二電晶體，該對第二電晶體的閘極耦接於該第二輸入端，汲極耦接於該第二耦接端，源極耦接於該第二節點。
9. 一種包絡偵測器，用以對一對差動訊號進行靜噪偵測以產生一對應的靜噪偵測訊號，包含：一分壓電路，用以依據該對差動訊號之共模部分產生一即時參考訊號；以及一比較模組，用以比較該即時參考訊號與該對差動訊號之一包絡之一包絡位準，以進行靜噪偵測以產生該靜噪偵測訊號；該比較模組包括：一積分電路，具有積分效果之一節點，用以累積一積分訊號，該積分訊號相關於該對差動訊號之該包絡位準與該即時參考訊號之一差異；以及一數位區塊，用以當該積分訊號大於一相關於該對差動訊號之一預設值時，反轉該靜噪偵測訊號之一邏輯準位；其中，該即時參考訊號與該對差動訊號之該包絡為低頻訊號。
10. 一種進行包絡偵測的方法，用以對一對差動訊號進行靜噪偵測(squelch detection)以產生一對應的靜噪 偵測訊號，包含：依據該對差動訊號產生一即時參考訊號；以及依據該對差動訊號與該即時參考訊號提供一差異電流；依據該差異電流於一第一電阻形成的電壓提供一第一比較訊號；依據該差異電流於一串接電阻形成的電壓提供一第二比較訊號；其中，該串接電阻與該第一電阻的電阻值相異；以及比較該第一比較訊號與該第二比較訊號以產生該靜噪偵測訊號；其中，該第一比較訊號及該第二比較訊號為低頻訊號。
11. 如申請專利範圍第10項所述的方法，其中該即時參考訊號相關於該對差動訊號之即時加總。
12. 如申請專利範圍第10項所述的方法，更包含：依據該對差動訊號的積分產生一第一積分訊號；依據該即時參考訊號的積分產生一第二積分訊號；以及依據該第一積分訊號與該第二積分訊號提供該差異電流。