TWI385498B - 輸入信號偵測電路 - Google Patents

Description

輸入信號偵測電路

本發明係有關於用以偵測差動信號之輸入信號偵測電路。

近年來，電腦之間的資料傳送已從平行傳送變成快速的連續傳送。當信號傳送及接收時，用於確認信號接收之電路(以下稱為輸入信號偵測電路)係在許多介面中之實體層中標準化，例如USB(Universal Serial Bus，通用序列匯流排)、PCI-Express(Peripheral Component Interconnect，快速週邊連接介面)、SATA(Serial AT Attachment，連續硬碟傳輸速率)、及SAS(Serial Attached Small Computer System Interface，連續式小型電腦系統介面)。且，各個標準皆定義出輸入信號振幅之值。為了要正常操作此種標準化電路，輸入信號具有之振幅在標準範圍之內是很重要的。

在使用電路之環境下，特別重要的因素是溫度。通常，在很多情況中，一介面單元使用一類比電路，且一類比電路使用一差動比較電路。且，差動比較電路使用例如電晶體及電阻器之元件。電晶體具有轉導[S](以下將稱為gm)，且差動比較電路之電壓放大因子係根據負載電阻及gm而決定。當電晶體之閘極氧化膜係以T_ox 表示，閘極氧化膜之介電常數係以ε_ox 表示，真空介電常數係以ε_o 表示，載子的移動率係以μ表示，閘極氧化膜之電容值C_ox 係以下式(1)表示。

且，當閘極氧化膜之電容值C_ox 與載子移動率μ之乘積係以β表示，且流過汲極及源極之間的電流係以I_ds 表示，電晶體之閘極寬度係以W表示，且電晶體之閘極長度係以L表示，則轉導gm可 由下式(2)表示。

參照式(2)，因為包含乘積β及電流I_ds ，轉導gm隨著溫度而變。取決於溫度之gm的改變會影響差動比較電路之輸出振幅。亦即，差動電路之輸出振幅會根據溫度而增加或是減少。應用差動比較電路之輸入信號偵測電路具有溫度條件，在此溫度條件中，在標準範圍之內之輸入信號不能被偵測。

輸入信號偵測電路之一習知範例為日本專利申請案公開公報(JP－P2006－054742A：第一習知範例)。圖1顯示揭示於第一習知範例中的輸入信號偵測電路之配置。參照圖1，習知的輸入信號偵測電路包含差動比較電路CMP7、CMP8、及互斥OR EOR3。以下，N通道MOS(Metal Oxide Semiconductor，金屬氧化物半導體)電晶體及P通道MOS電晶體分別被稱為NMOS電晶體及PMOS電晶體。差動比較電路CMP7包含NMOS電晶體Mn9及Mn10作為差動對、電阻器R9及R10作為負載電阻、及定電流源Ib7。定電流源Ib7之一端連接於NMOS電晶體Mn9及Mn10的源極，且電阻器R9之一端連接於NMOS電晶體Mn9之汲極，電阻器R10之一端連接於NMOS電晶體Mn10之汲極。電阻器R9之另一端、及電阻器R10之另一端連接於電源電壓VDD。定電流源Ib7之另一端接地。差動比較電路CMP8包含NMOS電晶體Mn11及Mn12作為差動對、電阻器R11及R12作為負載電阻、電阻器Rb1，用以供應補償電壓Voff1、及定電流源Ib8。定電流源Ib8之一端連接於NMOS電晶體Mn11及Mn12之源極，電阻器R11之一端連接於NMOS電晶體Mn11之汲極，電阻器R12之一端連接於NMOS電晶體Mn12之汲極。電阻器R11之另一端及電阻器R12之另一端連接於電阻器Rb1之一端，且電阻器Rb1之另一端連接於電源電壓VDD。定電流源Ib8之另一端接地。

NMOS電晶體Mn9及Mn11的閘極連接於供應輸入信號SINP之輸入端，且NMOS電晶體Mn10及Mn12的閘極連接於供應輸入信號 SINN之輸入端。NMOS電晶體Mn9通過節點N9連接於電阻器R9。NMOS電晶體Mn10通過節點N10連接於電阻器R10。NMOS電晶體Mn11通過節點N11連接於電阻器R11。NMOS電晶體Mn12通過節點N12連接於電阻器R12。由作為正(正常)相信號之輸出信號CMP7outP、及作為負(相反)相信號之輸出信號CMP7outN組成的差動輸出信號CMP7out從節點N9及N10輸出。由作為正(正常)相信號之輸出信號CMP8outP、及作為負(相反)相信號之輸出信號CMP8outN組成的差動輸出信號CMP8out從節點N11及N12輸出。互斥OR EOR3連接於節點N9至N12，並輸出差動輸出信號CMP7out及差動輸出信號CMP8out之間的互斥OR的結果(輸出信號Sout(二進位信號Sout3P及Sout3N))。

圖2A、2B、及2C為根據習知範例，在輸入信號偵測電路之節點的操作信號之時序圖。參照圖2A，差動輸入信號SIN係由作為正相信號之輸入信號SINP、及作為負相信號之輸入信號SINN組成，且供應至輸入信號偵測電路。假設不需要在時間t1及時間t5之間偵測差動輸入信號SIN、且在時間t5及時間t9之間需要偵測差動輸入信號SIN。輸入信號SINP供應至NMOS電晶體Mn9及Mn11，且輸入信號SINN供應至NMOS電晶體Mn10及Mn12。當差動比較電路之負載電阻假定為RL，且輸入至差動比較電路之信號電壓(振幅)假定為V_in ，差動比較電路之輸出信號之電壓(振幅)V_o 可利用下式(3)表示：V_o =gm×RL×V_in (3)

於此，輸入信號SINP及SINN之電壓分別假定為SINP及SINN，輸出信號CMP7outP、CMP7outN、CMP8outP、及CMP8outN之電壓分別假定為CMP7outP、CMP7outN、CMP8outP、及CMP8outN，且作為負載電阻之電阻器R9、R10、R11、及R12之電阻分別假定為R9、R10、R11、及R12。此時，式(3)可由以下式(4)及(5)來表示。

CMP7outP-CMP7outN=gm×R9×(SINP-SINN) (4)

CMP8outP-CMP8outN=gm×R11×(SINP-SINN) (5)

於此，R9=R10，且R11=R12。

如式(4)及(5)所示，把輸入信號SIN(SINP-SINN)放大作為差動比較電路CMP7及CMP8之電壓放大因子gm×R9、gm×R11倍，且輸出輸入信號SIN作為差動比較電路CMP7及CMP8之差動輸出信號CMP7out(CMP7outP-CMP7outN)及CMP8out(CMP8outP-CMP8outN)(參照圖2B)。

藉由使用電源電壓VDD、電阻器R9及R10、及定電流源Ib7(電流值Ib7)，可從下式(6)及(7)決定差動比較電路CMP7之輸出信號CMP7outP及CMP7outN之DC操作電壓。

換而言之，差動比較電路CMP8之輸出信號CMP8outP及CMP8outN之DC操作電壓Vo8P及Vo8N可藉由使用電源電壓VDD及電阻器Rb1(電阻值Rb1)、R11、及R12。當電源電壓VDD、電阻器R9、R10、R11、及R12、及定電流源Ib7及Ib8皆為相同電源、相同電阻器、及相同電流源，則DC操作電壓Vo8P及Vo8N及DC操作電壓Vo7P及Vo7N係藉由由下式(8)表示的補償電壓Voff1分開。

Voff1=R_b1 ×I_b8 (8)

在此種情況中，差動輸入信號SIN之振幅(SINP-SINN)在時間t1及時間t5之間很小。因此，差動比較電路CMP7之差動輸出信號CMP7out、及差動比較電路CMP8之差動輸出信號CMP8out不會交錯。換而言之，既然差動輸入信號SIN的振幅在時間t5及時間t9之間很大，則差動比較電路CMP7之差動輸出信號CMP7out、及差動比較電路CMP8之差動輸出信號CMP8out會交錯。互斥OR EOR3比較輸出信號CMP7outP及CMP8outN，若CMP7outP之電壓高於輸出信號CMP8outN，則決定為邏輯位準「1」；若CMP7outP之電壓低於輸出信號CMP8outN，則決定為邏輯位準「0」。此時，互斥 OR EOR3比較輸出信號CMP7outN及CMP8outP，若CMP8outP之電壓高於輸出信號CMP7outN，則決定為邏輯位準「1」；若CMP8outP之電壓低於輸出信號CMP7outN，則決定為邏輯位準「0」。

參照圖2C，利用互斥OR EOR3之輸出信號Sout3P及Sout3N之間的關係，若此二邏輯位準全為「1」或是「0」，則輸出信號Sout3N之電壓高於輸出信號Sout3P之電壓(邏輯「1」)。相反的，當此二邏輯位準不同，則互斥OR EOR3之輸出信號Sout3N之電壓低於輸出信號Sout3P之電壓(邏輯位準「0」)。以此方式，當供應具有可被偵測之振幅的差動輸入信號SIN時，輸出邏輯位準「0」作為輸出信號Sout。如上述，根據習知範例之輸入信號偵測電路可偵測差動輸入信號SIN以得到具有與補償電壓Voff1相同、或是比補償電壓Voff1高的振幅之差動輸出信號CMP7out及CMP8out。亦即，差動輸入信號SIN之閾電壓(以下將稱為偵測閾電壓)可根據由式(8)決定的補償電壓Voff1而設定，以使差動輸入信號SIN可藉由如習知範例之輸入信號偵測電路來偵測。

如式(4)及(5)所示，差動輸出信號CMP7out及CMP8out可根據取決於溫度而改變的轉導gm而決定。因此，即使是在供應具有等於或是高於偵測閾電壓之可偵測的差動輸入信號SIN時，會有差動輸出信號CMP7out及CMP8out因為周圍溫度的影響而不能被輸出的情況。

以上之習知電路中所述之式(4)及(5)表示出差動比較電路之輸入及輸出之間的關係。一般的電壓放大電路之電壓放大因子可由(輸出電壓)/(輸入電壓)＝電壓放大因子＝gm×RL而決定，其中RL為負載電阻。當根據習知範例而應用此式於差動比較電路CMP7及CMP8時，可得到下式(9)及(10)。

如式(2)所示，轉導gm之溫度變異是因為流過電晶體之電流、及閘極氧化膜之電容值C_ox 與載子移動率μ之乘積β所產生 的。明確而言，取決於載子移動率μ中的溫度變動之轉導gm之溫度變異量很大，如此則導致由式(9)及(10)表示的電壓放大因子的劇烈變異。換而言之，當假設對於溫度而言的補償電壓Voff1是穩定的，差動輸入信號SIN之偵測閾電壓亦可假定為穩定的。

圖3A及3B為根據習知範例，顯示供應具有或是多於偵測閾電壓值的振幅至輸入信號偵測電路時，差動輸出信號7out及8out之波形圖。圖3A及3B顯示當周圍溫度為－25℃及75℃時之波形圖。參照圖3A及3B，即使周圍溫度由－25℃改變至75℃時，差動比較電路CMP7及CMP8中之DC操作電壓Vo7P(Vo7N)及Vo8P(Vo8N)分別為800 mV及760 mV，且幾乎不會改變。亦即，補償電壓為40 mV，其為獨立於溫度之常數。換而言之，儘管差動輸出信號CMO7out及CMP8out之振幅在溫度為－25℃時是50 mV，在溫度為75℃時則降低至35 mV。在此情況中，差動輸出信號7out及差動輸出信號8out分開5 mV，且差動輸入信號SIN不能被偵測到。以此方式，會有原本可偵測到的輸入信號會因為周圍溫度增加而不能被偵測到的情況。

一般而言，非常需要用以偵測極小信號的輸入信號偵測電路，以提供高感應度，並同時避免錯誤偵測。因此，偵測電壓範圍，亦即偵測閾值之容許範圍(振幅)變窄。因此，需要減少或是移除由周圍溫度造成的偵測不規則性，如上所述。

因此，本發明之一目標為提供能夠以高精確度偵測具有小振幅之差動信號之輸入信號偵測電路、且避免偵測不規則性。

在本發明之一實施態樣中，輸入信號偵測電路包含複數個比較器，用以分別回應差動輸入信號而輸出複數個差動輸出信號；及差動互斥OR電路，從複數個比較器輸出之複數個差動信號輸出互斥OR合成信號。在複數個比較器至少其中之一中，回應供至比較器之控制信號而改變DC操作電壓。

在本發明之另一實施態樣中，輸入信號偵測電路包含第一比較器，用以放大差動輸入信號並輸出第一差動輸出信號；溫度補償電路，輸出具有對應於周圍溫度之電壓之控制信號；第二比較器，利用控制信號放大差動輸入信號並輸出第二差動輸出信號；及差動互斥OR電路，從第一及第二差動輸出信號輸出互斥OR合成信號。

根據本發明之輸入信號偵測電路，有可能可以偵測到偵測閾電壓或是高於偵測閾電壓之輸入信號而不會受到周圍環境之影響。且，可從複數個偵測閾電壓選擇可偵測的差動輸入信號之電壓。

以下，將伴隨附圖來詳細描述根據本發明之實施例之輸入信號偵測電路。

[第一實施例]

以下將參照圖4到圖9來描述根據本發明之第一實施例之輸入信號偵測電路。

圖4為根據本發明之第一實施例，顯示輸入信號偵測電路之配置之電路圖。第一實施例中之輸入信號偵測電路為用以偵測差動輸入信號SIN之振幅的電路，差動輸入信號SIN係由作為正(正常)相信號之輸入信號SINP、及作為負(相反)相信號的輸入信號SINN組成，並把差動輸入信號SIN轉換成二進位信號。

根據第一實施例之輸入信號偵測電路包含差動比較電路CMP7及CMP80、差動互斥OR電路EOR3，連接於其輸出端、及溫度補償電路C1，用以控制補償電壓voff1。亦即，根據第一實施例之輸入信號偵測電路包含差動比較電路CMP80，其取代習知範例中的差動比較電路CMP8，且更包含溫度補償電路C1。以下，藉由指定相同的參考標號及符號予和習知範例相同的元件及信號來描述輸入信號偵測電路。此實施例中之差動比較電路CMP80包含補償調整 電路A1，其取代設置於習知範例中用以調整補償之電阻器Rb1。且，溫度補償電路C1輸出對應於周圍溫度之電壓Vc作為控制信號至補償調整電路A1，並控制補償電壓Voff1。

補償調整電路A1包含PMOS電晶體Mp1及運算放大器AMP1，且把補償電壓Voff1送至差動輸出信號CMP8out。PMOS電晶體Mp1之源極連接於電源電壓VDD，且汲極通常是通過節點N13連接於電阻器R11及R12之端點之一。

運算放大器之輸出端子連接於PMOS電晶體Mp1之閘極，且負輸入端子連接於PMOS電晶體Mp1之汲極、及電阻器R11及R12之端點之一之間的節點N13。且，運算放大器AMP1之正輸入端子連接於溫度補償電路C1，以接收控制信號。電阻器R11及R12組成之電阻對、及NMOS電晶體Mn11及Mn12組成的差動對係連接於節點N13及接地電位之間。因此，運算放大器AMP1及PMOS電晶體Mp1作用如同電壓隨耦器。在此種配置中，供應與從溫度補償電路C1供應至正輸入端子之控制信號電壓Vc相同之電壓至負輸入端子。

根據從溫度補償電路C1產生的控制信號，給定施加於PMOS電晶體Mp1之源極及汲極之間的電壓作為補償電壓Voff1至差動輸出信號CMP8out。結果，為了要得到補償電壓Voff1，差動比較電路CMP80之DC操作電壓Vo80P(Vo80N)與差動比較電路CMP7之DC操作電壓Vo70P(Vo70N)分離。差動比較電路CMP7及CMP80輸出輸出信號CMP7outP及CMP80outP，CMP7outP及CMP80outP之電壓係以操作電壓Vo70P及Vo80P作為中心而震盪。相似地，差動比較電路CMP7及CMP80輸出輸出信號CMP7outN及CMP8outN，CMP7outN及CMP8outN之電壓係以操作電壓Vo70N及Vo80N作為中心而震盪。以下，將在DC操作電壓Vo70P及DC操作電壓Vo70N具有相同值、且DC操作電壓Vo80P及DC操作電壓Vo80N具有相同值的假設之下來敘述。

根據第一實施例之輸入信號偵測電路偵測具有等於或是高於 作為偵測閾振幅之預定振幅值的差動輸入信號SIN。亦即，在輸入信號偵測電路中，係根據補償電壓Voff1之值來決定可被偵測到之差動輸入信號SIN之振幅。因此，需要把補償電壓Voff1設定為對應於所欲偵測閾電壓之電壓。明確而言，補償電壓Voff1設定為等於根據偵測閾振幅之差動輸入信號SIN而輸出之差動輸出信號CMP7out及CMP8out之振幅的電壓。根據習知範例之補償電壓Voff1是由根據電阻器Rb所決定之固定值。然而，第一實施例中之補償電壓Voff1為可變值，其係由被溫度補償電路C1控制的補償調整電路A1決定。

以下將詳細描述溫度補償電路C1之配置。溫度補償電路C1輸出電壓Vc之控制信號至補償調整電路A1，並控制補償電壓Voff1。溫度補償電路C1包含NMOS電晶體Mn20及Mn21、定電流源Ib21、及電阻器R20及R21。

定電流源Ib21之一端連接於電源電壓VDD，且另一端連接於NMOS電晶體Mn20。NMOS電晶體Mn20及NMOS電晶體Mn21之閘極互相連接，且形成電流鏡電流。NMOS電晶體Mn20之閘極及汲極共同連接至定電流源Ub21之另一端。NMOS電晶體Mn21之汲極通過電阻器R20連接於電源電壓VDD，且源極接地。且，NMOS電晶體Mn21及電阻器R20之間的節點14連接於運算放大器AMP1之正輸入端子。以此種配置，可輸出作為控制信號之節點N14之電壓至補償調整電路A1。

流過NMOS電晶體Mn21之電流Imn21隨著輸入電路偵測電路之周圍溫度而變。因此，節點N14之電壓Vc，亦即，控制信號亦改變。因此，溫度補償電路C1可輸出隨著周圍溫度而改變的控制信號。此時，較佳為設定輸入信號偵測電路中之分別元件之特性，以使控制信號之溫度特性及差動輸出信號CMP7out及CMP8out之振幅之溫度特性相同。透過設定，補償電壓Voff1係根據取決於溫度之差動輸出信號CMP7out及CMP8out之振幅之變異而改變。因此，有可能可以避免差動輸出信號CMP7out及差動輸出信號 CMP8out之間因為溫度增加造成的分離。亦即，有可能可以抑制因為周圍溫度造成的輸入差動信號之偵測不規則性。

在根據第一實施例之溫度補償電路C1中，電阻器R21連接於電流鏡電流之NMOS電晶體Mn20及地之間。因此，在根據周圍溫度變動之後，NMOS電晶體Mn21之源極及汲極之間的電壓V_gs 21是定電流Ib21跨越電阻器R21所產生之電壓、及NMOS電晶體Mn20之源極及汲極之間的電壓V_gs 20的總和。因此，V_gs 20≠V_gs 21，且流過NMOS電晶體Mn21之電流Imn21係根據溫度而改變。因此，跨越電阻器R20之電壓Vc根據溫度而類似地改變。

換而言之，電壓Vc供應至運算放大器AMP1之輸出電壓係根據溫度而改變。在運算放大器AMP1中，既然迴饋之輸出電壓根據溫度而改變，則節點N13之電壓值需考量取決於溫度之運算放大器AMP1之變異。因此，較佳者為，根據第一實施例之用於輸入信號偵測電路中之運算放大器AMP1具有高開路增益，且輸出電壓可根據溫度而改變。

以下將參照圖5到9來描述根據第一實施例之輸入信號偵測電路之操作原理、及輸入信號偵測電路必須之個別元件之特性。

首先，描述由溫度補償電路C1控制的補償電壓Voff1之溫度特性。當NMOS電晶體在飽和區時，流經汲極的電流通常由下式(11)表示。於此，假設流經NMOS電晶體的汲極電流是I_ds 、NMOS電晶體的閘極寬度是W、閘極長度是L、閘極及源極之間的電壓是V_gs 、閾電壓為Vt、閘極氧化膜的電容值C_ox 與載子移動率μ的乘積是β。

乘積β根據溫度而改變。因此，當(β W/2L)定義為溫度係數K，式(11)可由下式(12)表示。

I _ds =K (V _gs -V _t )² (12)

以下，為了要簡化描述，假設NMOS電晶體Mn20及Mn21的參數(特性)是相同的，且溫度係數K是相同的。當NMOS電晶體Mn21中之閘極及源極之間的電壓假定為V_gs 21，流經NMOS電晶體Mn21 之汲極及源極之間的電流Imn21由下式(13)表示。

I _mn 21=K (V _gs 21-V _t )² (13)

當流經NMOS電晶體Mn20及電阻器R21之電流定義為Ib21時，NMOS電晶體Mn21之閘極及源極之間的電壓V_gs 21可由式(14)表示(等於NMOS電晶體Mn20之閘極及源極之間的電壓V_gs 20、及電阻器R21之跨壓之總和)。且，當電流Ib21流通，NMOS電晶體之閘極及源極之間的電壓V_gs 20可利用式(12)由式(15)表示。由式(13)、(14)及(15)，電流Imn21由下式(16)表示。

V_gs 21=I_b 21×R21+V_gs 20 (14)

式(16)表示關於定電流Ib21之電流Imn21。溫度係數K包含根據溫度改變之乘積β。因此，當式(16)對溫度係數K微分時，可決定電流Imn21隨著溫度改變之變異量。當式(16)對溫度係數K微分時，可得到式(17)：

在式(17)中，右邊的第二項表示對應於溫度改變之電流Imn21之變異量。應知者為，電流Imn21之實際變異量係取決於NMOS電晶體之構造及其製造技術。圖5為顯示電流Imn21及溫度之間關係的溫度特性圖。參照圖5，曲線a 表示電阻器R21為0 Ω時的電流Imn21之溫度特性，曲線b 表示此實施例中(電阻器R21≠0 Ω)之電流Imn21之溫度特性。參照式(17)及圖5，既然設有電阻器R21，則根據第一實施例之電流Imn21隨著溫度增加而增加。應注意者為，曲線a表示一般的電流鏡電流之特性。

電流Imn21流過電阻器R20。因此，當電源電壓假定為VDD、且電阻器R20之電阻假定為R20時，節點N14之電壓Vc可由下式(18)表示。

Vc=VDD-Imn21×R20 (18)

供應作為控制信號之電壓Vc至運算放大器AMP1之正輸入端子。既然運算放大器AMP1及PMOS電晶體Mp1組成電壓隨耦器電路，則電壓Vc亦出現於運算放大器AMP1之負輸入端子。亦即，如同在PMOS電晶體Mp1之汲極及源極之間的電壓之補償電壓Voff1變得與電壓Vc相同。圖6顯示補償電壓Voff1及溫度之間關係之溫度特性圖。如上述，既然電流Imn21隨著溫度增加而增加，則補償電壓Voff1隨著溫度增加而減少(圖6及式(18))。

接著，以下將描述差動輸出信號CMP7out及CMP8out之振幅之溫度特性。為了簡化描述，假定NMOS電晶體Mn9、Mn10、Mn11、及Mn12為具有相同特性之電晶體，且電阻器R10、R11、及R12為具有相同特性之電阻器。在此情況中，輸出信號CMP7outP、CMP7outN、CMP8outP、及CMP8outN之電壓絕對值變成：|CAMP 7outP |=|CMP 7outN |=|CMP 8outP |=|CMP 8outN |。然而，輸出信號CMP7outP、CMP7outN、CMP8outP、及CMP8outN之電壓分別假定為CMP7outP、CMP7outN、CMP8outP、及CMP8outN。既然差動輸出信號CMP8out類似於差動輸出信號CMP7out，則以下將只描述差動輸出信號CMP7out。當輸入信號SINP及SINN之電壓分別假定為SINP及SINN，差動比較電路CMP7中之差動輸入信號SIN及差動輸出信號CMP7out之電壓增加速度可由式(9)表示。此外，當式(2)代入式(9)中之轉導gm，可得到式(19)。然而，在輸入信號SINP及SINN具有相同電壓之假設下，|SINP |=|SINN |=SIN ，且差動輸出信號CMP7out定義為CMP7out=CMP7outP-CMP7outN。

當式(19)對溫度係數K微分，並決定差動輸出信號CMP7out對於溫度改變之振幅變異量，則可得到式(20)。因此，如圖7所示，差動輸出信號CMP7out及CMP8out隨著周圍溫度之增加而減 少。

如上述，參照式(9)、(18)及(20)，取決於溫度之補償電壓Voff1(節點N14之電壓Vc)之變異量、及取決於溫度之差動輸出信號CMP7out及CMP8out之變異量係根據(1/2)K^1/2 而決定。在第一實施例中，補償電壓Voff1必須根據溫度而改變，以便配合取決於溫度之差動輸出信號CMP7out及CMP8out之變異。因此，較佳者為，取決於溫度之補償電壓Voff1之變異量及取決於溫度之差動輸出信號CMP7out及CMP8out之變異量為相同。為了要得到此種條件，可從式(17)及(20)得到式(21)。

因此，在第一實施例中，較佳者為，定電流源Ib21、電阻器R9、及電阻器R21能夠滿足式(21)。然而，電阻器R9、R10、R11、及R12之電阻值相同，且電阻器R20、R21之電阻值相同。且，在NMOS電晶體Mn9、Mn10、Mn11、Mn12、Mn20、Mn21及PMOS電晶體Mp1中，較佳者為，選擇具有溫度係數K(閘極寬度W、閘極長度L、閘極氧化膜電容值C_ox 、及載子移動率μ)之MOS電晶體以滿足式(21)。透過組合此等元件，差動比較電路CMP7及CMP8中取決於周圍溫度之差動輸出信號CMP7out及CMP8out、及在溫度補償電路C1中取決於周圍溫度之補償電壓Voff1之變異成為相同。

圖8顯示符合式(21)之輸入信號偵測電路中之差動輸出信號CMP7out(CMP8out)之振幅、及補償電壓Voff1之溫度特性之關係。差動輸出信號CMP7out及CMP8out之振幅隨著周圍溫度之增加而減少，因此補償電壓Voff1亦隨著振幅之減少而減少變異量。

圖3A及3B為顯示根據第一實施例，當具有可偵測振幅之差動輸入信號SIN供應至輸入信號偵測電路時，差動輸出信號7out及8out之波形圖。圖3A及3B顯示當周圍是低溫(-25℃)及高溫(75℃)時的波形。

回應從溫度補償電路C1輸出之控制信號，則在差動比較電路CMP7之DC操作電壓Vo70P(Vo70N)、及差動比較電路CMP80之DC操作電壓Vo80P(Vo80N)之間產生補償電壓Voff1。當周圍溫度是-25℃時，補償電壓Voff1是40 mV，且DC操作電壓Vo70P(Vo70N)是800 mV，且DC操作電壓Vo80P(Vo80N)是760 mV。又，當周圍溫度是-25℃時，差動輸出信號CMP7及CMP80之振幅(最大振幅)皆為50 mV。換而言之，當周圍溫度是75℃時，補償電壓Voff1減少15 mV降至25 mV，D操作電壓Vo70P(Vo70N)變成800 mV，且DC操作電壓Vo80P(Vo80N)變成775 mV。又，當周圍溫度是75℃時，差動輸出信號CMP7及CMP80之振幅(最大振幅)皆為35 mV，比起-25℃時的情況，減少15 mV。亦即，隨著周圍溫度的增加之中，差動輸出信號之振幅及補償電壓減少相同的變異量。換而言之，差動輸出信號CMP7及CMP8之振幅之溫度特性、及補償電壓Voff1之溫度特性展現出相反的比例關係。因此，即使溫度增加，差動輸出信號CMP7及CMP80並不會像習知範例一樣分離，且會顯現出一些量的重疊(例如10 mV)。因此，根據第一實施例，有可能可以偵測具有所欲振幅之輸入差動信號SIN，而沒有任何周圍溫度之影響。

[第二實施例]

以下將參照圖10來描述根據本發明之第二實施例之輸入信號偵測電路。圖10為顯示第二實施例中之輸入信號偵測電路之配置之電路圖。第二實施例中之輸入信號偵測電路包含切換電路SW52，取代第一實施例中之輸入信號偵測電路之溫度補償電路C1，用以切換控制信號之值。其他元件類似於第一實施例所具有者。因此，以下將描述溫度補償電路C2。

除了第一實施例中之溫度補償電路C1之外，溫度補償電路C2包含NMOS電晶體Mn52及切換電路SW52。切換電路SW52具有兩個端子，其中一端連接於NMOS電晶體Mn52之閘極，且另一端通過節點N15連接於NMOS電晶體Mn21之閘極、及NMOS電晶體Mn20 之閘極及汲極、及定電流源Ib21。NMOS電晶體Mn52之汲極通過節點N14及電阻器R20連接於電源電壓VDD，且源極接地。又，NMOS電晶體Mn52之閘極通過切換電路SW52連接於節點N15(Mn20之閘極及汲極、及定電流源Ib21)。

以下將描述溫度補償電路C2之操作。當切換電路SW52是OFF狀態時，溫度補償電路C2施行與第一實施例中之溫度補償電路C1相同的操作。當切換電路SW52是ON狀態時，NMOS電晶體Mn20、Mn21、及Mn52形成電流鏡電流。此時，節點N14之電壓Vc表示與在OFF狀態之切換電路SW52時的電壓Vc不同之值。亦即，第二實施例中之輸入信號偵測電路可藉著切換電路SW52切換補償電壓Voff1之電壓值至不同值。在第一實施例中，只設定一個作為可由輸入信號偵測電路偵測到之限制值(偵測閾電壓)的差動輸入信號SIN之振幅。然而，在第二實施例中，可從兩種偵測閾電壓中選擇並使用所欲之偵測閾電壓。應注意者為，第二實施例具有之配置為：把一組切換電路SW52及NMOS電晶體Mn52加入溫度補償電路C1中。然而，此配置可利用相似連接用於複數組開關及MOS電晶體加入溫度補償電路C1之配置中。在此種情況中，在輸入信號偵測電路中，可從複數個偵測閾電壓選擇所欲偵測閾電壓。

以下將描述當切換電路SW52在ON狀態時之輸入信號偵測電路之操作原理。

在溫度補償電路C2中，當NMOS電晶體Mn21及Mn52之構造及尺寸相同，且切換電路SW52是在ON狀態，則等效於第一實施例中之NMOS電晶體Mn21之閘極寬度加倍的配置。如上述，溫度係數K與閘極寬度成正比。因此，當切換電路SW52打開時，比起OFF的情況，溫度係數K就會加倍。亦即，當切換電路SW52設定於ON狀態時，溫度補償電路C2展現出等效於第一實施例之配置及操作，但是溫度係數K具有之值係由NMOS電晶體Mn21及Mn54決定(於此，是OFF狀態的兩倍)。

參照式(16)，電流Imn21隨著溫度係數K的增加而增加。因 此，根據式(18)，節點(N)14之電壓Vc隨著溫度係數K的增加而減少。亦即，當切換電路SW52打開時，則補償電壓Voff1具有之至小於OFF狀態時之值。因此，第二實施例中之輸入信號偵測電路可以藉由打開切換電路SW52而偵測到具有小於OFF狀態時的振幅之差動輸入信號SIN。

如上述，當切換電路SW52打開時，儘管溫度係數K不同，但是溫度補償電路C2與第一實施例等效。因此，如第一實施例中所述，由溫度補償電路C2輸出之控制信號(電壓Vc=補償電壓Voff1)之取決於溫度之變異量、及取決於溫度之差動輸出信號CMP7out及CMP8out之變異量是相等的。因此，即使當切換電路SW52是打開時，補償電壓Voff1仍然會隨著取決於溫度之差動輸出信號CMP7out及CMP8out之變異而改變。因此，有可能可以抑制取決於溫度之偵測不規則性。

如上述，第二實施例中之輸入信號偵測電路可透過切換電路SW52從複數個偵測閾電壓中選擇所欲之偵測閾電壓。

如上述，已詳細描述本發明之實施例。然而，並不限於上述實施例之特定配置。在不脫離本發明之範圍及精神之內的變更仍應視為包含在本發明之內。在第一及第二實施例中，描述使用NMOS電晶體之差動比較電路。然而，可使用利用PMOS電晶體之差動比較電路。在此情況中，補償調整電路A1包含取代PMOS電晶體Mp1之PMOS電晶體。此外，溫度補償電路C1(C2)中之NMOS電晶體可為PMOS電晶體。

A1‧‧‧補償調整電路

AMP1‧‧‧運算放大器

C1‧‧‧溫度補償電路

C2‧‧‧溫度補償電路

CMP7‧‧‧差動比較電路

CMP8‧‧‧差動比較電路

CMP80‧‧‧差動比較電路

CMP7outP‧‧‧輸出信號

CMP7outN‧‧‧輸出信號

CMP8outP‧‧‧輸出信號

CMP8outN‧‧‧輸出信號

GND‧‧‧地

Ib7‧‧‧定電流源

Ib8‧‧‧定電流源

Ib21‧‧‧定電流源

Imn21‧‧‧電流

Mn9‧‧‧NMOS電晶體

Mn10‧‧‧NMOS電晶體

Mn11‧‧‧NMOS電晶體

Mn12‧‧‧NMOS電晶體

Mn20‧‧‧NMOS電晶體

Mn21‧‧‧NMOS電晶體

Mn52‧‧‧NMOS電晶體

Mp1‧‧‧PMOS電晶體

N9‧‧‧節點

N10‧‧‧節點

N11‧‧‧節點

N12‧‧‧節點

N13‧‧‧節點

N14‧‧‧節點

R9‧‧‧電阻器

R10‧‧‧電阻器

R11‧‧‧電阻器

R12‧‧‧電阻器

R20‧‧‧電阻器

R21‧‧‧電阻器

EOR3‧‧‧互斥OR電路

SinP‧‧‧輸入信號

SinN‧‧‧輸入信號

Sout3P‧‧‧二進位信號

Sout3N‧‧‧二進位信號

SW52‧‧‧切換電路

VDD‧‧‧電源電壓

Vo7P‧‧‧DC操作電壓

Vo7N‧‧‧DC操作電壓

Vo8P‧‧‧DC操作電壓

Vo8N‧‧‧DC操作電壓

Voff1‧‧‧補償電壓

本發明之上述及其他目標、優點、及特徵會由以下一些伴隨附圖之實施例而更彰明顯，其中：圖1為根據一習知範例之輸入信號偵測電路之配置圖；圖2A到2C為顯示輸入信號偵測電路之輸入信號偵測操作之時序圖； 圖3A到3B為根據習知範例，顯示輸入信號偵測電路之溫度變異中之信號偵測結果之範例；圖4為根據本發明之第一實施例，顯示輸入信號偵測電路之配置之電路圖；圖5為根據本發明，顯示溫度補償電路中之電流Imn之溫度特性圖；圖6為根據本發明，顯示補償電壓之溫度特性圖；圖7為根據本發明，顯示差動輸出信號之振幅之溫度特性圖；圖8為根據本發明，顯示差動輸出信號之振幅及補償電壓的溫度特性之間的比較圖；圖9A及9B為根據本發明，顯示輸入信號偵測電路中之溫度變異之信號偵測結果之範例；及圖10為根據本發明之第二實施例，顯示輸入信號偵測電路之配置之電路圖。

A1‧‧‧補償調整電路

AMP1‧‧‧運算放大器

C1‧‧‧溫度補償電路

CMP7‧‧‧差動比較電路

CMP80‧‧‧差動比較電路

CMP7outP‧‧‧輸出信號

CMP7outN‧‧‧輸出信號

CMP8outP‧‧‧輸出信號

CMP8outN‧‧‧輸出信號

GND‧‧‧地

Ib7‧‧‧定電流源

Ib8‧‧‧定電流源

Ib21‧‧‧定電流源

Imn21‧‧‧電流

Mn9‧‧‧NMOS電晶體

Mn10‧‧‧NMOS電晶體

Mn11‧‧‧NMOS電晶體

Mn12‧‧‧NMOS電晶體

Mn20‧‧‧NMOS電晶體

Mn21‧‧‧NMOS電晶體

Mp1‧‧‧PMOS電晶體

N9‧‧‧節點

N10‧‧‧節點

N11‧‧‧節點

N12‧‧‧節點

N13‧‧‧節點

R9‧‧‧電阻器

R10‧‧‧電阻器

R11‧‧‧電阻器

R12‧‧‧電阻器

R20‧‧‧電阻器

R21‧‧‧電阻器

EOR3‧‧‧互斥OR電路

SinP‧‧‧輸入信號

SinN‧‧‧輸入信號

Sout3P‧‧‧二進位信號

Sout3N‧‧‧二進位信號

VDD‧‧‧電源電壓

Claims (14)

1. 一種輸入信號偵測電路，包含：複數個比較器，用以回應一差動輸入信號而分別輸出複數個差動輸出信號；一差動互斥OR電路，用以從由該複數個比較器輸出之該複數個差動輸出信號輸出一互斥OR合成信號；及一溫度補償電路，用以輸出對應於周圍溫度之一電壓值之該控制信號，其中，在該複數個比較器至少其中之一者中，回應供應至該比較器之一控制信號而改變一DC操作電壓其中，該複數個比較器包含：一第一比較器，用以放大該差動輸入信號、並輸出一第一差動輸出信號作為該複數個差動輸出信號其中之一；及一第二比較器，用以放大該差動輸入信號、並輸出一第二差動輸出信號作為該複數個差動輸出信號其中之一，其中，該第二比較器包含：一補償調整電路，用以將具有回應於該控制信號而決定之一電壓值的一補償電壓給予該第二差動輸出信號，及該差動互斥OR電路輸出由以下二差動信號混成之該互斥OR合成信號：該第一差動輸出信號之一正相信號與該第二差動輸出信號之一反相信號組成之一差動信號、及該第二差動輸出信號之一正相信號與該第一差動輸出信號之一反相信號組成之一差動信號。
2. 如申請專利範圍第1項之輸入信號偵測電路，其中，該第一差動輸出信號之一振幅之溫度特性之各者、及該第二差動輸出信號之一振幅係與該控制信號之該電壓值之一溫度特性成反比。
3. 如申請專利範圍第1項之輸入信號偵測電路，其中，該第一比較器包含：一第一差動對，包含共同連接於一第一定電流源之二電晶 體；及一第一負載電阻對，包含通過一第一節點對連接該第一差動對之電阻器，該第一差動輸出信號從該第一節點對輸出，該第二比較器包含：一第二差動對，包含共同連接於一第二定電流源之二電晶體；及一第二負載電阻對，包含通過一第二節點對連接該第二差動對之電阻器，該第二差動輸出信號從該第二節點輸出，該第二負載電阻對係通過該補償調整電路連接於一電源，且該補償調整電路回應該溫度補償電路提供之該控制信號而控制流過該負載電阻之電流。
4. 如申請專利範圍第3項之輸入信號偵測電路，其中，該溫度補償電路包含一電流鏡電路，該電流鏡電路包含一第一電晶體及一第二電晶體，該第一電晶體及該第二電晶體之閘極互相連接，該第一電晶體係設置於一第三定電流源、及接地之一第一電阻之間，該第二電晶體係設置於連接於該電源之一第二電阻、及該地之間，且該溫度補償電路從該第二電晶體與該第二電阻之間之一連接節點輸出該控制信號至該補償調整電路。
5. 如申請專利範圍第3項之輸入信號偵測電路，其中，該補償調整電路包含一電壓隨耦器電路，該電壓隨耦器電路包含一第三電晶體及一運算放大器，該第三電晶體係設置於該電源、及該第二負載電阻對之間，及該運算放大器具有一第一輸入端子，連接於該溫度補償電路、一第二輸入端子，連接於該第二負載電阻對、與該第三電晶體之間之一節點、及一輸出端子，連接於該第三電晶體之一閘極。
6. 如申請專利範圍第5項之輸入信號偵測電路，其中，該第一及第二電晶體為N通道MOS電晶體，且該第三電晶體為一P通道MOS電晶體。
7. 如申請專利範圍第5項之輸入信號偵測電路，其中，該第一及第二電晶體為P通道MOS電晶體，且該第三電晶體為一N通道MOS電晶體。
8. 如申請專利範圍第1到7項其中任一之輸入信號偵測電路，其中，該溫度補償電路更包含：一切換電路，用以選擇該控制信號作為複數之信號其中之一。
9. 如申請專利範圍第1到7項其中任一之輸入信號偵測電路，其中該溫度補償電路更包含：一第四電晶體，具有連接於該連接節點之一汲極、及連接於該第二電晶體之該汲極之一源極；及一切換電路，設置於該第一電晶體之一汲極、及該第四電晶體之一閘極之間。
10. 如申請專利範圍第9項之輸入信號偵測電路，其中，該第四電晶體之一導通類型係與該第一及該第二電晶體所具有者相同。
11. 一種輸入信號偵測電路，包含：一第一比較器，用以放大一差動輸入信號、並輸出一第一差動輸出信號；一溫度補償電路，以對應於一周圍溫度之一電壓輸出一控制信號；一第二比較器，藉由使用該控制信號放大該差動輸入信號、且輸出一第二差動輸出信號；及一差動互斥OR電路，輸出該第一及該第二差動輸出信號之一互斥OR合成信號。
12. 如申請專利範圍第11項之輸入信號偵測電路，其中在該複數之比較器至少其中之一之中，係回應該控制信號而改變一DC操作電壓。
13. 如申請專利範圍第11項之輸入信號偵測電路，其中該第二比較器包含：一補償調整電路，將回應該控制信號而決定之該電壓之一補償電壓賦予該第二差動輸出信號。
14. 如申請專利範圍第11項之輸入信號偵測電路，其中，該差動互斥OR電路輸出由以下二差動信號混成之該互斥OR合成信號：該第一差動輸出信號之一正相信號與該第二差動輸出信號之一反相信號之一差動信號、及該第二差動輸出信號之一正相信號與該第一差動輸出信號之一反相信號之一差動信號。