CN106357244B - 振幅阈值检测器 - Google Patents
振幅阈值检测器 Download PDFInfo
- Publication number
- CN106357244B CN106357244B CN201510418709.8A CN201510418709A CN106357244B CN 106357244 B CN106357244 B CN 106357244B CN 201510418709 A CN201510418709 A CN 201510418709A CN 106357244 B CN106357244 B CN 106357244B
- Authority
- CN
- China
- Prior art keywords
- node
- transistor
- current
- voltage
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
一种振幅阈值检测器,接收第一输入信号、第二输入信号、第一参考电压与第二参考电压。其中,第一输入信号与第二输入信号可视为差动输入信号;且第一参考电压与第二参考电压之间可视为振幅阈值。振幅阈值检测器根据振幅阈值来判断差动输入信号并产生检测信号,而检测信号即用来指示差动输入信号是否为有效的差动输入信号。
Description
技术领域
本发明涉及一种检测器,且特别涉及一种振幅阈值检测器。
背景技术
一般来说,USB装置、PCIe装置、移动产业处理器接口(Mobile IndustryProcessor Interface,简称MIPI)装置..等等装置利用差动信号(differential signal)来传输数据。而这些装置中,需要利用振幅阈值检测器(squelch detector)来检测差动信号是否为有效(valid)差动信号。
请参照图1A与图1B,其所绘示为振幅阈值检测器及其相关信号示意图。振幅阈值检测器10接收第一输入信号VP与第二输入信号VM,且第一输入信号VP与第二输入信号VM组成差动输入信号(differential input signal)。再者,振幅阈值检测器10接收第一参考电压VREFP与第二参考电压VREFN。其中,第一参考电压VREFP大于第二参考电压VREFN,且第一参考电压VREFP与第二参考电压VREFN之间即定义为振幅阈值(squelch threshold)。
基本上,振幅阈值检测器10根据振幅阈值来判断差动输入信号并产生检测信号(detected signal)Sout,而检测信号Sout即用来指示差动输入信号是否为有效的差动输入信号。
如图1B所示,在t1时间点之前为闲置(idle)期间,差动输入信号维持在相同的电压,此电压介于第一参考电压VREFP与第二参考电压VREFN之间。此时,检测信号Sout为第一逻辑电平(例如高逻辑电平),代表无效的差动输入信号,或可称之为压扁的信号(squelched signal)。
在时间点t1至时间点t2之间时,第一输入信号VP与第二输入信号VM的最大值高于第一参考电压VREFP且最小值低于第二参考电压VREFN。此时,检测信号Sout为第二逻辑电平(例如低逻辑电平),代表有效的差动输入信号,或可称之为无压扁的信号(notsquelched signal)。
在时间点t2之后,第一输入信号VP与第二输入信号VM的最大值低于第一参考电压VREFP且最小值高于第二参考电压VREFN。此时,检测信号Sout为第一逻辑电平(例如高逻辑电平),代表无效的差动输入信号,或可称之为压扁的信号(squelched signal)。
一般来说,当检测信号Sout代表无效的差动输入信号时,第一输入信号VP与第二输入信号VM可能是坏的(bad)差动输入信号或者是噪声(noise)。
请参照图2,其所绘示为已知运用于高速数据连结的振幅阈值检测系统(SquelchDetection System for High Speed Data Links),公开于美国专利US 7,471,118。其中,振幅阈值检测系统150包括:差动区块(difference block)100a~100c、差动电路(difference circuit)160、以及比较电路176。
差动区块100c接收第一参考电压VREFP与第二参考电压VREFN后,在电流输出端Iout产生参考电流Iref;差动区块100a与差动区块100b的电流输出端相互连接,并产生输入电流Iin。
再者,差动电路(difference circuit)160的第一部分162根据输入电流Iin与参考电流Iref的关系改变第二部分164的V+电压。当输入电流Iin小于参考电流Iref时,V+电压会下降,并使得V+电压小于V-电压;反之,当输入电流Iin大于参考电流Iout时,V+电压会上升,并使得V+电压大于V-电压。
举例来说,当第一输入信号VP与第二输入信号VM的最大值低于第一参考电压VREFP且最小值高于第二参考电压VREFN时,输入电流Iin小于参考电流Iref,使得V+电压小于V-电压。因此,比较电路176产生第一逻辑电平(例如高逻辑电平)的检测信号VOUT,代表无效的差动输入信号。
再者,当第一输入信号VP与第二输入信号VM的最大值高于第一参考电压VREFP且最小值小于第二参考电压VREFN时,输入电流Iin大于参考电流Iref,使得V+电压大于V-电压。因此,比较电路176产生第二逻辑电平(例如低逻辑电平)的检测信号VOUT,代表有效的差动输入信号。
请参照图3A至图3C,其所绘示为已知另一振幅阈值检测器,其公开于美国专利申请公开号2007/023849。如图3A所示,振幅阈值检测器包括:一抵补偏压放大器(offsetbiasing amplifier)210、一自我混合器(self-mixer)220耦接至抵补偏压放大器210、一比较器240以及一增益级(gain stage)230连接于自我混合器220与比较器240之间。
抵补偏压放大器210的第一差动输入对接收差动输入信号(differential inputsignal)Vi=(Vi+-Vi-),第二差动输入对接收差动阈值检测信号(differential squelchdetection threshold signal)Vth=(Vth+-Vth-)。再者,抵补偏压放大器210包括一第一差动电路(first differential circuit)212、一第二差动电路214。在运作时,第一差动电路212将差动输入信号(Vi+-Vi-)减去差动阈值检测信号(Vth+-Vth-)后产生第一差动抵补偏压信号(first differential offset biased signal)V1a。第二差动电路214将差动输入信号(Vi+-Vi-)加上差动阈值检测信号(Vth+-Vth-)后产生第二差动抵补偏压信号V1b。当然,第一差动电路212与第二差动电路214的输出端可以各别地接上增益电路216、218,用以提供一增益值G。之后,抵补偏压放大器210输出差动抵补偏压信号(V1a,V1b)。
自我混合器220接收差动抵补偏压信号(V1a,V1b)。全差动式的自我混合器220可选择性地由差动抵补偏压信号(V1a,V1b)中混合检测到的正峰值与负峰值,并且直接下转(down convert)为差动直流信号(differential direct current signal,V2)。之后,自我混合器220输出差动直流信号(V2)。
在此范例中,增益级230是用来放大自我混合器220输出的差动直流信号(V2)。增益级230的放大增益为K,并在放大差动直流信号(V2)后,输出放大的差动直流信号(V3)。
比较器240的输入端接收放大的差动直流信号(V3)。且比较器240放大的差动直流信号(V3)转换成为数字的振幅阈值信号(digital squelch signal,Vo)。举例来说,当放大的差动直流信号(V3)的电压大于零时,比较器240输出第一逻辑电平的振幅阈值信号(Vo)。当放大的差动直流信号(V3)的电压约为零时,比较器240输出第二逻辑电平的振幅阈值信号(Vo)。因此,比较器240可输出振幅阈值信号(Vo)。
图3B为抵补偏压放大器210电路图。抵补偏压放大器210中,第一晶体管241与第二晶体管242连接形成第一差动对(differential pair);第三晶体管243与第四晶体管244连接形成第二差动对;第五晶体管245与第六晶体管246连接形成第三差动对;第七晶体管247与第八晶体管248连接形成第四差动对。
再者,差动对的负载249、250、251、252可为电阻性元件(resistive elements),电感性元件(inductive elements),或由晶体管组成的主动式负载(active load)。
在运作时,第一差动对241、242的输入端接收差动输入信号(Vi+-Vi-),第三差动对245、246的输入端接收差动阈值检测信号(Vth+-Vth-)。再者,第一差动对241、242与第三差动对245、246的输出端耦接,用以输出差动输入信号(Vi+-Vi-)减去差动阈值检测信号(Vth+-Vth-)的结果。同样地,第二差动对243、244的输入端接收差动输入信号(Vi+-Vi-),第四差动对247、248的输入端接收差动阈值检测信号(Vth+-Vth-)。再者,第二差动对243、244与第四差动对247、248的输出端耦接,用以输出差动输入信号(Vi+-Vi-)加上差动阈值检测信号(Vth+-Vth-)的结果。
第一差动对241、242与第三差动对245、246的耦接,使得差动输入信号(Vi+-Vi-)减去差动阈值检测信号(Vth+-Vth-),用以作为正峰值的检测。第二差动对243、244与第四差动对247、248的耦接,使得差动输入信号(Vi+-Vi-)加上差动阈值检测信号(Vth+-Vth-),用以作为负峰值的检测。
图3C为自我混合器220电路图。自我混合器220中,第一晶体管253与第二晶体管254连接形成第一差动对;第三晶体管255与第四晶体管256连接形成第二差动对;第五晶体管257与第六晶体管258连接形成第三差动对;第七晶体管259与第八晶体管260连接形成第四差动对。
第一差动对253、254接收第一差动抵补偏压信号(V1a+,V1a-);第二差动对255、256接收第二差动抵补偏压信号(V1b+,V1b-)。第三差动对257、258与第一差动对253、254串接;第四差动对259、260与第二差动对255、256串接。第一差动对253、254与第二差动对255、256输出端耦接,因此当差动输入信号(Vi)的电压差超过差动阈值检测信号(Vth)的电压差时,差动抵补偏压信号(V1a,V1b)的正峰值与负峰值会被通过并下转为差动直流信号(V2)。
实际上,当第二差动抵补偏压信号中的(V1b+)大于第一差动抵补偏压信号中的(V1a-)时,第三差动对257、258选择性地提供偏压电流IB至第一差动对253、254。因此,在相对高的峰值V1b的期间,相对低的峰值V1a即选择性地通过至输出端。同理,当第二差动抵补偏压信号中的(V1b-)大于第一差动抵补偏压信号中的(V1a+)时,第四差动对259、260选择性地提供偏压电流IB至第二差动对255、256。因此,在相对高的峰值V1a的期间,相对低的峰值V1b即选择性地通过至输出端。
发明内容
本发明的主要目的在于提出一种全新架构的振幅阈值检测器,用以区别有效的差动输入信号或者无效的差动输入信号。
本发明涉及一种振幅阈值检测器,包括:一第一差动对电路,接收一第一输入信号与一第二输入信号,并对应地产生一第一电流至一第一节点以及一第二电流至一第二节点;一第二差动对电路,接收该第一输入信号与该第二输入信号,并对应地产生一第三电流至一第三节点以及一第四电流至一第四节点;一参考差动对电路,接收一第一参考电压与一第二参考电压,并对应地产生一第一参考电流至一第五节点以及一第二参考电流至一第六节点;一第一电流镜,具有一电流输入端连接至该第五节点,用以接收该第一参考电流,并具有一第一电流镜射端连接至该第一节点以及一第二电流镜射端连接至该第四节点;一第二电流镜,具有一电流输入端连接至该第六节点,用以接收该第二参考电流,并具有一第一电流镜射端连接至该第二节点以及一第二电流镜射端连接至该第三节点;一第一电流电压转换器,连接于该第一节点与该第二节点,根据该第一节点与该第二节点的电流变化,产生一第一输出信号与一第二输出信号;一第二电流电压转换器,连接于该第三节点与该第四节点,根据该第三节点与该第四节点的电流变化,产生一第三输出信号与一第四输出信号;以及一判断电路,接收该第一输出信号、该第二输出信号、该第三输出信号与该第四输出信号,并产生一检测信号,用以指示该第一输入信号与该第二输入信号是否为有效的输入信号。
为了对本发明的上述及其他方面有更佳的了解,下文特举优选实施例,并配合附图,作详细说明如下:
附图说明
图1A与图1B所绘示为振幅阈值检测器及其相关信号示意图。
图2其所绘示为已知运用于高速数据连结的振幅阈值检测系统。
图3A至图3C所绘示为已知另一振幅阈值检测器。
图4A所绘示为本发明振幅阈值检测器的第一实施例。
图4B所绘示为第一实施例振幅阈值检测器的相关信号示意图。
图5A所绘示为本发明振幅阈值检测器的第二实施例。
图5B所绘示为第二实施例振幅阈值检测器的相关信号示意图。
【符号说明】
10、150:振幅阈值检测器
100a、100b、100c:差动区块
160:差动电路
162:第一部分
164:第二部分
176:比较电路
210:抵补偏压放大器
212:第一差动电路
214:第二差动电路
216、218:增益电路
220:自我混合器
230:增益级
240:自我混合器
241、242、243、244、245、246、247、248:晶体管
249、250、251、253:负载
253、254、255、256、257、258、259、260:晶体管
310、410:第一差动对电路
315、415:第一电流源
320、420:第二差动对电路
325、425:第二电流源
330、430:参考差动对电路
335、435:第三电流源
340、440:镜射电路
350、450:第一电流电压转换器
351、451:第一电阻
352、452:第二电阻
360、460:第二电流电压转换器
363、463:第三电阻
364、464:第四电阻
370、470:判断电路
371、471:第一比较器
372、472:第二比较器
375、475:与非门
377、477:突波防止电路
具体实施方式
请参照图4A,其所绘示为本发明振幅阈值检测器的第一实施例。振幅阈值检测器包括:第一差动对电路(differential pair circuit)310、第二差动对电路320、参考差动对电路330、镜射电路(mirroring circuit)340、第一电流电压转换器(current tovoltage converter)350、第二电流电压转换器360、以及判断电路370。
根据本发明的实施例,本发明的振幅阈值检测器接收第一输入信号VP、第二输入信号VM、第一参考电压VREFP与第二参考电压VREFN,并产生一检测信号Sout用以指示差动输入信号是否为有效的差动输入信号。其中,第一输入信号VP与第二输入信号VM组成差动输入信号。再者,第一参考电压VREFP大于第二参考电压VREFN,且第一参考电压VREFP与第二参考电压VREFN之间即定义为振幅阈值。
第一差动对电路310包括:第一电流源315、晶体管md1与晶体管md2。第一电流源315的第一端连接于第一电压源VDD1;晶体管md1源极连接至第一电流源315的第二端、漏极连接至节点a1、栅极接收第一输入信号VP;晶体管md2源极连接至第一电流源315的第二端、漏极连接至节点a2、栅极接收第二输入信号VM。其中,第一电流源315可产生定电流I0,且第一差动对电路310根据第一输入信号VP与第二输入信号VM,分别在晶体管md1与晶体管md2漏极产生第一电流Id1与第二电流Id2。
第二差动对电路320包括:第二电流源325、晶体管md3与晶体管md4。第二电流源325的第一端连接于第一电压源VDD1;晶体管md3源极连接至第二电流源325的第二端、漏极连接至节点b1、栅极接收第一输入信号VP;晶体管md4源极连接至第二电流源325的第二端、漏极连接至节点b2、栅极接收第二输入信号VM。其中,第二电流源325可产生定电流I0,且第二差动对电路320根据第一输入信号VP与第二输入信号VM,分别于晶体管md3与晶体管md4漏极产生第三电流Id3与第四电流Id4。
参考差动对电路330包括:第三电流源335、晶体管md5与晶体管md6。第三电流源335的第一端连接于第一电压源VDD1;晶体管md5源极连接至第三电流源335的第二端、漏极连接至节点c1、栅极接收第一参考电压VREFP;晶体管md6源极连接至第三电流源335的第二端、漏极连接至节点c2、栅极接收第二参考电压VREFN。其中,第三电流源335可产生定电流I0,且参考差动对电路330根据第一参考电压VREFP与第二参考电压VREFN,分别在晶体管md5与晶体管md6漏极产生第一参考电流Irefp与第二参考电流Irefn。
镜射电路340包括二个电流镜(current mirror)。第一电流镜包括:晶体管mr1、晶体管m11、晶体管m21。其中,晶体管mr1漏极与栅极连接于节点c1、源极连接至接地电压源(GND);晶体管m11栅极连接至节点c1、漏极连接至节点a1、源极连接至接地电压源(GND);晶体管m21栅极连接至节点c1、漏极连接至节点b2、源极连接至接地电压源(GND)。再者,晶体管mr1漏极为第一电流镜的电流输入端,晶体管m11漏极为第一电流镜的第一电流镜射端(current mirroring terminal),晶体管m21漏极为第一电流镜的第二电流镜射端。换句话说,第一电流镜的电流输入端接收第一参考电流Irefp,并在二个电流镜射端产生第一参考电流Irefp。
同理,第二电流镜包括:晶体管mr2、晶体管m12、晶体管m22。其中,晶体管mr2漏极与栅极连接于节点c2、源极连接至接地电压源(GND);晶体管m12栅极连接至节点c2、漏极连接至节点a2、源极连接至接地电压源(GND);晶体管m22栅极连接至节点c2、漏极连接至节点b1、源极连接至接地电压源(GND)。再者,晶体管mr2漏极为第二电流镜的电流输入端,晶体管m12漏极为第二电流镜的第一电流镜射端,晶体管m22漏极为第二电流镜的第二电流镜射端。换句话说,第二电流镜的电流输入端接收第二参考电流Irefn,并在二个电流镜射端产生第二参考电流Irefn。
第一电流电压转换器350连接于节点a1与节点a2。第一电流电压转换器350根据节点a1与节点a2的电流变化,产生第一输出信号Vop+与第二输出信号Vop-。第一电流电压转换器350中,第一电阻351的第一端连接于第二电压源VDD2,第二端产生第一输出信号Vop+;第二电阻352的第一端连接于第二电压源VDD2,第二端产生第二输出信号Vop-;晶体管ml1漏极连接于第一电阻351的第二端、源极连接于节点a2、栅极接收一偏压电压Vb;晶体管ml2漏极连接于第二电阻352的第二端、源极连接于节点a1、栅极接收偏压电压Vb。其中,第一输出信号Vop+减去第二输出信号Vop-即为第一差动输出信号(differential outputsignal)Vop,亦即[(Vop+)-(Vop-)=Vop];第一电阻351与第二电阻352具有相同的电阻值r,且第一电压源VDD1与第二电压源VDD2可为电压相异的电压源,也可以是电压相同的电压源。
同理,第二电流电压转换器360连接于节点b1与节点b2。第二电流电压转换器360根据节点b1与节点b2的电流变化,产生第三输出信号Vom+与第四输出信号Vom-。第二电流电压转换器360中,第三电阻363的第一端连接于第二电压源VDD2,第二端产生第三输出信号Vom+;第四电阻364的第一端连接于第二电压源VDD2,第二端产生第四输出信号Vom-;晶体管ml3漏极连接于第三电阻363的第二端、源极连接于节点b1、栅极接收偏压电压Vb;晶体管ml4漏极连接于第四电阻364的第二端、源极连接于节点b2、栅极接收偏压电压Vb。其中,第三输出信号Vom+减去第四输出信号Vom-即为第二差动输出信号Vom,亦即[(Vom+)-(Vom-)=Vom];第三电阻363与第四电阻364具有相同的电阻值r。
再者,判断电路370接收第一输出信号Vop+、第二输出信号Vop-、第三输出信号Vom+与第四输出信号Vom-,并产生一检测信号Sout,而检测信号Sout即指示差动输入信号是否为有效的差动输入信号。
判断电路370包括:第一比较器371,具有一正输入端接收第一输出信号Vop+、负输入端接收第二输出信号Vop-;第二比较器372,具有正输入端接收第三输出信号Vom+、负输入端接收第四输出信号Vom-;与非门(NAND)的二输入端连分别连接至第一比较器371输出端以及第二比较器372输出端,突波防止电路(de-glitch circuit)377连接至与非门375输出端,并产生检测信号Sout。
根据本发明的实施例,当第一差动输出信号Vop与第二差动输出信号Vom极性相同时,检测信号Sout产生第一逻辑电平(例如低逻辑电平)代表无效的差动输入信号;当第一差动输出信号Vop与第二差动输出信号Vom极性相反时,检测信号Sout产生第二逻辑电平(例如高逻辑电平)代表有效的差动输入信号。详细说明如下:
由于第一参考电压VREFP大于第二参考电压VREFN,所以第一参考电流Irefp大于第二参考电流Irefn。
当第一输入信号VP与第二输入信号VM的最大值低于第一参考电压VREFP且最小值高于第二参考电压VREFN时,第一电流Id1与第三电流Id3皆小于第一参考电流Irefp,且第二电流Id2与第四电流Id4皆大于第二参考电流Irefn。此时,第一电流电压转换器350中的第一输出信号Vop+大于第二输出信号Vop-;第二电流电压转换器360中的第三输出信号Vom+大于第四输出信号Vom-。因此,判断电路370中的第一比较器371与第二比较器372皆输出高逻辑电平,使得检测信号Sout产生低逻辑电平代表无效的差动输入信号。
当第一输入信号VP的最大值高于第一参考电压VREFP且第二输入信号VM的最小值低于第二参考电压VREFN时,第一电流Id1与第三电流Id3皆大于第一参考电流Irefp,且第二电流Id2与第四电流Id4皆小于第二参考电流Irefn。此时,第一电流电压转换器350中的第一输出信号Vop+小于第二输出信号Vop-;第二电流电压转换器360中的第三输出信号Vom+大于第四输出信号Vom-。因此,判断电路370中的第一比较器371输出低逻辑电平,第二比较器372输出高逻辑电平,使得检测信号Sout产生高逻辑电平代表有效的差动输入信号。
当第二输入信号VM的最大值高于第一参考电压VREFP且第一输入信号VP的最小值低于第二参考电压VREFN时,第二电流Id2与第四电流Id4皆大于第一参考电流Irefp,且第一电流Id1与第三电流Id3皆小于第二参考电流Irefn。此时,第一电流电压转换器350中的第一输出信号Vop+大于第二输出信号Vop-;第二电流电压转换器360中的第三输出信号Vom+小于第四输出信号Vom-。因此,判断电路370中的第一比较器371输出高逻辑电平,第二比较器372输出低逻辑电平,使得检测信号Sout产生高逻辑电平代表有效的差动输入信号。
请参照图4B,其所绘示为第一实施例振幅阈值检测器的相关信号示意图。在t1时间点之前为闲置(idle)期间,差动输入信号维持在相同的电压,此电压介于第一参考电压VREFP与第二参考电压VREFN之间。此时,第一比较器371输出端o1为高逻辑电平;第二比较器372输出端o2为高逻辑电平;与非门375输出端o3为低逻辑电平;且检测信号Sout为低逻辑电平,代表无效的差动输入信号。
在时间点t1至时间点t2之间时,第一输入信号VP的最大值高于第一参考电压VREFP且第二输入信号VM的最小值低于第二参考电压VREFN。此时,第一比较器371输出端o1为低逻辑电平;第二比较器372输出端o2为高逻辑电平;与非门375输出端o3为高逻辑电平;且检测信号Sout为高逻辑电平,代表有效的差动输入信号。
在时间点t2至时间点t3之间,为第一输入信号VP与第二输入信号VM的转态过程(transition state)。此时,会造成与非门375输出端o3产生短暂的低逻辑电平,而突波防止电路377可以防止短暂的低逻辑电平改变检测信号Sout。因此,检测信号Sout仍为高逻辑电平,代表有效的差动输入信号。
在时间点t3至时间点t4之间时,第二输入信号VM的最大值高于第一参考电压VREFP且第一输入信号VP的最小值低于第二参考电压VREFN。此时,第一比较器371输出端o1为高逻辑电平;第二比较器372输出端o2为低逻辑电平;与非门375输出端o3为高逻辑电平;且检测信号Sout为高逻辑电平,代表有效的差动输入信号。
同理,在时间点t4至时间点t5之间,为第一输入信号VP与第二输入信号VM的转态过程。此时,检测信号Sout仍为高逻辑电平,代表有效的差动输入信号。
在t6时间点至时间点t7之间,第一参考电压VREFP与第二输入信号VM的最大值低于第一输入信号VP且最小值高于第二参考电压VREFN。此时,第一比较器371输出端o1为高逻辑电平;第二比较器372输出端o2为高逻辑电平;与非门375输出端o3为低逻辑电平;且检测信号Sout为低逻辑电平,代表无效的差动输入信号。
同理,在时间点t7之后,检测信号Sout为高逻辑电平,代表有效的差动输入信号。其详细原理不再赘述。
请参照图5A,其所绘示为本发明振幅阈值检测器的第二实施例。振幅阈值检测器包括:第一差动对电路410、第二差动对电路420、参考差动对电路430、镜射电路440、第一电流电压转换器450、第二电流电压转换器460、以及判断电路470。
第一差动对电路410包括:第一电流源415、晶体管md1与晶体管md2。第一电流源415的第一端连接于第一电压源VDD1;晶体管md1源极连接至第一电流源415的第二端、漏极连接至节点a1、栅极接收第一输入信号VP;晶体管md2源极连接至第一电流源415的第二端、漏极连接至节点a2、栅极接收第二输入信号VM。其中,第一电流源415可产生定电流I0,且第一差动对电路410根据第一输入信号VP与第二输入信号VM,分别在晶体管md1与晶体管md2漏极产生第一电流Id1与第二电流Id2。
第二差动对电路420包括:第二电流源425、晶体管md3与晶体管md4。第二电流源425的第一端连接于第一电压源VDD1;晶体管md3源极连接至第二电流源425的第二端、漏极连接至节点b1、栅极接收第一输入信号VP;晶体管md4源极连接至第二电流源425的第二端、漏极连接至节点b2、栅极接收第二输入信号VM。其中,第二电流源425可产生定电流I0,且第二差动对电路420根据第一输入信号VP与第二输入信号VM,分别在晶体管md3与晶体管md4漏极产生第三电流Id3与第四电流Id4。
参考差动对电路430包括:第三电流源435、晶体管md5与晶体管md6。第三电流源435的第一端连接于第一电压源VDD1;晶体管md5源极连接至第三电流源435的第二端、漏极连接至节点c1、栅极接收第一参考电压VREFP;晶体管md6源极连接至第三电流源435的第二端、漏极连接至节点c2、栅极接收第二参考电压VREFN。其中,第三电流源435可产生定电流I0,且参考差动对电路430根据第一参考电压VREFP与第二参考电压VREFN,分别在晶体管md5与晶体管md6漏极产生第一参考电流Irefp与第二参考电流Irefn。
镜射电路440包括二个电流镜。第一电流镜包括:晶体管mr1、晶体管m11、晶体管m21。其中,晶体管mr1漏极与栅极连接于节点c1、源极连接至接地电压源(GND);晶体管m11栅极连接至节点c1、漏极连接至节点a2、源极连接至接地电压源(GND);晶体管m21栅极连接至节点c1、漏极连接至节点b1、源极连接至接地电压源(GND)。再者,晶体管mr1漏极为第一电流镜的电流输入端,晶体管m11漏极为第一电流镜的第一电流镜射端,晶体管m21漏极为第一电流镜的第二电流镜射端。换句话说,第一电流镜的电流输入端接收第一参考电流Irefp,并在二个电流镜射端皆产生第一参考电流Irefp。
同理,第二电流镜包括:晶体管mr2、晶体管m12、晶体管m22。其中,晶体管mr2漏极与栅极连接于节点c2、源极连接至接地电压源(GND);晶体管m12栅极连接至节点c2、漏极连接至节点a1、源极连接至接地电压源(GND);晶体管m22栅极连接至节点c2、漏极连接至节点b2、源极连接至接地电压源(GND)。再者,晶体管mr2漏极为第二电流镜的电流输入端,晶体管m12漏极为第二电流镜的第一电流镜射端,晶体管m22漏极为第二电流镜的第二电流镜射端。换句话说,第二电流镜的电流输入端接收第二参考电流Irefn,并在二个电流镜射端皆产生第二参考电流Irefn。
第一电流电压转换器450连接于节点a1与节点a2。第一电流电压转换器450根据节点a1与节点a2的电流变化,产生第一输出信号Vop+与第二输出信号Vop-。第一电流电压转换器450中,第一电阻451的第一端连接于节点a1、第二端接收一共模电压(common modevoltage)Vcm;第二电阻452的第一端连接于节点a2、第二端接收共模电压Vcm。其中,第一输出信号Vop+减去第二输出信号Vop-即为第一差动输出信号Vop,亦即[(Vop+)-(Vop-)=Vop];且第一电阻451与第二电阻452具有相同的电阻值r。
第二电流电压转换器460连接于节点b1与节点b2。第二电流电压转换器460根据节点b1与节点b2的电流变化,产生第三输出信号Vom+与第四输出信号Vom-。第二电流电压转换器460中,第三电阻463的第一端连接于节点b2、第二端接收共模电压Vcm;第四电阻464的第一端连接于节点b1、第二端接收共模电压Vcm。其中,第三输出信号Vom+减去第四输出信号Vom-即为第二差动输出信号Vom,亦即[(Vom+)-(Vom-)=Vom];且第三电阻463与第四电阻464具有相同的电阻值r。
再者,判断电路470接收第一输出信号Vop+、第二输出信号Vop-、第三输出信号Vom+与第四输出信号Vom-,并产生一检测信号Sout,而检测信号Sout即指示差动输入信号是否为有效的差动输入信号。再者,判断电路470包括:一第一比较器471,具有一正输入端接收第一输出信号Vop+、一负输入端接收第二输出信号Vop-;一第二比较器472,具有一正输入端接接收第三输出信号Vom+、一负输入端接收第四输出信号Vom-;与非门(NAND)的二输入端连分别连接至第一比较器471输出端以及第二比较器472输出端,突波防止电路477连接至与非门475输出端,并产生检测信号Sout。
根据本发明的实施例,当第一差动输出信号Vop与第二差动输出信号Vom极性相同时,检测信号Sout输出低逻辑电平,代表无效的差动输入信号;反之,当第一差动输出信号Vop与第二差动输出信号Vom极性相反时,检测信号Sout输出高逻辑电平,代表有效的差动输入信号。详细说明如下:
由于第一参考电压VREFP大于第二参考电压VREFN,所以第一参考电流Irefp大于第二参考电流Irefn。
当第一输入信号VP与第二输入信号VM的最大值低于第一参考电压VREFP且最小值高于第二参考电压VREFN时,第一电流Id1与第三电流Id3皆小于第一参考电流Irefp,且第二电流Id2与第四电流Id4皆大于第二参考电流Irefn。此时,第一电流电压转换器450中的第一输出信号Vop+大于第二输出信号Vop-;第二电流电压转换器460中的第三输出信号Vom+大于第四输出信号Vom-。因此,判断电路470中的第一比较器471与第二比较器472皆输出高逻辑电平,使得检测信号Sout产生低逻辑电平代表无效的差动输入信号。
当第一输入信号VP的最大值高于第一参考电压VREFP且第二输入信号VM的最小值低于第二参考电压VREFN时,第一电流Id1与第三电流Id3皆大于第一参考电流Irefp,且第二电流Id2与第四电流Id4皆小于第二参考电流Irefn。此时,第一电流电压转换器450中的第一输出信号Vop+大于第二输出信号Vop-;第二电流电压转换器460中的第三输出信号Vom+小于第四输出信号Vom-。因此,判断电路470中的第一比较器471输出高逻辑电平,第二比较器472输出低逻辑电平,使得检测信号Sout产生高逻辑电平代表有效的差动输入信号。
当第二输入信号VM的最大值高于第一参考电压VREFP且第一输入信号VP的最小值低于第二参考电压VREFN时,第二电流Id2与第四电流Id4皆大于第一参考电流Irefp,且第一电流Id1与第三电流Id3皆小于第二参考电流Irefn。此时,第一电流电压转换器450中的第一输出信号Vop+小于第二输出信号Vop-;第二电流电压转换器460中的第三输出信号Vom+大于第四输出信号Vom-。因此,判断电路470中的第一比较器471输出低逻辑电平,第二比较器472输出高逻辑电平,使得检测信号Sout产生高逻辑电平代表有效的差动输入信号。
请参照图5B,其所绘示为第二实施例振幅阈值检测器的相关信号示意图。在t1时间点之前为闲置(idle)期间,差动输入信号维持在相同的电压,此电压介于第一参考电压VREFP与第二参考电压VREFN之间。此时,第一比较器471输出端o1为高逻辑电平;第二比较器472输出端o2为高逻辑电平;与非门475输出端o3为低逻辑电平;且检测信号Sout为低逻辑电平,代表无效的差动输入信号。
在时间点t1至时间点t2之间时,第一输入信号VP的最大值高于第一参考电压VREFP且第二输入信号VM的最小值低于第二参考电压VREFN。此时,第一比较器471输出端o1为高逻辑电平;第二比较器472输出端o2为低逻辑电平;与非门475输出端o3为高逻辑电平;且检测信号Sout为高逻辑电平,代表有效的差动输入信号。
在时间点t2至时间点t3之间,为第一输入信号VP与第二输入信号VM的转态过程。此时,会造成与非门475输出端o3产生短暂的低逻辑电平,而突波防止电路477可以防止短暂的低逻辑电平改变检测信号Sout。因此,检测信号Sout仍为高逻辑电平,代表有效的差动输入信号。
在时间点t3至时间点t4之间时,第二输入信号VM的最大值高于第一参考电压VREFP且第一输入信号VP的最小值低于第二参考电压VREFN。此时,第一比较器471输出端o1为低逻辑电平;第二比较器472输出端o2为高逻辑电平;与非门375输出端o3为高逻辑电平;且检测信号Sout为高逻辑电平,代表有效的差动输入信号。
同理,在时间点t4至时间点t5之间,为第一输入信号VP与第二输入信号VM的转态过程。此时,检测信号Sout仍为高逻辑电平,代表有效的差动输入信号。
在t6时间点至时间点t7之间,第一参考电压VREFP与第二输入信号VM的最大值低于第一输入信号VP且最小值高于第二参考电压VREFN。此时,第一比较器471输出端o1为高逻辑电平;第二比较器472输出端o2为高逻辑电平;与非门475输出端o3为低逻辑电平;且检测信号Sout为低逻辑电平,代表无效的差动输入信号。
同理,在时间点t7之后,检测信号Sout为高逻辑电平,代表有效的差动输入信号。其详细原理不再赘述。
由以上的说明可知,本发明二个实施例的振幅阈值检测器皆可接收第一输入信号VP、第二输入信号VM、第一参考电压VREFP与第二参考电压VREFN,并具以产生一检测信号Sout用以指示差动输入信号是否为有效的差动输入信号。再者,本发明并未限定判断电路370、470的电路架构,在此领域的技术人员可以利用其他的逻辑电路来组成具相同功能的判断电路。
综上所述,虽然本发明已以优选实施例公开如上,然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视所附权利要求书界定范围为准。
Claims (11)
1.一种振幅阈值检测器,包括:
第一差动对电路,接收第一输入信号与第二输入信号,并对应地产生第一电流至第一节点以及第二电流至第二节点;
第二差动对电路,接收该第一输入信号与该第二输入信号,并对应地产生第三电流至第三节点以及第四电流至第四节点;
参考差动对电路,接收第一参考电压与第二参考电压,并对应地产生第一参考电流至第五节点以及第二参考电流至第六节点;
第一电流镜,具有电流输入端、第一电流镜射端和第二电流镜射端,所述第一电流镜的电流输入端连接至该第五节点,用以接收该第一参考电流,所述第一电流镜的第一电流镜射端连接至该第一节点,以及所述第一电流镜的第二电流镜射端连接至该第四节点;
第二电流镜,具有电流输入端、第一电流镜射端和第二电流镜射端,所述第二电流镜的电流输入端连接至该第六节点,用以接收该第二参考电流,所述第二电流镜的第一电流镜射端连接至该第二节点,以及所述第二电流镜的第二电流镜射端连接至该第三节点;
第一电流电压转换器,连接于该第一节点与该第二节点,根据该第一节点与该第二节点的电流变化,产生第一输出信号与第二输出信号;
第二电流电压转换器,连接于该第三节点与该第四节点,根据该第三节点与该第四节点的电流变化,产生一第三输出信号与一第四输出信号;以及判断电路,接收该第一输出信号、该第二输出信号、该第三输出信号与该第四输出信号,并产生检测信号,用以指示该第一输入信号与该第二输入信号是否为有效的输入信号。
2.如权利要求1所述的振幅阈值检测器,其中该第一差动对电路包括:
第一电流源,该第一电流源的第一端连接于第一电压源;
第一晶体管,该第一晶体管的源极连接至该第一电流源的第二端、漏极连接至该第一节点、栅极接收该第一输入信号;以及
第二晶体管,该第二晶体管的源极连接至该第一电流源的第二端、漏极连接至该第二节点、栅极接收该第二输入信号;
其中,该第一晶体管与该第二晶体管漏极分别产生该第一电流与该第二电流。
3.如权利要求1所述的振幅阈值检测器,其中该第二差动对电路包括:
第二电流源,该第二电流源的第一端连接于第一电压源;
第三晶体管,该第三晶体管的源极连接至该第二电流源的第二端、漏极连接至该第三节点、栅极接收该第一输入信号;以及
第四晶体管,该第四晶体管的源极连接至该第二电流源的第二端、漏极连接至该第四节点、栅极接收该第二输入信号;
其中,该第三晶体管与该第四晶体管漏极分别产生该第三电流与该第四电流。
4.如权利要求1所述的振幅阈值检测器,其中该参考差动对电路包括:
第三电流源,该第三电流源的第一端连接于第一电压源;
第五晶体管,该第五晶体管的源极连接至该第三电流源的第二端、漏极连接至该第五节点、栅极接收该第一参考电压;以及
第六晶体管,该第六晶体管的源极连接至该第三电流源的第二端、漏极连接至该第六节点、栅极接收该第二参考电压;
其中,该第五晶体管与该第六晶体管漏极分别产生该第一参考电流与该第二参考电流。
5.如权利要求1所述的振幅阈值检测器,其中该第一电流镜包括:
第七晶体管,该第七晶体管的漏极与栅极连接至该第五节点、源极连接至接地电压源;
第八晶体管,该第八晶体管的栅极连接至该第五节点、漏极连接至该第一节点、源极连接至该接地电压源;以及
第九晶体管,该第九晶体管的栅极连接至该第五节点、漏极连接至该第四节点、源极连接至该接地电压源。
6.如权利要求1所述的振幅阈值检测器,其中该第二电流镜包括:
第十晶体管,该第十晶体管的漏极与栅极连接至该第六节点、源极连接至接地电压源;
第十一晶体管,该第十一晶体管的栅极连接至该第六节点、漏极连接至该第二节点、源极连接至该接地电压源;以及
第十二晶体管,该第十二晶体管的栅极连接至该第六节点、漏极连接至该第三节点、源极连接至该接地电压源。
7.如权利要求1所述的振幅阈值检测器,其中该第一电流电压转换器包括:
第一电阻,该第一电阻的第一端连接至一第二电压源,该第一电阻的第二端产生该第一输出信号;
第二电阻,该第二电阻的第一端连接至该第二电压源,该第二电阻的第二端产生该第二输出信号;
第十三晶体管,该第十三晶体管的栅极接收偏压电压、漏极连接至该第一电阻的第二端、源极连接至该第二节点;以及
一第十四晶体管,该第十四晶体管的栅极接收该偏压电压、漏极连接至该第二电阻的第二端、源极连接至该第一节点。
8.如权利要求7所述的振幅阈值检测器,其中该第二电流电压转换器包括:
第三电阻,该第三电阻的第一端连接至该第二电压源,该第三电阻的第二端产生该第三输出信号;
第四电阻,该第四电阻的第一端连接至该第二电压源,该第四电阻的第二端产生该第四输出信号;
第十五晶体管,该第十五晶体管的栅极接收该偏压电压、漏极连接至该第三电阻的第二端、源极连接至该第三节点;以及
第十六晶体管,该第十六晶体管的栅极接收该偏压电压、漏极连接至该第四电阻的第二端、源极连接至该第四节点。
9.如权利要求1所述的振幅阈值检测器,其中该第一电流电压转换器包括:
第一电阻,该第一电阻的第一端连接至该第一节点,该第一电阻的第二端接收共模电压;以及
第二电阻,该第二电阻的第一端连接至该第二节点,该第二电阻的第二端接收该共模电压。
10.如权利要求9所述的振幅阈值检测器,其中该第二电流电压转换器包括:
第三电阻,该第三电阻的第一端连接至该第三节点,该第三电阻的第二端接收该共模电压;以及
第四电阻,该第四电阻的第一端连接至该第四节点,该第四电阻的第二端接收该共模电压。
11.如权利要求1所述的振幅阈值检测器,其中该判断电路包括:
第一比较器,接收该第一输出信号与该第二输出信号;
第二比较器,接收该第三输出信号与该第四输出信号;
与非门,具有二输入端分别连接至该第一比较器的输出端以及该第二比较器的输出端;以及
突波防止电路,连接至该与非门的输出端,并产生该检测信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510418709.8A CN106357244B (zh) | 2015-07-16 | 2015-07-16 | 振幅阈值检测器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510418709.8A CN106357244B (zh) | 2015-07-16 | 2015-07-16 | 振幅阈值检测器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106357244A CN106357244A (zh) | 2017-01-25 |
CN106357244B true CN106357244B (zh) | 2019-06-14 |
Family
ID=57842620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510418709.8A Active CN106357244B (zh) | 2015-07-16 | 2015-07-16 | 振幅阈值检测器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106357244B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101262213A (zh) * | 2007-03-07 | 2008-09-10 | 恩益禧电子股份有限公司 | 输入信号检测电路 |
US8824987B2 (en) * | 2011-07-27 | 2014-09-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Squelch detector circuit and method |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6486710B1 (en) * | 2001-06-29 | 2002-11-26 | Intel Corporation | Differential voltage magnitude comparator |
US7944247B2 (en) * | 2008-04-08 | 2011-05-17 | Mediatek Inc. | Operating circuit |
-
2015
- 2015-07-16 CN CN201510418709.8A patent/CN106357244B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101262213A (zh) * | 2007-03-07 | 2008-09-10 | 恩益禧电子股份有限公司 | 输入信号检测电路 |
US8824987B2 (en) * | 2011-07-27 | 2014-09-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Squelch detector circuit and method |
Also Published As
Publication number | Publication date |
---|---|
CN106357244A (zh) | 2017-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3734414B1 (en) | Signal detector | |
EP2346161A1 (en) | Receiving circuit | |
CN100527619C (zh) | 比较器电路 | |
CN110763922B (zh) | 差分参考电压发生电路、峰值信号检测电路和电子设备 | |
US8902005B2 (en) | Apparatus and method for wide common mode difference | |
TWI558112B (zh) | 振幅門檻偵測器 | |
US7218903B2 (en) | Squelch detecting circuit | |
CN102384999B (zh) | 一种高速传输事件检测方法及电路 | |
CN106226585A (zh) | 电压监测装置和电子设备监测装置 | |
US8791691B2 (en) | Fully differential signal peak detection architecture | |
CN106357244B (zh) | 振幅阈值检测器 | |
WO2011140728A1 (zh) | 一种用于低频信号检测及传输系统的差分模拟前端装置 | |
CN110912842B (zh) | 一种包络检测电路 | |
US20020075012A1 (en) | Method and apparatus for detecting valid signal information | |
US7755432B1 (en) | Short circuit protection circuits and methods | |
CN102944714B (zh) | 差分信号检测装置 | |
US6535028B1 (en) | Data bus fault detection circuit and method | |
Grassi et al. | Increased EMI immunity in CMOS operational amplifiers using an integrated common-mode cancellation circuit | |
CN108449077A (zh) | 高速内部迟滞型比较器 | |
CN114915267A (zh) | 单端转差分麦克风电路及电子设备 | |
CN115051694A (zh) | 一种动态比较器及芯片 | |
CN202903860U (zh) | 差分信号检测装置 | |
CN106533400B (zh) | 振幅阈值检测器 | |
CN113395090B (zh) | 用于usb pd通信的bmc信号接收电路及其实现方法 | |
CN105024698B (zh) | 电压感测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |