CN101262213B - 输入信号检测电路 - Google Patents

输入信号检测电路 Download PDF

Info

Publication number
CN101262213B
CN101262213B CN2008100837190A CN200810083719A CN101262213B CN 101262213 B CN101262213 B CN 101262213B CN 2008100837190 A CN2008100837190 A CN 2008100837190A CN 200810083719 A CN200810083719 A CN 200810083719A CN 101262213 B CN101262213 B CN 101262213B
Authority
CN
China
Prior art keywords
circuit
signal
differential
differential output
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100837190A
Other languages
English (en)
Other versions
CN101262213A (zh
Inventor
齐藤纪博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101262213A publication Critical patent/CN101262213A/zh
Application granted granted Critical
Publication of CN101262213B publication Critical patent/CN101262213B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19Monitoring patterns of pulse trains

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

输入信号检测电路包括:多个比较器,被配置为分别响应于差分输入信号来输出多个差分输出信号;以及差分异或电路,被配置为根据从该多个比较器输出的多个差分输出信号输出异或结果信号。在该多个比较器的至少一个中,响应于提供给比较器的控制信号来改变DC工作电压。

Description

输入信号检测电路
技术领域
本发明涉及用于检测差分信号的输入信号检测电路。
背景技术
近年来,在计算机之间的数据传输已经从并行传输改变为其中传输速率较快的串行传输。用于在传输和接收信号时识别信号的接收的电路(在下文中被称为输入信号检测电路)在很多接口中在物理层中标准化,其中该很多接口诸如USB(通用串行总线)、PCI-Express(外围设备互联)、SATA(串行AT附加)以及SAS(串行附加小计算机系统接口)。并且,每个标准定义输入信号的幅值。为了使得这些标准化电路正常工作,重要的是,输入信号独立于电路使用环境地具有在标准范围内的幅度。
使用电路的环境中的一个特别重要的因素是温度。典型地,在很多情况下,接口单元使用模拟电路,而模拟电路使用差分比较电路。并且,该差分比较电路使用诸如晶体管和电阻器的元件。该晶体管具有转移电导【S】(在下文中被称为gm),以及根据负载电阻和gm来确定差分比较电路的电压放大因子。当将晶体管的栅极氧化物膜的厚度表示为Tox,将栅极氧化物膜的介电常数表示为εox,真空介电常数表示为εo,并且将载流子的移动性表示为μ时,利用以下等式(1)来表示栅极氧化物膜的电容Cox
C ox = ϵ ox ϵ o T ox - - - ( 1 )
此外,当将栅极氧化物膜的电容Cox与载流子移动性μ的乘积表示为β并且将在晶体管中的漏极和源极之间流动的电流表示为Ids,晶体管的栅极宽度表示为W,且晶体管的栅极长度表示为L时,则可以由以下等式(2)来表示迁移电导gm。
gm = 2 × β × I ds × W × L - - - ( 2 )
参考等式(2),因为包括乘积β和电流Ids,所以迁移电导gm根据温度而变化。该取决于温度的gm的变化对差分比较电路的输出幅度造成影响。即,根据温度来增加或减小差分比较电路的输出幅度。应用有差分比较电路的输入信号检测电路具有这样的温度条件,在该温度条件下,不能检测到在标准范围内的输入信号。
该输入信号检测电路的一个传统例子是日本专利申请公开(JP-P2006-054742A:第一传统例子)。图1示出在第一传统例子中公开的输入信号检测电路的结构。参考图1,传统的输入信号检测电路包括差分比较电路CMP7和CMP8以及异或EOR 3。在下文中,N沟道MOS(金属氧化物半导体)晶体管和P沟道MOS晶体管分别被称为NMOS晶体管和PMOS晶体管。差分比较电路CMP 7包括:作为差分对的NMOS晶体管Mn9和Mn10;作为负载电阻的电阻器R9和R10;以及恒流源Ib7。恒流源Ib7的一端连接到NMOS晶体管Mn9和Mn10的源极,电阻器R9的一端连接到NMOS晶体管Mn9的漏极,并且电阻器R10的一端连接到NMOS晶体管Mn10的漏极。电阻器R9的另一端以及电阻器R10的另一端连接到电压源VDD。恒流源Ib7的另一端接地。差分比较电路CMP 8包括:作为差分对的NMOS晶体管Mn11和Mn12;作为负载电阻的电阻器R11和R12;提供偏压Voff1的电阻Rb1;以及恒流源Ib8。恒流源Ib8的一端连接到NMOS晶体管Mn11和Mn12的源极,以及电阻器R11的一端连接到NMOS晶体管Mn11的漏极,并且电阻器R12的一端连接到NMOS晶体管Mn12的漏极。电阻器R11的另一端和电阻器R12的另一端连接到电阻器Rb1的一端,并且电阻器Rb1的另一端连接到电压源VDD。恒流源Ib8的另一端接地。
NMOS晶体管Mn9和Mn11的栅极连接到提供输入信号SINP到其的输入端子,以及NMOS晶体管Mn10和Mn12的栅极连接到提供输入信号SINN到其的输入端子。NMOS晶体管Mn9通过节点N9连接到电阻器R9。NMOS晶体管Mn10通过节点N10连接到电阻器R10。NMOS晶体管Mn11通过节点N11连接到电阻器R11。NMOS晶体管Mn12通过节点N12连接到电阻器R12。从节点N9和N10输出差分输出信号CMP7out,该差分输出信号CMP7out由作为正(常)相信号的输出信号CMP7outP和作为负(反)相信号的输出信号CMP7outN组成。从节点N11和N12输出差分输出信号CMP8out,该差分输出信号CMP8out由作为正(常)相信号的输出信号CMP8outP和作为负(反)相信号的输出信号CMP8outN组成。异或EOR 3连接到节点N9到N12,并且输出在差分输出信号CMP7out和差分输出信号CMP8out之间的异或结果的信号(输出信号Sout(二进制信号Sout3P和Sout3N))。
图2A、2B和2C是根据传统例子的输入信号检测电路中的节点处的工作信号的时序图。参考图2A,差分输入信号SIN由作为正相信号的输入信号SINP和作为负相信号的输入信号SINN组成,并且被提供给输入信号检测电路。假设在时间t1和时间t5之间不需要差分输入信号SIN的检测,并且在时间t5和时间t9之间需要差分输入信号SIN的检测。输入信号SINP被提供给NMOS晶体管Mn9和Mn11,且输入信号SINN被提供给NMOS晶体管Mn10和Mn12。当差分比较电路的负载电阻被假设为RL且到差分比较电路的输入信号的电压(幅度)被假设为Vin时,则由以下等式(3)来表示来自差分比较电路的输出信号的电压(幅度)Vo
Vo=gm×RL×Vin        (3)
这里,分别假设输入信号SINP和SINN的电压为SINP和SINN,且分别假设输出信号CMP7outP、CMP7outN、CMP8outP和CMP8outN的电压为CMP7outP、CMP7outN、CMP8outP和CMP8outN,并且分别假设作为负载电阻的电阻器R9、R10、R11和R12的电阻为R9、R10、R11和R12。此时,利用以下等式(4)和(5)来表示等式(3)
CMP7outP-CMP7outN=rm×R9×(SINP-SINN)       (4)
CMP8outP-CMP8outN=rm×R11×(SINP-SINN)      (5)
这里,R9=R10且R11=R12。
如由等式(4)和(5)所示,以gm×R9和gm×R11的值为差分比较电路CMP7和CMP8的电压放大因子来放大输入信号SIN(SINP-SINN),并将其输出作为差分比较电路CMP7和CMP8的输出信号CMP7out(CMP7outP-CMP7outN)以及CMP8out(CMP8outP-CMP8outN)(参考图2B)。
通过使用电源电压VDD、电阻器R9和R10以及恒流源Ib7(电流值Ib7),由以下等式(6)和(7)来确定差分比较电路CMP7的输出信号CMP7outP和CMP7outN的DC工作电压Vo7P和Vo7N。
V o 7 P = VDD - R 10 × Id 7 2 - - - ( 6 )
V o 7 N = VDD - R 9 × Id 7 2 - - - ( 7 )
另一方面,通过使用电源电压VDD和电阻器Rb1(电阻值Rb1)、R11和R12来计算差分比较电路CMP8的输出信号CMP8outP和CMP8outN的DC工作电压Vo8P和Vo8N。当电源电压VDD、电阻器R9和R10、R11和R12以及恒流源Ib7和Ib8是相同的电源、相同的电阻器和相同的电流源时,利用在以下等式(8)中指定的偏压off1来分离DC工作电压Vo8P和Vo8N以及DC工作电压Vo7P和Vo7N。
Voff1=Rb1×Ib8            (8)
在这种环境下,差分输入信号SIN的幅度(SINP-SINN)在时间t1和时间t5之间小。结果,差分比较电路CMP7的差分输出信号CMP7out和差分比较电路CMP8的差分输出信号CMP8out不交叉。另一方面,因为差分输入信号SIN的幅度在时间t5和时间t9之间大,差分输出信号CMP7out和差分输出信号CMP8out交叉。异或EOR3将输出信号CMP7outP和输出信号CMP8outN进行比较,并如果输出信号CMP7outP在电压上比输出信号CMP8outN高则确定为逻辑电平“1”,以及如果输出信号CMP7outP在电压上比输出信号CMP8outN低则确定为逻辑电平“0”。同时,异或EOR3比较输出信号CMP7outN和输出信号CMP8outP,并且如果输出信号CMP8outP在电压上比输出信号CMP7outN高则确定为逻辑电平“1”,以及如果输出信号CMP8outP在电压上比输出信号CMP7outN低则确定为逻辑电平“0”。
参考图2C,关于异或EOR3的输出信号Sout3P和Sout3N之间的关系,当这两个逻辑电平都是“1”或“0”时,则输出信号Sout3N在电压上高于输出信号Sout3P(逻辑电平“1”)。相反,当两个逻辑电平不同时,异或EOR3的输出信号Sout3N在电压上低于输出信号Sout3P(逻辑电平“0”)。以这种方式,当提供具有要被检测的幅度的差分输入信号SIN时,输出逻辑电平“0”作为输出信号Sout。如上所述,根据传统例子的输入信号检测电路可以检测差分输入信号SIN,从而获得具有等于或高于偏压Voff1的幅度的差分输出信号CMPout和CMP8out。即,根据利用等式(8)确定的偏压Voff1来设置差分输入信号SIN的阈值电压(下文中被称为检测阈值电压),从而可以利用根据传统例子的输入信号检测电路来检测差分输入信号SIN。
如等式(4)和(5)中所示,根据其值随着温度而变化的迁移电导gm来确定差分输出信号CMP7out和CMP8out的幅度。为此,即使提供可检测差分输入信号SIN(具有等于或高于检测阈值电压的幅度)时,将会有这样的情况,即由于外围设备的影响使得不能输出具有正确幅度的差分输出信号CMP7out和CMP8out。
在上面传统电路的工作中描述的等式(4)和(5)指示在差分比较电路的输入和输出之间的关系。将典型的电压放大电路的电压放大因子定义为(输出电压)/(输入电压)=电压放大因子=gm×RL,其中,RL是负载电阻。当这被应用到根据传统例子的输入信号检测电路的差分比较电路CMP7和CMP8时,获得以下的等式(9)和(10)。
( CMP 7 outP - CMP 7 outN ) SINP - SINN = gm × R 9 - - - ( 9 )
( CMP 8 outP - CMP 8 outN ) SINP - SINN = gm × R 11 - - - ( 10 )
如等式(2)中所示,迁移电导gm的温度变化由流过晶体管的电流和栅极氧化物膜的电容Cox和载流子移动性μ的乘积产生。特别地,根据载流子移动性μ中的温度变化的迁移电导gm的温度变化量大,其导致了由等式(9)和(10)表示的电压放大因子的严重变化。另一方面,当假设偏压Voff1对于温度稳定时,也可以假设差分输入信号SIN的检测阈值电压稳定。
图3A和3B是示出当具有检测阈值电压或更大电压幅度的差分输入信号SIN被提供到根据传统例子的输入信号检测电路时的差分输出信号7out和8out的波形。图3A和3B示出当外围温度是-25℃和75℃时的波形。参考图3A和3B,即使当外围温度从-25℃变化到75℃时,在差分比较电路CMP7和CMP8中的DC工作电压Vo7P(Vo7N)和Vo8P(Vo8N)分别是800mV和760mV,且它们几乎不改变。即,偏压是40mV,其独立于温度地保持不变。另一方面,虽然差分输出信号CMP7out和CMP8out的幅度在温度-25℃处为50mV,而在温度75℃处减少到35mV。在这种情况下,差分输出信号7out和差分输出信号8out分开5mV,并且不能检测差分输入信号SIN。以这种方式,会有这样的情况,即因为外围温度增加而不能检测原始可检测的输入信号。
典型地,强烈需要用于检测非常小的信号的输入信号检测电路,以提供高敏感度并同时避免错误检测。结果,检测电压范围,,即检测阈值电压(幅度)的可允许范围变窄。为此原因,如上所述,需要减少或去除基于外围温度所导致的检测不规则。
发明内容
因此,本发明的目的是提供输入信号检测电路,该输入信号检测电路可以以高精度检测具有小幅度的差分信号同时防止检测不规则。
在本发明的一个方面中,输入信号检测电路包括:多个比较器,被配置为分别响应于差分输入信号而输出多个差分输出信号;以及差分异或电路,其被配置为根据从多个比较器输出的多个差分输出信号来输出异或结果信号。在该多个比较器的至少一个中,响应于提供到比较器的控制信号来改变DC工作电压。
在本发明的另一方面中,输入信号检测电路包括:第一比较器,被配置为放大差分输入信号以及输出第一差分输出信号;温度补偿电路,被配置为输出具有对应于外围温度的电压的控制信号;第二比较器,被配置以通过使用控制信号来放大差分输入信号以及输出第二差分输出信号;以及差分异或电路,被配置为输出由第一和第二差分输出信号得到的异或结果信号。
根据本发明的输入信号检测电路,可以检测检测阈值电压或更大的输入信号而不接收外围环境的影响。此外,可以从多个检测阈值电压中选择可检测的差分输入信号的电压。
附图说明
本发明的以上和其他目标、优点和特征从结合附图的某些实施例的以下描述将更加明显,其中:
图1是根据传统例子的输入信号检测电路的结构视图;
图2A到2C是示出输入信号检测电路的输入信号检测工作的时序图;
图3A和3B是示出在根据传统例子的输入信号检测电路中的温度变化的信号检测结果的例子;
图4是示出根据本发明第一实施例的输入信号检测电路的结构的电路图;
图5是示出根据本发明的温度补偿电路中的电流Imn的温度特性的视图;
图6是示出根据本发明的偏压的温度特性的视图;
图7是示出根据本发明的差分输出信号的幅度的温度特性的视图;
图8是示出根据本发明的差分输出信号的幅度和偏压的温度特性之间的比较的视图;
图9A和9B是示出根据本发明的输入信号检测电路中的温度变化中的信号检测结果的例子;
图10是示出根据本发明第二实施例的输入信号检测电路的结构的电路图。
具体实施方式
在下文中,将参考附图来详细描述根据本发明实施例的输入信号检测电路。
[第一实施例]
将参考图4到9来描述根据本发明第一实施例的输入信号检测电路。
图4是示出根据本发明第一实施例的输入信号检测电路的结构的电路图。在第一实施例中的输入信号检测电路是用于检测差分输入信号SIN的幅度,并且将差分输入信号SIN转换为二进制信号的电路,该差分输入信号SIN由作为正(常)相信号的输入信号SINP和作为负(反)相信号的输入信号SINN组成。
根据第一实施例的输入信号检测电路包括差分比较电路CMP7和CMP80、连接到其输出端的差分异或电路EOR3、以及用于控制偏压Voff1的温度补偿电路C1。即,根据第一实施例的输入信号检测电路包括差分比较电路CMP80来代替传统例子中的输入信号检测电路中的差分比较电路CMP8,且进一步包括温度补偿电路C1。在下文中,将通过对与传统例子相同的元件和信号指定相同的参考数字和符号来描述输入信号检测电路。在该实施例中的差分比较电路CMP80包括偏压调节电路A1来代替传统例子中提供以调节偏压的电阻器Rb1。此外,温度补偿电路C1向偏压调节电路A1输出具有对应于外围温度的电压Vc的控制信号,并控制偏压Voff1。
偏压调节电路A1包括PMOS晶体管Mp1和运算放大器AMP1,并将偏压Voff1给予差分输出信号CMP8out。PMOS晶体管Mp1的源极连接到电源电压VDD,而其漏极通过节点N13公共连接到电阻器R11和R12的端部组之一。
运算放大器AMP1的输出端子连接到PMOS晶体管MP1的栅极,并且负输入端子连接到在PMOS晶体管Mp1的漏极与电阻器R11和R12的端部组之间的节点N13。此外,运算放大器AMP1的正输入端子连接到温度补偿电路C1以接收控制信号。电阻器R11和R12的电阻对和NMOS晶体管Mn11和Mn12的差分对被连接在节点N13与接地电势之间。因此,运算放大器AMP和PMOS晶体管Mp1作为电压跟随器工作。在这样的结构中,将与从温度补偿电路C1提供到正输入端子的控制信号的电压Vc相同的电压提供到负输入端子。
根据来自温度补偿电路C1的控制信号,对差分输出信号CMP8out给予在PMOS晶体管Mp1中的源极和漏极之间施加的电压作为偏压Voff1。从而,将差分比较电路CMP80的DC工作电压Vo80P(Vo80N)与差分比较电路CMP7的DC工作电压Vo70P(Vo70N)分离偏压Voff1。差分比较电路CMP7和CMP80将输出信号CMP7outP和CMP8outP输出,该输出信号CMP7outP和CMP8outP的电压以DC工作电压Vo70P和Vo80P为中心地进行振荡。类似地,差分比较电路CMP7和CMP80将输出信号CMP7outN和CMP8outN输出,该输出信号CMP7outN和CMP8outN以DC工作电压Vo70N和Vo80N为中心地进行振荡。在下文中,将基于DC工作电压Vo70P和DC工作电压Vo70N具有相同值且DC工作电压Vo80P和DC工作电压Vo80N具有相同值的假设来给出描述。
根据第一实施例的输入信号检测电路检测具有等于或高于诸如检测阈值幅度的预定幅度的幅度的差分输入信号SIN。即,在输入信号检测电路中,根据偏压Voff1的值来确定可以被检测的差分输入信号SIN的幅度。由此,需要将偏压Voff1设置为对应于期望检测阈值幅度的电压。特别地,将偏压Voff1设置为等于基于检测阈值幅度的差分输入信号SIN而输出的差分输出信号CMP7out和CMP8out的幅度的电压。根据传统例子的偏压Voff1是根据电阻器Rb确定的固定值。然而,第一实施例中的偏压Voff1是通过由温度补偿电路C1控制的偏压调节电路A1确定的变量值。
下面将详细描述温度补偿电路C1的结构。温度补偿电路C1将电压Vc的控制信号输出到偏压调节电路A1并控制偏压Voff1。温度补偿电路C1包含NMOS晶体管Mn20和Mn21、恒流源Ib21以及电阻器R20和R21。
恒流源Ib21的一端被连接到电源电压VDD,并将其另一端连接到NMOS晶体管Mn20。将NMOS晶体管Mn20和NMOS晶体管Mn21的各自的栅极彼此相连,并形成电流镜电路。NMOS晶体管Mn20的栅极和漏极公共地连接到恒流源Ib21的另一端,而源极则通过电阻器R21接地。通过电阻器R20将NMOS晶体管Mn21的漏极连接到电源电压VDD,并且源极接地。此外,在NMOS晶体管Mn21和电阻器R20之间的节点N14连接到运算放大器AMP1的正输入端子。利用该结构,将节点14的电压作为控制信号输出到偏压调节电路A1。
流过NMOS晶体管Mn21的电流Imn21基于输入信号检测电路的外围温度而变化。为此原因,节点N14的电压Vc即控制信号变化。由此,温度补偿电路C1可以输出基于外围温度而改变的控制信号。此时,在输入信号检测电路中的各个元件的特性优选地被设置使得:控制信号的温度特性和差分输出信号CMP7out和CMP8out的幅度的温度特性彼此相同。通过这样的设置,偏压Voff1根据取决于温度的差分输出信号CMP7out和CMP8out的幅度的变化而变化。为此原因,可以防止由于温度增加而引起的在差分输出信号CMP7out和差分输出信号CMP8out之间的分离。即,可以抑制输入差分信号的检测不规则,该检测不规则由外围温度所导致。
在根据第一实施例的温度补偿电路C1中,电阻器R21连接在电流镜电路的NMOS晶体管Mn20和地之间。为此原因,在NMOS晶体管Mn21中的源极和漏极之间的电压Vgs21是由恒流Ib21在电阻器R21两端生成的电压与在基于外围温度的变化后的NMOS晶体管Mn20中的源极和漏极之间的电压Vgs20的总和。由此,Vgs20≠Vgs21,以及流过NMOS晶体管Mn21的电流Imn21基于温度而变化。因此,类似地基于温度来改变电阻器R20两端的电压Vc。
另一方面,对其施加电压Vc的运算放大器AMP1的输出电压根据温度而改变。在运算放大器AMP1中,因为反馈回基于温度而改变的输出电压,所以在节点N13处的电压具有考虑到根据温度的运算放大器AMP的变化的值。因此,优选地在根据第一实施例的输入信号检测电路中使用的运算放大器AMP1具有高开路增益,并且可以根据温度来改变输出电压。
根据第一实施例的输入信号检测电路的工作原理和该输入信号检测电路所需要的各个元件的特性将在下面参考图5到9描述。
首先,将描述由温度补偿电路C1控制的偏压Voff1的温度特性。当NMOS晶体管处于饱和区域中时,流过漏极的电流典型地由以下等式(11)表示。这里,假设流过NMOS晶体管的漏极电流为Ids,NMOS晶体管的栅极宽度为W,栅极长度为L,在栅极和源极之间的电压为Vgs,阈值电压为Vt,栅极氧化物膜的电容Cox与载流子移动性μ的乘积为β。
I ds = 1 2 β W L ( V gs - V t ) 2 - - - ( 11 )
乘积β基于温度而变化。因此,当(βW/2L)被定义为温度系数K时,等式(11)由以下等式(12)表示。
Ids=K(Vgs-Vt)2         (12)
在下文中,为了简化描述,假设NMOS晶体管Mn20和Mn21的参数(特性)彼此相同并且温度系数K彼此相同。当假设在NMOS晶体管Mn21中的栅极和源极之间的电压为Vgs21时,在NMOS晶体管Mn21中的漏极和源极之间流动的电流Imn21由等式(13)表示。
Imn21=K(Vgs21-Vt)2       (13)
当流过NMOS晶体管Mn20和电阻器R21的电流被定义为Ib21,在NMOS晶体管Mn21中的栅极和源极之间的电压Vgs21由等式(14)表示(其等于在NMOS晶体管Mn20中的栅极和源极之间的电压Vgs20与电阻器R21两端的电压的总和)。并且,当电流Ib21流动时,在NMOS晶体管中的栅极和源极之间的电压Vgs20通过使用等式(12)由等式(15)表示。根据等式(13)、(14)和(15),由以下等式(16)表示电流Imn21。
Vgs21=Ib21×R21+Vgs20                     (14)
Vgs 20 = Ib 21 K + Vt - - - ( 15 )
Imn 21 = Ib 21 2 × R 21 2 × K + 2 × Ib 21 × R 21 × Ib 21 × K + Ib 21 - - - ( 16 )
等式(16)指示相对于于恒流Ib21的电流Imn21。温度系数K包括基于温度而变化的乘积β。因此,当相对于温度系数K对等式(16)求微分时,可以确定与温度变化相关联的电流Imn21的变化量。当相对于温度系数K对等式(16)求微分时,获得等式(17):
Imn 21 K = Ib 21 2 × R 21 2 + 2 × Ib 21 × R 21 × Ib 21 × 1 2 K - - - ( 17 )
在等式(17)中,在右侧上的第二项指示对应于温度变化的电流Imn21的变化量。应注意,电流Imn21的实际变化量取决于NMOS晶体管的结构和用于制造其的技术。图5是示出在电流Imn21与温度之间的关系的温度特性图。参考图5,曲线a指示当电阻器R21具有0Ω时电流Imn21的温度特性,而曲线b指示当在该实施例中(电阻器R21≠0)的电流Imn21的温度特性。参考等式(17)和图5,因为有电阻器R21,根据第一实施例的电流Imn21随着温度的增加而增加。应注意,曲线a指示典型电流镜电路的特性。
电流Imn21流过电阻器R20。因此,当电源电压假设为VDD且电阻器R20的电阻假设为R20时,在节点N14处的电压Vc由以下等式(18)表示。
Vc=VDD-Imn21×R20    (18)
向运算放大器AMP1的正输入端子提供电压Vc作为控制信号。因为运算放大器AMP1和PMOS晶体管Mp1构成电压跟随器电路,所以电压Vc也出现在运算放大器AMP1的负输入端子处。即,作为在PMOS晶体管Mp1中的漏极和源极之间的电压的偏压Voff1变得等于电压Vc。图6示出显示在偏压Voff1与温度之间的关系的温度特性图。如上所述,因为电流Imn21随着温度增加而增加,偏压Voff1随着温度增加而减小(图6和等式(18))。
接着,将描述差分输出信号CMP7out和CMP8out的幅度的温度特性。为了简化描述,假设NMOS晶体管Mn9、Mn10、Mn11和Mn12是具有相同特性的晶体管并且电阻器R10、R11和R12是具有相同特性的电阻器。在这种情况下,输出信号CMP7outP、CMP7outN、CMP8outP和CMP8outN的电压的绝对值变成|CMP7outP|=|CMP7outN|=|CMP8outP|=|CMP8outN|。然而,输出信号CMP7outP、CMP7outN、CMP8outP和CMP8outN的电压假设分别为CMP7outP、CMP7outN、CMP8outP和CMP8outN。因为差分输出信号CMP8out类似于差分输出信号CMP7out,下文中将仅仅描述差分输出信号CMP7out。当输入信号SINP和SINN的电压假设分别为SINP和SINN时,在差分比较电路CMP7中的差分输入信号SIN和差分输出信号CMP7out的电压增加率由等式(9)表示。此外,当将等式(2)代入等式(9)的迁移电导gm时,获得等式(19)。然而,如果假设输入信号SINP和SINN具有相同的电压即|SINP|=|SINN|=SIN,则差分输出信号CMP7out的幅度被定义为CMP7out=CMP7outP-CMP7outN。
CMP 7 out SIN = K × Ids 2 × R 9 - - - ( 19 )
当相对于温度系数K对等式(19)求微分时,确定相对于温度变化的差分输出信号CMP7out的幅度的变化量,获得等式(20)。由此,如图7所示,差分输出信号CMP7out和CMP8out的幅度随着外围温度的增加而减小。
δCMP 7 out K = SIN × R 9 × 1 2 K - - - ( 20 )
如上所述,参考等式(9)、(18)和(20),基于(1/2)K1/2来确定取决于温度的偏压Voff1(在节点N14处的电压Vc)的变化量以及取决于温度的差分输出信号CMP7out和CMP8out的幅度的变化量。在第一实施例中,要求偏压Voff1基于温度而改变,从而遵循根据温度的差分输出信号CMP7out和CMP8out中的改变。为此,优选地根据温度的偏压Voff1的变化量和根据温度的差分输出信号CMP7out和CMP8out的幅度的变化量彼此相等。为了获得这样的条件,由等式(17)和(20)来获得等式(21)。
SIN × R 9 × 1 2 K = Ib 21 2 × R 21 2 + 2 × Ib 21 × R 21 × Ib 21 × 1 2 K - - - ( 21 )
因此,在第一实施例中,优选地恒流源Ib21、电阻器R9和电阻器R21被选择为满足等式(21)。然而,电阻器R9、R10、R11和R12的电阻值相等,并且电阻器R20、R21的电阻值相等。此外,在NMOS晶体管Mn9、Mn10、Mn11和Mn12、Mn20和Mn21以及PMOS晶体管Mp1中,优选地具有温度系数K(栅极宽度W、栅极长度L、栅极氧化物膜电容Cox以及载流子移动性μ)的MOS晶体管被选择为满足等式(21)。通过这些元件的组合,差分比较电路CMP7和CMP8中根据外围温度的差分输出信号CMP7out和CMP8out的幅度的变化以及温度补偿电路C1中根据外围温度的偏压Voff1的变化变得彼此相等。
图8示出配置为满足等式(21)的输入信号检测电路中的差分输出信号CMP7out(CMP8out)的幅度和偏压Voff1的温度特性的关系。差分输出信号CMP7out和CMP8out的幅度随着外围温度的增加而减小,从而偏压Voff1也减小对于该幅度减小的变化量。
图3A和3B是示出当向根据第一实施例的输入信号检测电路提供具有可检测幅度的差分输入信号SIN时的差分输出信号7out和8out的波形的波形图。图3A和3B示出当外围温度低(-25℃)以及高(75℃)时的波形。
响应于来自温度补偿电路C1的控制信号,在差分比较电路CMP7的DC工作电压Vo70P(Vo70N)与差分比较电路CMP80的DC工作电压Vo80P(Vo80N)之间生成偏压Voff1的电压差。当外围温度是-25℃时,偏压Voff1为40mV,DC工作电压Vo70P(Vo70N)为800mV,以及DC工作电压Vo80P(Vo80N)为760mV。此外,当外围温度是-25℃时,差分输出信号CMP7和CMP80的幅度(最大幅度)都是50mV。另一方面,当外围温度是75℃时,偏压Voff1减小15mV从而变成25mV,DC工作电压Vo70P(Vo70N)变成800mV,以及DC工作电压Vo80P(Vo80N)变成775mV。此外,当外围温度为75℃时,差分输出信号CMP7和CMP80的幅度(最大幅度)都是35mV,并且它们相较于-25℃的情况都减小了15mV。即,与外围温度的增加相关联,差分输出信号和偏压的幅度被减小相同的变化量。换句话说,差分输出信号CMP7和CMP8的幅度的温度特性和偏压Voff1的温度特性呈现反比例关系。因此,与传统例子不同,即使增加温度,差分输出信号CMP7和CMP80也不被分离,并且它们呈现某些量的交叠(这里10mV)。因此,根据第一实施例,可以检测具有期望幅度的输入差分信号SIN而不受到外围温度的影响。
[第二实施例]
下面将参考图10描述根据本发明第二实施例的输入信号检测电路。图10是示出在第二实施例中的输入信号检测电路的结构的电路图。在第二实施例中的输入信号检测电路包括用于切换控制信号的值的切换电路SW52,来代替第一实施例中的输入信号检测电路的温度补偿电路C1。其他元件类似于第一实施例中的元件。由此,下面将描述温度补偿电路C2。
温度补偿电路C2除了第一实施例中的温度补偿电路C1之外,还包含NMOS晶体管Mn52和切换电路SW52。切换电路SW52具有两个端子,其一端连接到NMOS晶体管Mn52的栅极,而另一端则通过节点N15连接到NMOS晶体管Mn21的栅极以及NMOS晶体管Mn20的栅极和漏极以及恒流源Ib21。通过节点N14和电阻器20将NMOS晶体管Mn52的漏极连接到电源电压VDD,并且电源接地。并且,通过切换电路SW52将NMOS晶体管Mn52的栅极连接到节点N15(Mn20的栅极和漏极以及恒流源Ib21)。
下面将描述温度补偿电路C2的工作。当切换电路SW52处于断开状态时,温度补偿电路C2执行与第一实施例中的温度补偿电路C1相同的工作。当切换电路SW52处于接通状态时,NMOS晶体管Mn20、MN21和MN52形成电流镜电路。此时,节点N14的电压Vc指示不同于当切换电路SW52处于断开状态时的电压Vc的值。即,第二实施例中的输入信号检测电路可以利用切换电路SW52将偏压Voff1的电压值切换到不同值。在第一实施例中,因为可以利用输入信号检测电路来检测差分输入信号SIN的幅度的限制值(检测阈值电压),所以仅设置一个。然而,在第二实施例中,可以从检测阈值电压的两个类型来选择和使用期望检测阈值电压。应注意,第二实施例具有这样的结构,其中,一组切换电路SW52和NMOS晶体管Mn52被添加到温度补偿电路C1。然而,可以使用这样的结构,在类似的连接下,将多个组的开关和MOS晶体管添加到温度补偿电路C1。在这样的情况下,在输入信号检测电路中,可以从多个检测阈值电压来选择期望检测阈值电压。
下面将描述当切换电路SW52在接通状态时输入信号检测电路的工作原理。
在温度补偿电路C2中,当NMOS晶体管Mn21和Mn52结构和尺寸相同,以及切换电路SW52处于接通状态时,等效于其中第一实施例中的NMOS晶体管Mn21的栅极宽度加倍的结构。如上所述,温度系数K与栅极宽度成正比。因此,当切换电路SW52接通时,使得温度系数K相较于断开情况加倍。即,当切换电路SW52被设置为接通状态时,温度补偿电路C2呈现等效于第一实施例的结构和操作,但是温度系数K具有由NMOS晶体管Mn21和MN54确定的值(这里为断开状态的两倍)。
参考等式(16),电流Imn21随着温度系数K的增加而增加。因此,根据等式(18),节点14的电压Vc随着温度系数K的增加而减小。即,当切换电路SW52接通时,偏压Voff1具有小于断开状态的值。为此,第二实施例中的输入信号检测电路可以通过接通切换电路SW52来检测具有小于断开状态的幅度的幅度的差分输入信号SIN。
当切换电路SW52接通时,如上所述,虽然温度系数不同,温度补偿电路C2变得等效于第一实施例的温度补偿电路。由此,如第一实施例中所述,由温度补偿电路C2输出的控制信号(电压Vc=偏压Voff1)的根据温度的变化量与差分输出信号CMP7out和CMP8out的根据温度的变化量彼此相等。为此,即使当切换电路SW52接通时,偏压Voff1遵循差分输出信号CMP7out和CMP8out的根据温度的变化而变化。由此,可以抑制取决于温度的检测不规则。
如上所述,第二实施例中的输入信号检测电路可以通过切换电路SW52从多个检测阈值电压中选择期望的检测阈值电压。
如上所述,已经详细描述了本发明的实施例。然而,具体结构不局限于上述实施例。在本发明中还包括不偏离本发明的范围和精神的范围内的改变。在第一和第二实施例中,已经描述了使用NMOS晶体管的差分比较电路。然而,可以利用使用PMOS晶体管的差分比较电路。在这种情况下,偏压调节电路A1包含PMOS晶体管来代替PMOS晶体管Mp1。此外,温度补偿电路C1(C2)中的NMOS晶体管可以是PMOS晶体管。

Claims (14)

1.一种输入信号检测电路,包括:
多个比较器,被配置为分别响应于差分输入信号来输出多个差分输出信号;
差分异或电路,被配置为根据从所述多个比较器输出的所述多个差分输出信号来输出异或结果信号;以及
温度补偿电路,被配置为输出与外围温度相对应的电压值的控制信号,
其中,在所述多个比较器的至少一个中,响应于提供给所述比较器的所述控制信号来改变DC工作电压,
其中,所述多个比较器包括:
第一比较器,被配置为放大所述差分输入信号并输出第一差分输出信号作为所述多个差分输出信号之一;以及
第二比较器,被配置为放大所述差分输入信号并输出第二差分输出信号作为所述多个差分输出信号之一,
其中,所述第二比较器包括:
偏压调节电路,被配置为向所述第二差分输出信号提供偏压,所述偏压具有响应于所述控制信号确定的电压值,以及
所述差分异或电路,其输出所述第一差分输出信号的正相信号与所述第二差分输出信号的反相信号的差分信号和所述第二差分输出信号的正相信号与所述第一差分输出信号的反相信号的差分信号的异或结果信号。
2.根据权利要求1所述的输入信号检测电路,其中,所述第一差分输出信号的幅度和所述第二差分输出信号的幅度的每一个的温度特性与所述控制信号的电压值的温度特性成反比。
3.根据权利要求1所述的输入信号检测电路,其中,所述第一比较器包括:
两个晶体管的第一差分对,所述两个晶体管与第一恒流源公共连接;以及
负载电阻器的第一负载电阻对,其通过第一节点对与所述第一差分对连接,从所述第一节点对输出所述第一差分输出信号,
所述第二比较器包括:
两个晶体管的第二差分对,所述晶体管与第二恒流源公共连接;以及
负载电阻器的第二负载电阻对,其通过第二节点对与所述第二差分对连接,从所述第二节点对输出所述第二差分输出信号,
所述第二负载电阻对通过所述偏压调节电路连接到电源,以及
所述偏压调节电路响应于从所述温度补偿电路提供的所述控制信号来控制流过所述负载电阻的电流。
4.根据权利要求3所述的输入信号检测电路,其中,所述温度补偿电路包括电流镜电路,
所述电流镜电路包括第一晶体管和第二晶体管,所述第一晶体管和第二晶体管的栅极相互彼此连接;
所述第一晶体管被设置在第三恒流源和连接到地的第一电阻之间,
所述第二晶体管被设置在与所述电源相连的第二电阻和地之间,以及
所述温度补偿电路从位于所述第二晶体管和所述第二电阻之间的连接节点向所述偏压调节电路输出所述控制信号。
5.根据权利要求3所述的输入信号检测电路,其中,所述偏压调节电路包括运算放大器和第三晶体管的电压跟随器电路,
所述第三晶体管被设置在所述电源和所述第二负载电阻对之间,以及
所述运算放大器具有:与所述温度补偿电路连接的第一输入端子;与所述第二负载电阻对和所述第三电阻器之间的节点连接的第二输入端子;以及与所述第三晶体管的栅极连接的输出端子。
6.根据权利要求5所述的输入信号检测电路,其中,所述第一和第二晶体管是N沟道MOS晶体管,以及
所述第三晶体管是P沟道MOS晶体管。
7.根据权利要求5所述的输入信号检测电路,其中,所述第一和第二晶体管是P沟道MOS晶体管,以及
所述第三晶体管是N沟道MOS晶体管。
8.根据权利要求1到7的任何一个所述的输入信号检测电路,其中,所述温度补偿电路进一步包括:
切换电路,被配置为选择所述控制信号作为多个信号之一。
9.根据权利要求4所述的输入信号检测电路,其中,所述温度补偿电路进一步包括:
第四晶体管,具有与所述连接节点连接的漏极和与所述第二晶体管的所述漏极连接的源极;以及
切换电路,被设置在所述第一晶体管的漏极和所述第四晶体管的栅极之间。
10.根据权利要求9所述的输入信号检测电路,其中,所述第四晶体管的导电类型与所述第一和所述第二晶体管的导电类型相同。
11.一种输入信号检测电路,包括:
第一比较器,被配置为放大差分输入信号并输出第一差分输出信号;
温度补偿电路,被配置为输出具有对应于外围温度的电压的控制信号;
第二比较器,被配置为通过使用所述控制信号来放大所述差分输入信号以及输出第二差分输出信号;以及
差分异或电路,被配置为根据所述第一和第二差分输出信号来输出异或结果信号,并且
其中,所述第二比较器包括:
偏压调节电路,被配置为对所述第二差分输出信号提供偏压,所述偏压具有响应于所述控制信号而确定的电压。
12.根据权利要求11所述的输入信号检测电路,其中,在所述多个比较器的至少一个中,响应于所述控制信号来改变DC工作电压。
13.根据权利要求11所述的输入信号检测电路,其中,所述差分异或电路输出所述第一差分输出信号的正相信号与所述第二差分输出信号的反相信号的差分信号和所述第二差分输出信号的正相信号与所述第一差分输出信号的反相信号的差分信号的异或结果信号。
14.一种输入信号检测电路,包括:
第一比较器,被配置为放大差分输入信号并且输出第一差分输出信号;
温度补偿电路,被配置为输出具有与外围温度相对应的电压的控制信号;
第二比较器,被配置为利用控制信号来放大所述差分输入信号并输出第二差分输出信号;以及
差分异或电路,被配置为根据所述第一差分输出信号和第二差分输出信号输出异或结果信号,
其中所述差分异或电路输出所述第一差分输出信号的正相信号与所述第二差分输出信号的反相信号的差分信号和所述第二差分输出信号的正相信号与所述第一差分输出信号的反相信号的差分信号的异或结果信号。
CN2008100837190A 2007-03-07 2008-03-07 输入信号检测电路 Expired - Fee Related CN101262213B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007057315 2007-03-07
JP2007057315A JP2008219761A (ja) 2007-03-07 2007-03-07 入力信号検出回路
JP2007-057315 2007-03-07

Publications (2)

Publication Number Publication Date
CN101262213A CN101262213A (zh) 2008-09-10
CN101262213B true CN101262213B (zh) 2012-05-09

Family

ID=39545121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100837190A Expired - Fee Related CN101262213B (zh) 2007-03-07 2008-03-07 输入信号检测电路

Country Status (6)

Country Link
US (1) US7714621B2 (zh)
EP (1) EP1968190B1 (zh)
JP (1) JP2008219761A (zh)
KR (1) KR100932870B1 (zh)
CN (1) CN101262213B (zh)
TW (1) TWI385498B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042195A (ja) * 2009-12-15 2013-02-28 Panasonic Corp インターフェイス回路
TWI421665B (zh) * 2010-06-04 2014-01-01 Univ Nat Sun Yat Sen 角落偵測電路
CN102384999B (zh) * 2010-08-30 2015-08-19 深圳艾科创新微电子有限公司 一种高速传输事件检测方法及电路
CN102176282B (zh) * 2011-01-28 2013-05-15 深圳市金宏威技术股份有限公司 用于电力载波系统的功率放大装置及电力载波系统
CN103209068B (zh) * 2012-01-12 2017-05-17 国民技术股份有限公司 一种全双工信号传输电路、信号传输方法
TW201416263A (zh) * 2012-10-18 2014-05-01 Vehicle Semiconductor Technology Company Ltd E 泛用於各式汽車發電機之信號偵測電路
CN104536510B (zh) * 2014-11-18 2016-04-20 中山大学 一种差分电压转电流电路
CN105700604B (zh) * 2014-11-28 2017-05-10 成都振芯科技股份有限公司 一种低压源耦异或逻辑电路结构
CN106357244B (zh) * 2015-07-16 2019-06-14 创意电子股份有限公司 振幅阈值检测器
CN106533400B (zh) * 2015-09-09 2019-05-10 创意电子股份有限公司 振幅阈值检测器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194965B1 (en) * 1999-09-03 2001-02-27 Cypress Semiconductor Corp. Differential signal detection circuit
US6486710B1 (en) * 2001-06-29 2002-11-26 Intel Corporation Differential voltage magnitude comparator
CN1599975A (zh) * 2002-10-04 2005-03-23 三菱电机株式会社 带温度补偿功能的差动放大器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW282598B (zh) 1995-02-22 1996-08-01 Fujitsu Ltd
US5570052A (en) 1995-06-07 1996-10-29 Philips Electronics North America Corporation Detection circuit with differential input and hysteresis proportional to the peak input voltage
JP2001111421A (ja) * 1999-10-06 2001-04-20 Hitachi Ltd オフセットキャンセル回路及びa/d変換器
JP3849839B2 (ja) * 2000-03-08 2006-11-22 横河電機株式会社 増幅回路
JP4623556B2 (ja) * 2004-08-13 2011-02-02 ルネサスエレクトロニクス株式会社 信号検出回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194965B1 (en) * 1999-09-03 2001-02-27 Cypress Semiconductor Corp. Differential signal detection circuit
US6486710B1 (en) * 2001-06-29 2002-11-26 Intel Corporation Differential voltage magnitude comparator
CN1599975A (zh) * 2002-10-04 2005-03-23 三菱电机株式会社 带温度补偿功能的差动放大器

Also Published As

Publication number Publication date
TWI385498B (zh) 2013-02-11
JP2008219761A (ja) 2008-09-18
US20080218238A1 (en) 2008-09-11
TW200848973A (en) 2008-12-16
KR20080082517A (ko) 2008-09-11
EP1968190A3 (en) 2009-09-09
KR100932870B1 (ko) 2009-12-21
CN101262213A (zh) 2008-09-10
US7714621B2 (en) 2010-05-11
EP1968190A2 (en) 2008-09-10
EP1968190B1 (en) 2011-06-29

Similar Documents

Publication Publication Date Title
CN101262213B (zh) 输入信号检测电路
US6346832B1 (en) Multi-channel signaling
CN101548158B (zh) 传感器阈值电路
JPH048014A (ja) 入力回路
CN110780190A (zh) 具有pvt补偿的信号丢失检测器
US5122680A (en) Precision hysteresis circuit
US6486710B1 (en) Differential voltage magnitude comparator
JP2010268350A (ja) 終端抵抗調整回路
CN108736849B (zh) 低偏移电流感测放大器
CN107624172A (zh) 参考电压
US6686789B2 (en) Dynamic low power reference circuit
CN101655517B (zh) 电压检测电路与电压检测方法
EP0156560B1 (en) Cmos power-on detection circuit
US10742175B2 (en) Amplifier circuit, reception circuit, and semiconductor integrated circuit
CN112781752A (zh) 温度检测电路及芯片
CN101226220B (zh) 基准电流源电路和红外线信号处理电路
CN210137307U (zh) 集成电路和电路
EP0137620B1 (en) Improvements in or relating to integrated circuits
CN111610354B (zh) 电流生成电路
CN112346505B (zh) 增益调变电路
US10634706B2 (en) Core power detection circuit and associated input/output control system
US8344779B2 (en) Comparator circuit with hysteresis, test circuit, and method for testing
US8754673B1 (en) Adaptive reference voltage generators that support high speed signal detection
US7477077B1 (en) Apparatus and method for loss of signal detection in a receiver
US10425043B1 (en) Operational amplifier with constant transconductance bias circuit and method using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20140307