KR20140106438A - 퓨즈 회로 및 반도체 집적 회로 장치 - Google Patents

퓨즈 회로 및 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR20140106438A
KR20140106438A KR1020140021821A KR20140021821A KR20140106438A KR 20140106438 A KR20140106438 A KR 20140106438A KR 1020140021821 A KR1020140021821 A KR 1020140021821A KR 20140021821 A KR20140021821 A KR 20140021821A KR 20140106438 A KR20140106438 A KR 20140106438A
Authority
KR
South Korea
Prior art keywords
fuse
circuit
semiconductor integrated
potential
integrated circuit
Prior art date
Application number
KR1020140021821A
Other languages
English (en)
Inventor
미노루 아리야마
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20140106438A publication Critical patent/KR20140106438A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/0241—Structural association of a fuse and another component or apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/0241—Structural association of a fuse and another component or apparatus
    • H01H2085/0283—Structural association with a semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

[과제] 간소한 회로 구성에 의해 면적과 비용을 최소한으로 억제한 퓨즈 회로를 구비한 반도체 집적 회로 장치를 제공한다.
[해결수단] 퓨즈 회로를, 상이한 전위의 단자 사이에 형상이 대략 동일하고 시트 저항이 상이한 제 1 퓨즈와 제 2 퓨즈를 직렬로 접속하여 구성하고, 퓨즈를 절단하지 않은 상태에서 출력 단자의 전위를 어느 쪽의 단자의 전위에 고정시키도록 하였다.

Description

퓨즈 회로 및 반도체 집적 회로 장치{FUSE CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은 레이저 등에 의해 절단 가능한 퓨즈로 이루어지는 퓨즈 회로와, 그것을 구비한 반도체 집적 회로 장치에 관한 것이다.
반도체 집적 회로 장치의 특성 조정이나 기능 전환용으로서, 레이저에 의해 절단 가능한 퓨즈 회로가 널리 사용되고 있다. 예를 들어, 밴드 갭 기준 전압 발생 회로에 있어서는, 제조상의 편차에 의해 생기는 기준 전압의 온도 특성을 보정하고, 고정밀도의 기준 전압을 얻기 위하여, 레이저에 의해 퓨즈를 절단하고, 저항에 접속된 스위치를 온 또는 오프로 하여 저항값을 조정한다.
도 7 은, 종래의 퓨즈 회로의 회로도이다. 종래의 퓨즈 회로는, 전원 단자 사이에 저항 (R1), 퓨즈 (H1), 퓨즈 (H2), 저항 (R2) 을 직렬로 접속하여 구성되어 있다. 퓨즈 회로의 단자 (A) 는, 예를 들어 밴드 갭 기준 전압 발생 회로 내의 저항 중 하나인 저항과 병렬 또는 직렬로 접속된 스위치 회로에 접속된다. 그리고, 단자 (A) 가 하이 레벨 또는 로우 레벨이 됨으로써 스위치 회로가 온 또는 오프되고, 밴드 갭 기준 전압 발생 회로 내의 저항의 저항값이 조정되고, 따라서 기준 전압의 온도 특성이 조정된다. 단자 (A) 의 레벨은, 퓨즈 (H1) 와 퓨즈 (H2) 중 어느 쪽을 레이저로 절단하는가에 의해 결정된다. 어느 쪽의 퓨즈를 절단할지는, 조정 전의 단계, 즉 어느 쪽의 퓨즈도 절단되지 않은 상태에서, 기준 전압을 측정한 후에 결정된다. 통상, 퓨즈에는 도전율이 높은 재료가 사용되므로, 칩 상의 면적을 고려하여, 퓨즈를 절단하지 않은 상태에서 전원 단자 사이에 흐르는 전류를 제한할 목적으로 저항 (R1) 과 저항 (R2) 이 접속되어 있다.
이상 설명한 바와 같이, 레이저에 의해 절단 가능한 퓨즈 회로를 반도체 집적 회로 장치에 탑재함으로써, 예를 들어 밴드 갭 기준 전압 발생 회로에 있어서는, 고정밀도라는 부가 가치를 실현하고 있다.
일본 공개특허공보 2010-177612호
그러나 최근, 반도체 집적 회로 장치는, 고정밀도나 고성능에 대한 요구가 강해짐과 함께, 비용 다운에 대한 요구가 매우 강해지고 있다. 반도체 집적 회로 장치는, 칩 사이즈가 비용에 영향을 미치기 때문에, 칩 사이즈를 조금이라도 작게 하는 것이 요구되고 있다.
즉, 회로는 가능한 한 간소한 구성으로 하는 것이 강하게 요구되고 있다. 이와 같은 상황 속에서, 전술한 바와 같은 종래의 퓨즈 회로에서는, 조정 개소의 증가와 함께 칩 사이즈가 커지고, 비용이 증대된다는 과제가 있었다.
본 발명은 이와 같은 점을 감안하여 이루어진 것으로, 매우 간소한 회로 구성에 의해 퓨즈 회로를 구성하고, 저비용의 반도체 집적 회로 장치를 제공하는 것을 목적으로 한다.
종래의 이와 같은 문제점을 해결하기 위하여, 본 실시형태에 관련된 퓨즈 회로를, 상이한 전위의 단자 사이에 형상이 대략 동일하고 시트 저항이 상이한 제 1 퓨즈와 제 2 퓨즈를 직렬로 접속하여 구성하고, 퓨즈를 절단하지 않은 상태에서 출력 단자의 전위를 어느 쪽인가의 단자의 전위에 고정시키도록 하였다.
본 발명의 반도체 집적 회로 장치에 의하면, 시트 저항이 상이한 저항으로 이루어지는 퓨즈를 반도체 기판 상에 집적함으로써, 매우 간소한 회로 구성으로 퓨즈 회로를 구성할 수 있다. 따라서, 소면적이고 저비용인 반도체 집적 회로 장치의 실현이 가능해진다.
도 1 은 본 실시형태의 퓨즈 회로의 회로도이다.
도 2 는 본 실시형태의 퓨즈 회로를 구비한 반도체 집적 회로 장치의 일례를 나타내는 회로도이다.
도 3 은 본 실시형태의 퓨즈 회로를 구비한 반도체 집적 회로 장치의 다른 예를 나타내는 회로도이다.
도 4 는 본 실시형태의 퓨즈 회로를 구비한 반도체 집적 회로 장치의 다른 예를 나타내는 회로도이다.
도 5 는 도 4 의 반도체 집적 회로 장치의 동작을 나타내는 표이다.
도 6 은 도 4 의 검출 회로의 일례를 나타내는 회로도이다.
도 7 은 종래의 반도체 집적 회로 장치의 퓨즈 회로의 회로도이다.
본 발명의 퓨즈 회로를 구비한 반도체 집적 회로 장치는, 반도체 기판 상에 집적되는 전자 회로에 있어서, 예를 들어 기준 전압 발생 회로나 센서 회로 등, 고정밀도나 고기능이 요구되는 제품에서 폭넓게 이용되고 있다. 이하, 본 실시형태에 대하여 도면을 참조하여 설명한다.
도 1 은, 본 실시형태의 퓨즈 회로의 회로도이다.
퓨즈 회로 (1) 는, 퓨즈 (F1) 와 퓨즈 (F2) 로 구성된다. 퓨즈 (F1) 와 퓨즈 (F2) 는 각각 2 개의 접속 단자를 갖고, 각 퓨즈의 일방의 접속 단자는 공통적으로 접속된다. 이 접속점은, 퓨즈 회로 (1) 의 출력 단자 (N1) 이다. 각 퓨즈의 다른 일방의 접속 단자는, 각각 상이한 전위의 배선에 접속된다. 설명을 위하여, 이 상이한 전위를 전위 VSS 와, 전위 VSS 보다 높은 전위의 전위 VDD 로 한다. 또, 퓨즈 (F1) 의 저항값을 Rf1, 퓨즈 (F2) 의 저항값을 Rf2, 출력 단자 (N1) 의 전위를 V1 로 한다.
여기서, 퓨즈 (F1) 를 구성하는 저항체의 시트 저항은, 퓨즈 (F2) 를 구성하는 저항체의 시트 저항보다 높고, 퓨즈 (F1) 와 퓨즈 (F2) 의 레이아웃 형상은 대략 동일한 형상인 것으로 한다.
본 실시형태의 퓨즈 회로 (1) 는, 상기 서술한 바와 같이 구성되어 있고, 이하와 같이 동작한다.
퓨즈 (F1) 및 퓨즈 (F2) 를 절단하지 않은 상태에 있어서는, 출력 단자 (N1) 의 전위 (V1) 와, VDD 로부터 퓨즈 (F1) 와 퓨즈 (F2) 를 경유하여 VSS 에 흐르는 전류 (IF) 는, 다음 식으로 나타낸다.
V1 － VSS ＝ Rf2 ÷ (Rf1 ＋ Rf2) × (VDD － VSS) … (1)
IF ＝ (VDD － VSS) ÷ (Rf1 ＋ Rf2) … (2)
저항체의 저항값은, 시트 저항과 저항의 폭 (W) 과 길이 (L) 로 구해진다. 퓨즈 (F1) 와 퓨즈 (F2) 는 대략 동일한 레이아웃 형상이기 때문에, 폭 (W) 과 길이 (L) 는 대략 동일하고, 퓨즈 (F1) 를 구성하는 저항체의 시트 저항은 퓨즈 (F2) 를 구성하는 저항체의 시트 저항보다 높다. 즉, 저항값 (Rf1) 은 저항값 (Rf2) 보다 커진다. 따라서, 어느 쪽의 퓨즈도 절단하지 않은 상태에 있어서는, 출력 단자 (N1) 의 전위 (V1) 는, VDD 와 VSS 의 중점 (中點) 전위보다, VSS 에 가까운 전위가 된다.
퓨즈 (F1) 또는 퓨즈 (F2) 의 어느 쪽을 절단한 상태에 있어서는, 출력 단자 (N1) 의 전위 (V1) 는, VSS 또는 VDD 에 대략 동등한 전위가 되고, VDD 로부터 퓨즈 (F1) 와 퓨즈 (F2) 를 경유하여 VSS 에 흐르는 전류 (IF) 는, 거의 제로에 동등해진다.
도 2 는, 본 실시형태의 퓨즈 회로를 구비한 반도체 집적 회로 장치의 일례를 나타내는 회로도이다. 도 2 에 나타낸 반도체 집적 회로 장치는, 퓨즈 회로 (1) 의 출력 단자 (N1) 에 스위치 회로 (2) 를 접속하여 구성하였다.
스위치 회로 (2) 는, 단자 (N21) 의 전위에 의해 단자 (N22) 와 단자 (N23) 사이의 온 또는 오프가 제어된다. 스위치 회로 (2) 는, 단자 (N21) 가 퓨즈 회로 (1) 의 출력 단자 (N1) 에 접속되고, 단자 (N22) 와 단자 (23) 가 스위치의 온 또는 오프에 의해 조정되거나 또는 전환되는 소자 (도시 생략) 에 접속된다. 이 소자로는, 예를 들어, 반도체 기판 상에 집적되는 저항이나 트랜지스터, 용량을 들 수 있다. 도 2 에 나타낸 반도체 집적 회로 장치는, 상기 서술한 바와 같이 구성되고, 이하와 같이 동작한다.
퓨즈 (F1) 와 퓨즈 (F2) 의 어느 쪽의 퓨즈도 절단하지 않은 상태에서는, 출력 단자 (N1) 의 전위 (V1) 는, VDD 와 VSS 의 중점 전위보다 VSS 에 가까운 전위가 된다. 스위치 회로 (2) 는, 단자 (N21) 의 전위가 중점 전위보다 VDD 에 가까운 전위에서 온, 중점 전위보다 VSS 에 가까운 전위에서 오프되도록 구성한다. 어느 쪽의 퓨즈도 절단하지 않은 상태에 있어서는, 전위 (V1) 는 VDD 와 VSS 의 중점 전위보다 VSS 에 가까운 전위이기 때문에, 스위치 회로 (2) 는 반드시 오프된다. 이 상태에서 반도체 집적 회로 장치의 특성을 측정하고, 보다 바람직한 특성으로 하기 위하여, 스위치 회로 (2) 를 온할지, 또는 오프할지를 선택한다. 스위치 회로 (2) 를 온으로 하는 경우에는 퓨즈 (F2) 를 레이저에 의해 절단하고, 스위치 회로 (2) 를 오프로 하는 경우에는 퓨즈 (F1) 를 레이저에 의해 절단하면 된다.
도 3 은, 본 실시형태의 퓨즈 회로를 구비한 반도체 집적 회로 장치의 다른 예를 나타내는 회로도이다. 도 3 에 나타낸 반도체 집적 회로 장치는, 퓨즈 회로 (1) 의 출력 단자 (N1) 에 논리 회로인 NOT 회로 (3) 를 접속하여 구성하였다.
NOT 회로 (3) 는, 입력 단자에 퓨즈 회로 (1) 의 출력 단자 (N1) 가 접속되고, 전원은 VDD 와 VSS 에 의해 공급되고 있다 (도시 생략). 또, NOT 회로 (3) 의 출력 단자 (N3) 는, 도시되지 않았지만, 도 2 에서 나타낸 바와 같은 스위치의 제어 단자에 접속해도 되고, 또 반도체 집적 회로 장치의 기능을 전환하는 논리 회로 블록의 입력에 접속해도 된다. 도 3 에 나타낸 반도체 집적 회로 장치는, 상기 서술한 바와 같이 구성되고, 이하와 같이 동작한다.
퓨즈 (F1) 와 퓨즈 (F2) 의 어느 쪽의 퓨즈도 절단하지 않은 상태에서는, 출력 단자 (N1) 의 전위 (V1) 는, VDD 와 VSS 의 중점 전위보다 VSS 에 가까운 전위가 된다. 따라서, NOT 회로 (3) 의 출력 단자 (N3) 의 전위는 VDD 가 된다. 이 상태에서 반도체 집적 회로 장치의 특성을 측정하고, 보다 바람직한 특성으로 하기 위하여, NOT 회로 (3) 의 출력 단자 (N3) 의 전위를 VDD 로 할지, 또는 VSS 로 할지를 선택한다. NOT 회로 (3) 의 출력 단자 (N3) 의 전위를 VDD 레벨로 하는 경우에는, 퓨즈 (F1) 를 레이저에 의해 절단하고, NOT 회로 (3) 의 출력 단자 (N3) 의 전위를 VSS 로 하는 경우에는, 퓨즈 (F2) 를 레이저에 의해 절단하면 된다.
이상의 본 실시형태의 설명에서는, 간단히 퓨즈 (F1) 와 퓨즈 (F2) 는 상이한 시트 저항으로 이루어지는 저항으로 하였지만, 퓨즈를 구성하는 재료로는, 반도체 기판 상에 집적되고, 레이저에 의해 절단 가능한 재료이면, 알루미늄, 구리, 텅스텐, 폴리실리콘 등, 어떠한 재료여도 된다. 사용하는 재료의 일례로는, MOS 트랜지스터의 게이트나 회로 간의 배선에 사용되는 시트 저항이 낮은 저저항 폴리실리콘과, 저항으로서 사용되는 고저항 폴리실리콘을 들 수 있다. 저저항 폴리실리콘도 고저항 폴리실리콘도 반도체 기판 상에 용이하게 제조 가능한 소자이며, 널리 일반적으로 사용되고 있는 소자이다. 저저항 폴리실리콘과 고저항 폴리실리콘을 각각 퓨즈 (F1) 와 퓨즈 (F2) 에 적용함으로써, 특별한 제조 공정을 필요로 하지 않고 본 실시형태를 실현 가능하다. 이것은 저비용을 달성하기 위하여 매우 중요하다.
이상에 의해, 본 발명의 제 1 실시형태의 반도체 집적 회로 장치의 구성과 동작을 설명하고, 매우 간소한 회로 구성에 의해 퓨즈 회로를 실현할 수 있는 것을 나타냈다. 특히 고정밀도나 고기능이 요구되는 반도체 집적 회로 장치에 있어서는 조정 개소나 기능 전환 개소가 증가하는 경향이 있고, 몇 세트나 되는 퓨즈 회로를 필요로 하기 때문에, 퓨즈 회로를 매우 간소한 회로 구성으로 실현 가능하게 하는 것은 중요한 의미를 가진다. 게다가 특별한 제조 공정을 필요로 하지 않고 실현 가능한 점에서, 본 실시형태는 매우 유용하다.
또한, 본 설명에 있어서는, 설명을 위하여 구체적인 예를 나타냈지만, 본 발명의 취지를 저해하지 않는 범위이면, 반드시 이 구성이나 특성값에 제한되는 것은 아니다. 예를 들어, 본 설명에 있어서는, 퓨즈 (F1) 와 퓨즈 (F2) 의 어느 쪽의 퓨즈도 절단하지 않은 상태에서는, 스위치 회로 (2) 는 반드시 오프되도록 제어되고, NOT 회로 (3) 의 출력은 VDD 레벨이 되는 구성으로 하였지만, 반드시 이것에 한정되는 것은 아니며, 온 오프가 반대여도 되고, VDD 레벨이 아닌 VSS 레벨이어도 된다.
또, 전술한 설명에 있어서는, 간편을 위하여 스위치 회로 (2) 가 온 오프되는 경계는 VDD 와 VSS 의 중점 전위로 하고, 또 NOT 회로의 반전 레벨에 대해서는 특별히 언급하지 않았지만, 반도체 기판 상에 제조되는 반도체 집적 회로 장치에 있어서는, 제조 공정상의 편차에 의해, 스위치의 온 오프의 경계나 NOT 회로의 반전 레벨이 전원 단자 사이의 중점에 동등해지는 경우는 드물다. 따라서, 퓨즈 (F1) 와 퓨즈 (F2) 의 어느 쪽도 절단하지 않은 상태에서, 스위치의 온 오프 상태나 NOT 회로의 출력 논리를 확정하기 위하여, 출력 단자 (N1) 의 전위 (V1) 를 VDD 혹은 VSS 의 전위에 근접시킬 필요가 있다. 이를 위해서는, 퓨즈 (F1) 와 퓨즈 (F2) 를 구성하는 시트 저항의 비가 커지도록 재료를 선택하면 된다.
예를 들어, 퓨즈 (F1) 의 저항값 (Rf1) 이 퓨즈 (F2) 의 저항값 (Rf2) 의 4 배였다고 한다면, 어느 쪽의 퓨즈도 절단하지 않은 상태에서의 공통 출력 단자 (N1) 의 전위 (V1) 는
V1 － VSS ＝ (1 ÷ 5)·(VDD － VSS) … (3)
가 된다. 이것은, 일반적으로 스위치나 NOT 회로 상태를 확정하는 데에 충분한 전위이다.
더욱 구체적인 예로서, 전술한 저저항 폴리실리콘과 고저항 폴리실리콘을 사용한 경우를 예시한다. 일반적으로 저저항 폴리실리콘의 시트 저항은 수 Ω/□ ∼ 수십 Ω/□ 이고, 고저항 폴리실리콘의 시트 저항은 수 ㏀/□ ∼ 수십 ㏀/□ 이다. 일례로서, 퓨즈 (F1) 를 시트 저항이 10 ㏀/□ 인 고저항 폴리실리콘으로 구성하고, 퓨즈 (F2) 를 시트 저항이 10 Ω/□ 인 저저항 폴리실리콘으로 구성하는 것으로 한다. 각 퓨즈의 레이아웃 형상이 대략 동일하고, 레이저에 의해 안정적으로 절단 가능한 것을 고려하여, 일례로서 폭 (W) ＝ 1 ㎛, 길이 (L) ＝ 10 ㎛ 로 하면, 각 퓨즈의 저항값은, Rf1 ＝ 100 ㏀, Rf2 ＝ 100 Ω 이 된다. 어느 쪽의 퓨즈도 절단하지 않은 상태에서의 출력 단자 (N1) 의 전위 (V1) 는, (1) 식으로부터
V1 － VSS ＝ (1 ÷ 1001) × (VDD － VSS) … (4)
가 된다. 즉 전위 (V1) 는 거의 VSS 의 전위에 동등해지기 때문에, 본 실시형태에 있어서 바람직하다.
또, 어느 쪽의 퓨즈도 절단하지 않은 상태에서, VDD 로부터 퓨즈 (F1) 와 퓨즈 (F2) 를 경유하여 VSS 에 흐르는 전류 (IF) 는, VDD 와 VSS 의 전위차가 5 V 인 경우에는, (2) 식에 의해 구해지고, 약 50 ㎂ 이 된다. 특성의 조정 전후, 바꾸어 말하면 퓨즈의 절단 전후에서의 소비 전류의 변화량은 가능한 한 작은 것이 좋다. 이것은, 측정 검사 환경의 배선 저항이나 전원 장치의 내부 임피던스, 단자 사이의 접촉 저항에 의한 전원 전압 변화가 작은 것이, 반도체 집적 회로 장치의 특성을 측정할 때에 바람직하기 때문이다. 또, 특히 온도 특성을 조정하는 경우에 있어서는, 조정 전후에서 반도체 집적 회로 장치 내의 발열량이 변화되는 것은 바람직하지 않기 때문에, 퓨즈를 절단하지 않은 상태에서 퓨즈에 흐르는 전류가 작게 억제되어 있는 점에서, 본 실시형태는 바람직하다.
도 4 는, 본 실시형태의 퓨즈 회로를 구비한 반도체 집적 회로 장치의 다른 예를 나타내는 회로도이다. 본 실시형태의 반도체 집적 회로 장치는, 퓨즈 회로 (1) 와, 검출 회로 (4) 와, EXOR 회로 (배타적 논리합 회로) (5) 를 구비한다.
EXOR 회로 (5) 는, 2 개의 입력 단자와 1 개의 출력 단자 (N5) 를 갖고, 일방의 입력 단자는 퓨즈 회로 (1) 의 출력 단자 (N1) 에 접속되고, 타방의 입력 단자는 검출 회로 (4) 의 출력 단자 (N4) 에 접속되고, 전원은 VDD 와 VSS 에 의해 공급되고 있다 (도시 생략). 도 4 에 나타낸 반도체 집적 회로 장치는, 상기 서술한 바와 같이 구성되고, 이하와 같이 동작한다.
검출 회로 (4) 는, 예를 들어, 외부로부터 입력되는 물리량을 검출하고, 물리량에 따라 검출 상태와 비검출 상태의 2 값의 출력을 실시한다. 검출 회로 (4) 의 예로는, 온도 검출 장치나 자기 검출 장치 등을 들 수 있다. 이후에서는, 설명을 위하여 검출 상태의 논리값을「1」로 하고, 비검출 상태의 논리값을「0」으로 한다.
도 5 는, 도 4 에 나타낸 반도체 집적 회로 장치의 동작을 논리값으로 표현한 표이다.
퓨즈 (F1) 를 절단한 경우에는, 출력 단자 (N1) 의 전위는 VSS 레벨이 되기 때문에 논리값은「0」이 된다. 따라서, 검출 회로 (4) 의 출력 (N4) 이 검출 상태「1」인 경우에 출력 (N5) 은「1」이 되고, 검출 회로 (4) 의 출력 (N4) 이 비검출 상태「0」인 경우에 출력 (N5) 은「0」이 된다. 한편, 퓨즈 (F2) 를 절단한 경우에는, 출력 단자 (N1) 의 전위는 VDD 레벨이 되기 때문에 논리값은「1」이 된다.
따라서, 검출 회로 (4) 의 출력 (N4) 이 검출 상태「1」인 경우에 출력 (N5) 은「0」이 되고, 검출 회로 (4) 의 출력 (N4) 이 비검출 상태「0」인 경우에 출력 (N5) 은「1」이 된다. 이상과 같이, 검출 회로 (4) 의 검출 상태와 비검출 상태에 있어서의 출력 (N5) 의 논리값을 정 (正) 논리 또는 부 (負) 논리로 용이하게 전환하는 것이 가능하다.
도 6 은, 도 4 의 검출 회로 (4) 의 일례를 나타내는 회로도이다.
검출 회로 (4) 는, 자전 변환 소자인 홀 소자 (4a) 와, 증폭 회로 (4b) 와, 비교 회로 (4c) 와, 기준 전압 회로 (4d) 로 구성된다. 홀 소자 (4a) 의 4 개의 단자 중 대향하는 2 개의 단자에는 각각 전원 단자가 접속되고, 나머지 2 개의 단자는 증폭 회로 (4b) 의 입력에 접속된다. 증폭 회로 (4b) 의 출력은 비교 회로 (4c) 의 입력의 일방에 접속되고, 비교 회로 (4c) 의 다른 일방의 단자에는 기준 전압 회로 (4d) 의 일방의 단자가 접속된다. 비교 회로 (4c) 의 출력은 검출 회로 (4) 의 출력 단자 (N4) 에 접속되고, 기준 전압 회로 (4d) 의 다른 일방의 단자는 전원 단자에 접속된다. 도 6 에 나타낸 검출 회로 (4) 는 이상과 같이 구성되고, 다음과 같이 동작한다.
홀 소자 (4a) 는 자전 변환 소자이며, 인가된 자장에 따른 전압을 출력한다. 홀 소자에 의해 전압으로 변환된 신호는, 증폭 회로 (4b) 에 입력되어 소정의 증폭률로 증폭되고, 비교 회로 (4c) 에 입력된다. 비교 회로 (4c) 는, 홀 소자 (4a) 로부터의 신호 전압과, 기준 전압 회로 (4d) 가 출력하는 기준 전압을 비교하여, 홀 소자 (4a) 로부터의 신호 전압 쪽이 높으면 검출 상태의 논리값「1」을, 홀 소자 (4a) 로부터의 신호 전압 쪽이 낮으면 비검출 상태의 논리값「0」을 출력한다. 비교 회로 (4c) 의 출력은, 검출 회로 (4) 의 출력으로서 출력 단자 (N4) 로부터 출력된다. 이상으로부터, 검출 회로 (4) 는, 외부로부터 입력되는 물리량인 자장을 검출하고, 물리량에 따라 검출 상태와 비검출 상태의 2 값의 출력을 실시하도록 동작한다.
또한, 본 설명에서는, 편의상 검출 회로 (4) 를 전술한 바와 같은 회로 구성으로 하였지만, 물리량에 따라 검출 상태와 비검출 상태의 2 값의 출력을 실시하는 구성이면, 반드시 이것에 한정되는 것은 아니다. 또, 검출 회로 (4) 가 검출하는 물리량의 일례로서, 자장 (자기) 의 예를 들었지만, 예를 들어, 온도나 전압, 전류, 가속도, 압력 등이어도 된다. 또, 증폭 회로 (4b) 의 증폭률이나 기준 전압 회로 (4d) 가 출력하는 기준 전압의 구체예는 특별히 설명하지 않았지만, 도 2 나 도 3 의 구성을 적용하여 증폭률이나 기준 전압을 조정 가능한 구성으로 하고, 검출점을 조정 가능하게 해도 된다.
이상에 의해, 본 발명의 제 2 실시형태의 반도체 집적 회로 장치의 구성과 동작을 설명하고, 퓨즈 회로를 구비한 회로의 일례를 나타냈다. 전술한 바와 같이, 반도체 집적 회로 장치에는 고정밀도 또한 고기능이 요구되고 있고, 동작이나 기능의 전환을 간소한 회로 구성으로 실현 가능하게 하는 것은 중요한 의미를 갖는다. 또한, 본 설명에 있어서는, 설명을 위하여 출력의 정논리와 부논리를 전환하는 용도에 대하여 설명하였지만, 입력의 정논리와 부논리를 전환하는 용도로 사용해도 된다.
이상에 의해, 본 발명의 제 1 및 제 2 실시형태의 반도체 집적 회로 장치의 동작을 설명하고, 매우 간소한 회로 구성에 의해 퓨즈 회로를 실현할 수 있는 것을 나타내고, 이 퓨즈 회로를 구비한 회로의 일례를 나타냈다. 본 설명에 있어서는, 설명을 위하여 구체적인 회로 구성이나 재료의 특성값을 나타냈지만, 본 설명 내에서 기재한 동작을 실시하는 구성이면, 반드시 이 구성이나 특성값에 제한되는 것은 아니다.
1 : 퓨즈 회로
2 : 스위치 회로
4 : 검출 회로
4a : 홀 소자
4b : 증폭 회로
4c : 비교 회로
4d : 기준 전압 회로

Claims (3)

  1. 상이한 전위의 단자 사이에 직렬로 접속된 제 1 퓨즈와 제 2 퓨즈를 구비하고,
    상기 제 1 퓨즈와 상기 제 2 퓨즈는, 시트 저항이 상이한 저항체로서, 대략 동일한 레이아웃 형상인 것을 특징으로 하는 퓨즈 회로.
  2. 제 1 항에 있어서,
    상기 제 1 퓨즈와 상기 제 2 퓨즈는, 일방이 저저항 폴리실리콘이고, 타방이 고저항 폴리실리콘인 것을 특징으로 하는 퓨즈 회로.
  3. 반도체 기판 상에 집적된 반도체 집적 회로 장치로서,
    제 1 항에 기재된 퓨즈 회로와,
    상기 퓨즈 회로의 출력 단자에 접속된 논리 회로를 구비한 것을 특징으로 하는 반도체 집적 회로 장치.
KR1020140021821A 2013-02-26 2014-02-25 퓨즈 회로 및 반도체 집적 회로 장치 KR20140106438A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013036212A JP6073705B2 (ja) 2013-02-26 2013-02-26 ヒューズ回路及び半導体集積回路装置
JPJP-P-2013-036212 2013-02-26

Publications (1)

Publication Number Publication Date
KR20140106438A true KR20140106438A (ko) 2014-09-03

Family

ID=51369629

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140021821A KR20140106438A (ko) 2013-02-26 2014-02-25 퓨즈 회로 및 반도체 집적 회로 장치

Country Status (5)

Country Link
US (1) US10283303B2 (ko)
JP (1) JP6073705B2 (ko)
KR (1) KR20140106438A (ko)
CN (1) CN104009033B (ko)
TW (1) TWI585802B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7370291B2 (ja) * 2020-03-30 2023-10-27 エイブリック株式会社 半導体装置
CN113985335B (zh) * 2021-09-22 2023-07-14 成都欧开科技有限公司 一种用于程控电阻的阻值校准方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151611A (en) * 1990-12-10 1992-09-29 Westinghouse Electric Corp. Programmable device for integrated circuits
JPH09213097A (ja) * 1996-02-07 1997-08-15 Hitachi Ltd ヒューズ装置及びそれを用いた半導体集積回路装置
WO1998038519A1 (fr) * 1997-02-28 1998-09-03 Asahi Kasei Electronics Co., Ltd. Detecteur magnetique
JPH11233634A (ja) * 1998-02-12 1999-08-27 Mitsubishi Electric Corp 半導体集積回路
US6255893B1 (en) * 1999-07-07 2001-07-03 Intel Corporation Method and apparatus for detection of electrical overstress
JP2001244338A (ja) * 2000-02-25 2001-09-07 Toshiba Corp 半導体集積回路装置、半導体集積回路実装基板装置および半導体集積回路装置の入力保護機能解除方法
JP2002076281A (ja) * 2000-08-30 2002-03-15 Seiko Instruments Inc 半導体装置およびその製造方法
TW516208B (en) * 2001-10-03 2003-01-01 Taiwan Semiconductor Mfg Fuse structure of integrated circuits
JP3787591B2 (ja) * 2002-02-14 2006-06-21 セイコーインスツル株式会社 抵抗回路
JP2004096036A (ja) * 2002-09-04 2004-03-25 Fujitsu Ten Ltd 抵抗装置、該抵抗装置のトリミング方法、及び電源回路
JP2004266173A (ja) * 2003-03-04 2004-09-24 Toshiba Corp 半導体装置
DE602004028225D1 (de) * 2003-03-20 2010-09-02 Microbridge Technologies Inc Verfahren zum thermischen abgleichen eines elektrischen widerstandes in zwei richtungen
JP4137888B2 (ja) * 2003-05-13 2008-08-20 富士通株式会社 半導体集積回路装置
JP4761431B2 (ja) * 2003-09-09 2011-08-31 セイコーインスツル株式会社 半導体装置の製造方法
US6879021B1 (en) * 2003-10-06 2005-04-12 International Business Machines Corporation Electronically programmable antifuse and circuits made therewith
JP4521598B2 (ja) * 2004-10-13 2010-08-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置、非接触電子装置並びに携帯情報端末
US7208388B2 (en) * 2005-04-08 2007-04-24 Texas Instruments Incorporated Thin film resistor head structure and method for reducing head resistivity variance
US7579673B2 (en) * 2005-08-24 2009-08-25 Nec Electronics Corporation Semiconductor device having electrical fuse
JP4865302B2 (ja) 2005-11-11 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5186925B2 (ja) * 2008-01-11 2013-04-24 株式会社リコー 半導体装置及びその製造方法
JP5217468B2 (ja) * 2008-02-01 2013-06-19 株式会社リコー 二次電池保護用半導体装置および該二次電池保護用半導体装置を用いた電池パック、ならびに該電池パックを用いた電子機器
US7915950B2 (en) * 2008-06-20 2011-03-29 Conexant Systems, Inc. Method and algorithm of high precision on-chip global biasing using integrated resistor calibration circuits
JP5266920B2 (ja) * 2008-07-15 2013-08-21 富士通セミコンダクター株式会社 ヒューズ素子読み出し回路
KR20100079186A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 퓨징 스파크를 방지할 수 있는 퓨징 회로를 포함하는 집적 회로
JP2010177612A (ja) 2009-02-02 2010-08-12 Renesas Electronics Corp 半導体集積回路装置
JP2010287644A (ja) * 2009-06-10 2010-12-24 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP5558964B2 (ja) * 2009-09-30 2014-07-23 セイコーインスツル株式会社 ボルテージレギュレータ
JP2012009516A (ja) * 2010-06-22 2012-01-12 Fujitsu Semiconductor Ltd 半導体集積回路
JP5752994B2 (ja) * 2011-05-24 2015-07-22 セイコーインスツル株式会社 トリミング回路及び半導体装置
TWI478628B (zh) * 2011-06-17 2015-03-21 Rab Lighting Inc 光胞元控制的發光二極體驅動器電路

Also Published As

Publication number Publication date
US10283303B2 (en) 2019-05-07
CN104009033A (zh) 2014-08-27
TW201445606A (zh) 2014-12-01
CN104009033B (zh) 2019-03-22
TWI585802B (zh) 2017-06-01
JP2014165390A (ja) 2014-09-08
US20140240080A1 (en) 2014-08-28
JP6073705B2 (ja) 2017-02-01

Similar Documents

Publication Publication Date Title
US7940036B2 (en) Voltage comparison circuit, and semiconductor integrated circuit and electronic device having the same
KR101059901B1 (ko) 정전압 회로
TWI442206B (zh) Voltage divider circuit and magnetic sensor circuit
US8525583B2 (en) Circuit, an adjusting method, and use of a control loop
US8403559B2 (en) Two-terminal semiconductor sensor device
TWI385498B (zh) 輸入信號偵測電路
US6472912B1 (en) Device for power supply detection and power on reset
TWI504915B (zh) 磁性感測裝置
JP2011033535A (ja) 温度検出回路
CN107666311B (zh) 一种用于高压应用的电平移位电路
KR20140106438A (ko) 퓨즈 회로 및 반도체 집적 회로 장치
US8207778B2 (en) Physical quantity sensor
US8237505B2 (en) Signal amplification circuit
US9454174B2 (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
JP2015005268A (ja) ボルテージレギュレータ
JP2015018313A (ja) ホール素子駆動回路
US8305140B1 (en) Linear, large swing active resistive circuit and method
JP2010074587A (ja) 電圧比較器
JP7391720B2 (ja) 半導体集積回路装置および電流検出回路
JP2007097131A (ja) 差動増幅装置
US7868622B2 (en) Circuit for detecting power supply voltage drop
KR100898654B1 (ko) 온도 감지 장치
JP2016194462A (ja) センサ装置
KR101790288B1 (ko) 차동 입력 레벨 쉬프터
KR101551201B1 (ko) 집적회로 장치를 구분하기 위한 스플릿 회로 및 스플릿 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application