JP2004096036A - 抵抗装置、該抵抗装置のトリミング方法、及び電源回路 - Google Patents
抵抗装置、該抵抗装置のトリミング方法、及び電源回路 Download PDFInfo
- Publication number
- JP2004096036A JP2004096036A JP2002258616A JP2002258616A JP2004096036A JP 2004096036 A JP2004096036 A JP 2004096036A JP 2002258616 A JP2002258616 A JP 2002258616A JP 2002258616 A JP2002258616 A JP 2002258616A JP 2004096036 A JP2004096036 A JP 2004096036A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- switch
- switching
- resistance
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】トリミング抵抗に任意の抵抗材料を用いることができ、高精度な抵抗値の調整が可能で、回路面積が大きくならず、しかも抵抗値の再調整を行うことのできる抵抗装置を提供すること。
【解決手段】メイン抵抗RM1、RM2と、抵抗の値を調整するためのトリミング抵抗RT1と、トリミング抵抗RT1の接続状態を切り換えるためのアナログスイッチS1と、アナログスイッチS1のスイッチング状態を切り換えるスイッチ切換手段7とを含んで構成され、スイッチ切換手段7が、直列に接続された電源側の第1の抵抗RS1と、接地側の第2の抵抗RS2とを含み、第1の抵抗RS1又は第2の抵抗RS2のどちらか一方が切断されることにより、第1の抵抗RS1と第2の抵抗RS2とによる分圧信号が変化してアナログスイッチS1のスイッチング状態を切り換え可能に構成される。
【選択図】 図2
【解決手段】メイン抵抗RM1、RM2と、抵抗の値を調整するためのトリミング抵抗RT1と、トリミング抵抗RT1の接続状態を切り換えるためのアナログスイッチS1と、アナログスイッチS1のスイッチング状態を切り換えるスイッチ切換手段7とを含んで構成され、スイッチ切換手段7が、直列に接続された電源側の第1の抵抗RS1と、接地側の第2の抵抗RS2とを含み、第1の抵抗RS1又は第2の抵抗RS2のどちらか一方が切断されることにより、第1の抵抗RS1と第2の抵抗RS2とによる分圧信号が変化してアナログスイッチS1のスイッチング状態を切り換え可能に構成される。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は抵抗装置、該抵抗装置のトリミング方法及び電源回路に関し、より詳細にはトリミング抵抗を有する抵抗装置及び該抵抗装置のトリミング方法、及び前記抵抗装置を含んで構成される電源回路に関する。
【0002】
【従来の技術】
半導体集積回路内に形成される抵抗の値は、製造プロセスにおいてバラツキが生じやすいため、通常、製造後に抵抗値を測定し、抵抗値の調整が必要な場合には、ツェナ−ザップ法、厚膜トリミング法、及びレ−ザトリミング法等のトリミング方法により抵抗値の調整(以下、トリミングとも記す)が行われていた。
【0003】
図18は、従来のツェナ−ザップ法を説明するための抵抗装置を示す回路構成図である。
パッド50a、50b間にトリミング抵抗51aとツェナ−ダイオ−ド52aとが並列に接続され、パッド50b、50c間にトリミング抵抗51bとツェナ−ダイオ−ド52bとが並列に接続され、パッド50c、50d間にトリミング抵抗51cとツェナ−ダイオ−ド52cとが並列に接続され、これら3つの並列回路が直列に接続されて抵抗装置が構成されている。
【0004】
ツェナ−ザップ法では、抵抗装置の製造後に抵抗値を測定しながら、抵抗値の調整が必要であれば、調整するトリミング抵抗を決定し、決定されたトリミング抵抗のパッド間に所定の電圧を印加して、選択的にツェナ−ダイオ−ドに過電流を流して破壊することにより、前記トリミング抵抗を短絡状態にして、抵抗値を調整する。
【0005】
図18では、パッド50b、50c間に所定の電圧を印加して、ツェナ−ダイオ−ド52bを破壊して短絡させて、トリミング抵抗51bの抵抗値は無視できるようにして抵抗値の調整が行われている。このようなツェナ−ザップ法は、バイポ−ラプロセスにおいて一般的に採用されている。
【0006】
しかしながら、ツェナ−ザップ法では、回路基板にツェナ−ダイオ−ド52a〜52cを作成する工程が必要であり、また、電圧を印加するためのパッド50a〜50dの形成が必要なため、回路面積が大きくなってしまうという問題があった。
【0007】
図19は、厚膜トリミング法を説明するための抵抗装置を示す回路構成図である。
トリミング抵抗60a〜60hが、直列及び並列に接続されて抵抗装置が構成されている。
【0008】
厚膜トリミング法では、所望の抵抗値が得られるようにトリミング抵抗60a〜60hの少なくとも一つを、レ−ザで切断し、切断されたトリミング抵抗には電流が流れないようにすることにより抵抗値の調整を行う。このような厚膜トリミング法は、CMOSプロセスにおいて一般的に採用されている。
【0009】
しかしながら、厚膜トリミング法では、トリミング抵抗60a〜60hの少なくとも一つを切断して抵抗値を調整するため、抵抗値の微調整が困難であるという問題があった。さらに、トリミング抵抗60a〜60hの形成には、基板上にポリシリコンを使用して形成されたポリ抵抗等、レ−ザで切断容易なものしか使用することができないという問題があった。
【0010】
レ−ザトリミング法は、例えば、端子間に形成された抵抗パタ−ンを、その抵抗値を測定しながらレ−ザにより一部削り取りながら、抵抗値を調整してゆく方法であり、抵抗値の微調整が可能であるという効果がある。
【0011】
しかしながら、レ−ザトリミング法では、抵抗パタ−ンが大きいとレ−ザ加工に時間がかかり、また加工コストが高いという問題があり、また、抵抗の形成には、例えばポリ抵抗等、レ−ザで切断容易なものしか使用することができないという問題があった。
【0012】
このような従来からのトリミング方法の有する問題点を解決するための抵抗装置の開発も進められている。
図20は、特許文献1(特開平9−205010号公報)に開示された抵抗構造体を有する半導体IC終端チップの部分回路構成を示した図である。
抵抗構造体70は、メイン抵抗R71と、メイン抵抗R71に対してそれぞれ並列に接続されたトリミング抵抗R72a〜R72dと、トリミング抵抗R72a〜R72dのそれぞれに直列に接続されたスイッチS73a〜S73dとから構成されている。メイン抵抗R71の一端は出力パッド74に接続され、他端は、共通電源ライン75を介して、電圧調整器(図示せず)に接続されている。
【0013】
スイッチS73a〜S73dは、トリミング・ライン76a〜76dを介して、バイナリ記憶セル80a、…に接続されている。
バイナリ記憶セル80aは、第1の電源電圧(Vdd)と第2の電源電圧(Gnd)との間に直列に接続された抵抗R81と電気ヒュ−ズF82とを含み、抵抗R81と電気ヒュ−ズF82との間に形成された共通ノ−ドは、一方では、入力パッド83に接続され、他方では、NFETデバイスT84のゲ−ト電極に接続されている。NFETデバイスT84は、VddとGndとの間で、第2の抵抗R85に直列に接続されている。NFETデバイスT84と抵抗R85との間の共通ノ−ドは、相補FETデバイスT86及びT87より構成される出力インバ−タの共通ゲ−トに出力され、出力インバ−タの共通出力ノ−ドは、トリミング・ライン76aに接続されている。
【0014】
図20に示した抵抗構造体を有する半導体IC終端チップによれば、製造後に最良のトリミング抵抗の組み合わせを決定し、テスタにより所定の入力パッドに電圧を印加し、発生する電流サ−ジによって電気ヒュ−ズを飛ばし、トリミング・ラインをアクティベ−ト(Hiにセット)してスイッチを制御し、抵抗値を電気的に調整してその等価抵抗値を、少なくともメイン抵抗の値が製造プロセスの変動によって最小値と最大値との間で変化しても、所望の公称値に近似させることができるとしている。
【0015】
図21は、特許文献2(特開平12−174211号公報)に開示された半導体トリミング装置の回路構成を示した図である。
パッド90a、90b間に、ヒュ−ズF91と抵抗R92とが直列に接続され、これらに並列にアンチヒュ−ズ93が接続されている。
【0016】
図21に示した半導体トリミング装置によれば、その状態を所定の抵抗値からアンチヒュ−ズ93の短絡状態あるいはヒュ−ズF91の切断状態へと、回路特性に応じて二つの異なる状態に移行させることができ、複数のトリミング状態を実現するためのパッド数を減らすことができるとしている。
【0017】
【特許文献1】
特開平9−205010号公報 (第1図)
【特許文献2】特開平12−174211号公報 (第1図)
【0018】
【発明が解決しようとする課題】
しかしながら、従来の厚膜トリミング法やレ−ザトリミング法は、レ−ザで切断容易なトリミング抵抗を有する抵抗装置にしか使用することができず、トリミング抵抗に使用される抵抗材料が制限されるという課題があった。
【0019】
また、特許文献1(図20)に開示された抵抗構造体では、メイン抵抗R71に並列に接続されたトリミング抵抗群R72a〜R72dを用いてより小さな抵抗値に調整することしかできず、また抵抗値の調整範囲も限定されるため、汎用性が低く、また電圧印加用のパッドが必要なため、回路面積が大きくなるという課題があった。
【0020】
さらに、バイナリ記憶セル80aではヒュ−ズF82を一旦飛ばしてしまうと、その後、記憶セル80aとトリミング・ライン76aを介して接続されているスイッチS73aの状態を変化させることができず、後で再調整を行いたくても、ヒュ−ズF82を元の接続状態に戻すことができないため、再度スイッチS73aの状態を変化させて、抵抗値の再調整を行うことができないという課題があった。
【0021】
また、特許文献2(図21)に開示された半導体トリミング装置では、開放状態に移行する第1のトリミング手段がヒュ−ズF91により構成されており、上記と同様に、ヒュ−ズF91を飛ばして、開放状態に移行させると、元の接続状態に戻すことができないため、抵抗値の再調整を行うことができないという課題があった。
【0022】
本発明は上記課題に鑑みなされたものであって、トリミング抵抗に任意の
抵抗材料を用いることができ、高精度な抵抗値の調整が可能で、回路面積が大きくならず、しかも抵抗値の再調整を行うことのできる抵抗装置、該抵抗装置のトリミング方法、及び出力電圧の高精度な制御が可能な電源回路を提供することを目的としている。
【0023】
【課題を解決するための手段及びその効果】
上記目的を達成するために本発明に係る抵抗装置は(1)は、メイン抵抗と、抵抗の値を調整するためのトリミング抵抗と、該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、該スイッチ手段のスイッチング状態を切り換えるスイッチ切換手段とを含んで構成され、該スイッチ切換手段が、直列に接続された電源側の第1の抵抗と、接地側の第2の抵抗とを含み、前記第1の抵抗又は前記第2の抵抗のどちらか一方が切断されることにより、前記第1の抵抗と前記第2の抵抗とによる分圧信号が変化して前記スイッチ手段のスイッチング状態を切り換え可能に構成されていることを特徴としている。
【0024】
上記抵抗装置(1)によれば、前記スイッチ切換手段の前記第1の抵抗又は前記第2の抵抗のどちらか一方が切断されることにより、前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整が行われるので、前記トリミング抵抗を直接切断することなく、抵抗値を調整することができ、トリミング抵抗に任意の抵抗材料を用いることができる。
また前記第1の抵抗及び前記第2の抵抗は、前記分圧信号を出力するためのものなので、大まかな値に設定することができ、回路基板に非常に小さなパタ−ンで形成することができ、回路面積を小さくすることができる。
また、前記分圧信号が変化して前記スイッチ手段のスイッチング状態が切り換わることにより抵抗値の調整が行われるので、厚膜トリミング法のようにトリミング抵抗が十分に切断されずに、残留抵抗が残るという問題が生じることもなく、正確な抵抗値の調整が可能となる。
【0025】
また本発明に係る抵抗装置(2)は、上記抵抗装置(1)において、前記トリミング抵抗が、前記メイン抵抗に対して複数個直列に接続され、前記スイッチ手段が、各トリミング抵抗に並列に接続され、前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴としている。
【0026】
上記抵抗装置(2)によれば、上記抵抗装置(1)と略同様の効果が得られるとともに、さらに前記トリミング抵抗が前記メイン抵抗に対して複数個直列に接続されているので、抵抗値の調整幅を広げることができる。
【0027】
また本発明に係る抵抗装置(3)は、上記抵抗装置(1)において、前記トリミング抵抗が、前記メイン抵抗に対して複数個並列に接続され、前記スイッチ手段が、各トリミング抵抗に直列に接続され、前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴としている。
【0028】
上記抵抗装置(3)によれば、上記抵抗装置(1)と略同様の効果を得ることができるとともに、さらに前記トリミング抵抗が前記メイン抵抗に対して複数個並列に接続されているので、抵抗値の調整幅を広げることができる。
【0029】
また本発明に係る抵抗装置(4)は、上記抵抗装置(1)において、前記トリミング抵抗が、前記メイン抵抗に対して複数個直列に接続され、前記スイッチ手段が、前記トリミング抵抗間から分岐した分圧値取出ラインに配設され、前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴としている。
【0030】
上記抵抗装置(4)によれば、前記各スイッチ手段のスイッチング状態を切り換えることにより、前記トリミング抵抗の分圧点を切り換えることができ、高精度な抵抗比の調整が可能となり、所望の分圧電圧を取り出すことができる。
【0031】
また本発明に係る抵抗装置(5)は、上記抵抗装置(2)〜(4)のいずれかにおいて、前記トリミング抵抗の値が、重み付けされていることを特徴としている。
【0032】
上記抵抗装置(5)によれば、前記トリミング抵抗の値が、重み付けされているので、前記スイッチ手段のスイッチング状態の組み合わせを制御することにより、抵抗値の微調整を容易に行うことができる。また前記トリミング抵抗の数が少なくても、抵抗値の調整幅を広げることができ、前記トリミング抵抗の回路面積を削減することができる。
【0033】
また本発明に係る抵抗装置のトリミング方法(1)は、上記抵抗装置(1)〜(5)のいずれかに記載の抵抗装置のトリミング方法であって、前記スイッチ切換手段を構成する前記第1の抵抗又は前記第2の抵抗を切断し、抵抗切断後の分圧信号を前記スイッチ手段に出力し、前記分圧信号に基づいて前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整及び/又は出力電圧値の調整を行うことを特徴としている。
【0034】
上記抵抗装置のトリミング方法(1)によれば、前記第1の抵抗又は前記第2の抵抗を切断することにより、前記分圧信号を変化させて、前記スイッチ手段のスイッチング状態を切り換え、前記トリミング抵抗の接続状態が切り換えられるので、抵抗値の調整及び/又は出力電圧値の調整を容易にしかも正確に行うことができる。
【0035】
また本発明に係る抵抗装置(6)は、上記抵抗装置(1)〜(5)のいずれかにおいて、前記第1の抵抗が、カッティング容易な抵抗で構成され、前記スイッチ切換手段が、前記第1の抵抗と前記第2の抵抗とによる分圧出力をバッファリングして出力を行うバッファ手段を備えていることを特徴としている。
【0036】
上記抵抗装置(6)によれば、例えば、前記第1の抵抗を前記第2の抵抗よりも小さい値とすると、前記バッファ手段からHiレベルの信号を確実に出力させることができ、前記スイッチ手段への出力電圧を安定させることができ、前記スイッチ手段のオン抵抗による電圧低下によるスイッチング状態の誤動作を防止して、スイッチング状態を安定化させることができる。
【0037】
また、前記第1の抵抗が、カッティング容易な抵抗で構成されているので、前記第1の抵抗を簡単に切断することができ、前記バッファ手段の論理の切り換えを確実なものとして前記スイッチ手段のスイッチング状態の切り換えを確実なものとすることができる。
【0038】
また本発明に係る抵抗装置(7)は、上記抵抗装置(1)〜(5)のいずれかにおいて、前記第2の抵抗が、カッティング容易な抵抗で構成され、前記スイッチ切換手段が、前記第1の抵抗と前記第2の抵抗とによる分圧出力をバッファリングして出力を行うバッファ手段を備えていることを特徴としている。
【0039】
上記抵抗装置(7)によれば、例えば、前記第2の抵抗の値を前記第1の抵抗の値よりも小さい値とすると、前記バッファ手段からLoレベルの信号を確実に出力させることができ、前記スイッチ手段への出力電圧を安定させることができ、前記スイッチ手段のオン抵抗による電圧低下によるスイッチング状態の誤動作を防止して、スイッチング状態を安定化させることができる。
【0040】
また、前記第2の抵抗が、カッティング容易な抵抗で構成されているので、前記第2の抵抗を簡単に切断することができ、前記バッファ手段の論理の切り換えを確実なものとして前記スイッチ手段のスイッチング状態の切り換えを確実なものとすることができる。
【0041】
また本発明に係る抵抗装置(8)は、上記抵抗装置(1)〜(5)のいずれかにおいて、前記第1の抵抗及び前記第2の抵抗がカッティング容易な抵抗で構成され、前記スイッチ切換手段が、前記第1の抵抗と前記第2の抵抗とによる分圧出力をバッファリングして、前記第1の抵抗又は前記第2の抵抗の切断状態に基づいて所定の論理信号の出力を行うバッファ手段を備えていることを特徴としている。
【0042】
上記抵抗装置(8)によれば、前記第1の抵抗及び前記第2の抵抗がカッティング容易な抵抗で構成されているので、前記第1の抵抗又は前記第2の抵抗を容易に切断することができ、前記第1の抵抗又は前記第2の抵抗のどちらか一方を切断することにより、前記バッファ手段の出力論理を任意に選択することができる。また、前記バッファ手段により前記スイッチ手段への出力信号を安定化させることができ、前記スイッチ手段のスイッチング状態を安定化させることができる。
【0043】
また本発明に係る抵抗装置(9)は、上記抵抗装置(6)〜(8)のいずれかにおいて、前記バッファ手段に代えて、コンパレ−タ、MOS単体、インバ−タ、シュミットインバ−タのいずれかが使用されていることを特徴としている。
【0044】
上記抵抗装置(9)によれば、前記バッファ手段に代えて、コンパレ−タ、MOS単体、インバ−タ、シュミットインバ−タのいずれかを使用しても、前記バッファ手段と同様に前記スイッチ手段への出力信号を安定化させることができ、前記スイッチ手段のスイッチング状態を安定化させることができる。
【0045】
また、前記コンパレ−タを使用すれば、前記コンパレ−タの基準電圧を任意の値に設定できるので、前記第1の抵抗と前記第2の抵抗との設定値のバリエ−ションを増やすことができる。また前記インバ−タを使用すれば、回路面積を更に小さくすることができる。
【0046】
また本発明に係る抵抗装置(10)は、上記抵抗装置(6)〜(8)のいずれかにおいて、前記スイッチ切換手段が、前記バッファ手段を複数段含んで構成されているものであることを特徴としている。
【0047】
上記抵抗装置(10)によれば、前記スイッチ切換手段が、前記バッファ手段を複数段含んで構成されているので、前記バッファ手段の数だけ前記第1の抵抗と第2の抵抗とが含まれ、各段毎に抵抗を切断して前記バッファ手段の出力論理を切り換えることができ、前記スイッチ手段のスイッチング状態を切り換えることができる。したがって、前記バッファ手段の段数分だけ抵抗値の再調整を行うことが可能となる。
【0048】
また本発明に係る抵抗装置(11)は、上記抵抗装置(1)〜(10)のいずれかにおいて、切断される前記第1の抵抗又は前記第2の抵抗が、ポリ抵抗であることを特徴としている。
上記抵抗装置(11)によれば、切断される前記第1の抵抗又は前記第2の抵抗が、ポリ抵抗であるので、レ−ザにより容易に切断することができる。
【0049】
また本発明に係る抵抗装置のトリミング方法(2)は、上記抵抗装置(6)〜(10)のいずれかに記載の抵抗装置のトリミング方法であって、前記スイッチ切換手段を構成する前記第1の抵抗又は前記第2の抵抗を切断し、前記スイッチ切換手段から出力する論理信号を切り換えて前記スイッチ手段に出力し、出力された論理信号に基づいて前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整及び/又は出力電圧値の調整を行うことを特徴としている。
【0050】
上記抵抗装置のトリミング方法(2)によれば、前記第1の抵抗又は前記第2の抵抗を切断することにより、前記バッファ手段から前記スイッチ手段に出力される論理信号を切り換え、該論理信号により前記スイッチ手段のスイッチング状態を切り換え、前記トリミング抵抗の接続状態を切り換えられるので、抵抗値の調整及び/又は出力電圧値の調整を容易にしかも正確に行うことができる。また前記バッファ手段が複数段含まれている場合には、抵抗値及び/又は出力電圧値の再調整が可能となる。
【0051】
また本発明に係る抵抗装置(12)は、メイン抵抗と、抵抗の値を調整するためのトリミング抵抗と、該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、該スイッチ手段のスイッチング状態を制御するスイッチ制御手段と、前記スイッチ手段を制御するためのデ−タが記憶された記憶手段とを含んで構成され、前記スイッチ制御手段が、前記記憶手段から読み出したデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【0052】
上記抵抗装置(12)によれば、前記スイッチ制御手段が、前記記憶手段から読み出したデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するので、信頼性を高めることができる。また、該制御信号を複数回出力することもできるので、前記トリミング抵抗の接続状態を切り換えることができ、抵抗値の再調整を行うことができる。また、前記記憶手段から読み出したデ−タを使用するので、動作中の抵抗値の調整も可能となる。また、抵抗の切断処理を必要としないので、レ−ザトリミングのできない製造工程においても抵抗値の調整が可能となる。
【0053】
また本発明に係る抵抗装置(13)は、メイン抵抗と、抵抗の値を調整するためのトリミング抵抗と、該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、該スイッチ手段のスイッチング状態を制御するスイッチ制御手段とを含んで構成され、前記スイッチ制御手段が、外部より入力されたデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【0054】
上記抵抗装置(13)によれば、例えば、外部に別途設けられているマイコン等から前記スイッチ手段の切換デ−タを取り込んで、前記制御信号を前記スイッチ手段に出力して、該スイッチ手段のスイッチング状態を切り換えることができ、外部からのデ−タを活用した制御を行うことができ、前記スイッチ制御手段の処理負担を軽減することができる。
【0055】
また本発明に係る抵抗装置(14)は、上記抵抗装置(13)において、前記スイッチ制御手段が、外部とのデ−タ通信を行うための通信手段を含んで構成され、該通信手段を介して取り込んだデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【0056】
上記抵抗装置(14)によれば、前記通信手段の汎用の通信ポ−トに外部のマイコン等が接続されている通信ラインを接続することで、該通信ラインを介して、外部のマイコン等との通信によりデ−タの伝送を行うことができる。従って、外部のマイコン等からデ−タを取り込むための専用の信号線を前記スイッチ手段の数に応じて設ける必要がなく、通信用の端子があれば良いので、デ−タを入力するための端子数を少なくすることができる。
【0057】
また本発明に係る抵抗装置(15)は、上記抵抗装置(12)〜(14)のいずれかにおいて、前記スイッチ制御手段が、特定の入力信号に対して、予め設定された抵抗値となるように前記スイッチ手段を所定のスイッチング状態に切り換える制御信号を出力するものであることを特徴としている。
【0058】
上記抵抗装置(15)によれば、前記スイッチ制御手段が、特定の入力信号に対して、予め設定された抵抗値となるように前記スイッチ手段を所定のスイッチング状態に切り換える制御信号を出力するので、抵抗値をある固定値に容易に設定することができる。
【0059】
また本発明に係る抵抗装置(16)は、上記抵抗装置(12)〜(15)のいずれかにおいて、所定の使用環境をモニタリングするモニタ−手段が接続され、前記スイッチ制御手段が、前記モニタ−手段でモニタリングされたモニタ−信号に基づいて、抵抗値及び/又は出力電圧値を適切な値に調整するように前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【0060】
上記抵抗装置(16)によれば、前記モニタ−信号に応じた抵抗値及び/又は出力電圧値に調整することができ、使用環境の変化に対応できる抵抗装置を提供することができる。
【0061】
また本発明に係る抵抗装置(17)は、上記抵抗装置(16)において、前記モニタ−手段が、電源電圧をモニタリングする電源電圧検出手段を含んでいることを特徴としている。
【0062】
上記抵抗装置(17)によれば、前記モニタ−手段が、電源電圧をモニタリングする電源電圧検出手段を含んでいるので、前記スイッチ制御手段が、電源電圧の変化に応じて、抵抗値及び/又は出力電圧値を適切な値に調整するように前記スイッチ手段のスイッチング状態を切り換える制御信号を出力することができる。したがって、電源電圧の変化に対応できる抵抗装置を提供することができる。
【0063】
また本発明に係る抵抗装置(18)は、上記抵抗装置(16)において、前記モニタ−手段が、使用温度をモニタリングする温度検出手段を含んでいることを特徴としている。
【0064】
上記抵抗装置(18)によれば、前記モニタ−手段が、使用温度をモニタリングする温度検出手段を含んでいるので、前記スイッチ制御手段が、使用温度の変化に応じて、抵抗値及び/又は出力電圧値を適切な値に調整するように前記スイッチ手段のスイッチング状態を切り換える制御信号を出力することができる。したがって、使用温度の変化に対応できる抵抗装置を提供することができる。
【0065】
また本発明に係る抵抗装置(19)は、上記抵抗装置(1)〜(18)のいずれかの前記スイッチ切換手段と、前記スイッチ手段と、前記トリミング抵抗と、前記スイッチ制御手段とのいずれかを組み合わせて使用するものであることを特徴としている。
【0066】
上記抵抗装置(19)によれば、上記抵抗装置(1)〜(18)における効果に加え、さらに、前記スイッチ手段のスイッチング状態の切り換えの組み合わせを増やすことができ、抵抗値の調整幅をさらに広げることができ、より正確な抵抗値への微調整が可能となる。
【0067】
また本発明に係る電源回路(1)は、上記抵抗装置(1)〜(19)のいずれかを含んで構成されていることを特徴としている。
上記電源回路(1)によれば、製造段階で生じた抵抗値のばらつきを調整して、高精度に調整された電源電圧を負荷に供給することができ、該負荷の動作精度を高め、該負荷の行う制御の安定性を向上させることができる。
【0068】
【発明の実施の形態】
以下、本発明に係る抵抗装置、該抵抗装置のトリミング方法及び電源回路の実施の形態を図面に基づいて説明する。
図1は、実施の形態(1)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【0069】
図中1は、バッテリを示しており、バッテリ1の一端は接地され、他端は電源回路の電源入力端子VINに接続されている。電源入力端子VINは、トランジスタTR2の入力(エミッタ)に接続され、トランジスタTR2の出力(コレクタ)は、電源供給ライン3を介して所定の負荷(図示せず)に接続されるようになっている。
【0070】
電源供給ライン3は、分岐して抵抗群を含んで構成される分圧検出部4に接続されている。また、分圧検出部4は、分圧された電圧を出力するための分圧取出ライン5を介して、誤差アンプAMP6の反転入力端子−に接続され、誤差アンプAMP6の非反転入力端子+は、基準電圧源Vrefに接続されている。そして
誤差アンプAMP6の出力側は、トランジスタTR2の制御端子(ベ−ス)に接続されている。
【0071】
また電源電圧VCCと接地との間にスイッチ切換部7が配設されており、スイッチ切換部7は信号ライン8を介して分圧検出部4に接続され、分圧検出部4とスイッチ切換部7とを含んで抵抗装置9が構成されている。
これらトランジスタTR2、分圧検出部4、誤差アンプAMP6、基準電圧源Vref、及びスイッチ切換部7を含んでIC化された電源回路が構成されている
。
【0072】
次に電源回路の動作を説明する。トランジスタTR2からの出力電圧を分圧検出部4で分圧し、分圧された電圧を誤差アンプAMP6が基準電圧源Vrefの基
準電圧と等しくなるようにフィ−ドバック制御してトランジスタTR2のベ−スに出力し、出力電圧が所定の電圧値となるように制御している。
【0073】
分圧検出部4を構成する抵抗群の抵抗値は、製造プロセスによってバラツキが生じやすく、出力電圧に厳しい精度が要求される場合には、分圧するための抵抗比を高精度に調整するために抵抗値の調整が行われる。
【0074】
本実施の形態に係る電源回路は、負荷への供給電圧の出力精度を向上させるため、電源回路の製造後に分圧検出部4を構成する抵抗群の抵抗比を高精度に調整できる点にその特徴があり、以下、特徴部分である抵抗装置9の回路構成と分圧検出部4の抵抗群のトリミング方法とについて説明する。
【0075】
図2は、抵抗装置の第1の実施形態を示す回路図である。
分圧検出部4は、メイン抵抗RM 1とトリミング抵抗RT1とメイン抵抗RM
2とが直列に接続された抵抗群を含んで構成されている。トリミング抵抗RT1には、スイッチ切換部7からの制御信号により接断状態が変化するアナログスイッチS1が並列に接続されている。なお、ここではHレベル信号によりON(接続状態)に切り換わるアナログスイッチが採用されているものとする。
【0076】
トリミング抵抗RT1、メイン抵抗RM2間には、分圧電圧を誤差アンプAMP6に出力するための分圧取出ライン5が接続されている。なおメイン抵抗RM1、RM2、及びトリミング抵抗RT1の抵抗の種類に特に制限はなく、例えば、基板内に形成される拡散抵抗や基板上に形成されるポリ抵抗等が採用され得る。
【0077】
スイッチ切換部7は、電源電圧VCC側の第1の抵抗RS1と接地側の第2の抵
抗RS2とが直列に接続され、第1の抵抗RS1、第2の抵抗RS2間の分圧信号が、信号ライン8を介してアナログスイッチS1に出力されるように接続されている。本実施の形態では、第1の抵抗RS 1が、レ−ザによる切断容易な抵抗
、例えばポリ抵抗から構成されており、第1の抵抗RS1は、第2の抵抗RS2より抵抗値が小さく、第1の抵抗RS1と第2の抵抗RS2との抵抗比が十分大きくなるように設定されている。
【0078】
次に、抵抗装置9における分圧検出部4とスイッチ切換部7とで行われるトリミング処理動作について説明する。なお本トリミング処理動作は、電源回路製造後の回路特性を評価するテスト工程において行われる。
【0079】
図2に示した状態を初期状態とすると、スイッチ切換部7では、第1の抵抗RS1と第2の抵抗RS2とが接続されている状態であるので、電源電圧に近い分圧電圧(Hレベル信号)がアナログスイッチS1に出力される。したがって、アナログスイッチS1はON(接続)され、トリミング抵抗RT1が短絡された状態となり、メイン抵抗RM1とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0080】
そして、電源回路の出力電圧を測定しながら、分圧検出部4の抵抗値の調整が必要であると判断すれば、スイッチ切換部7を構成する第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0081】
スイッチ切換部7では、第1の抵抗RS1が切断され、信号ライン8が、第2の抵抗RS2を介して接地されるため、0V電圧(Lレベル信号)がアナログスイッチS1に出力される。したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0082】
上記抵抗装置9の第1の実施形態によれば、スイッチ切換部7の第1の抵抗RS1が切断されることにより、アナログスイッチS1のスイッチング状態を切り換えて、抵抗値の調整が行われるので、トリミング抵抗RT1を直接切断することなく、抵抗値を調整することができる。したがって、トリミング抵抗RT1に任意の抵抗材料を用いることができる。
また、第1の抵抗RS1及び第2の抵抗RS2は、分圧信号を出力するためのものなので、大まかな値に設定することができ、回路基板に非常に小さな面積でパタ−ン形成することができ、回路面積を小さくすることができる。
また、スイッチ切換部7からの分圧信号を変化させてアナログスイッチS1のスイッチング状態を切り換えることにより抵抗値の調整が行われるので、厚膜トリミング法のようにトリミング抵抗が十分に切断されずに、残留抵抗が残るという問題が生じることもなく、正確な抵抗値の調整が可能となる。
【0083】
図3は、抵抗装置の第2の実施形態を示す回路図である。
分圧検出部4aは、メイン抵抗RM1と、異なる抵抗値を有するトリミング抵抗RT1、RT2、RT3と、メイン抵抗RM2とが直列に接続された抵抗群を含んで構成されている。トリミング抵抗RT1、RT2、RT3には、それぞれ並列にアナログスイッチS1、S2、S3が接続されている。トリミング抵抗RT3、メイン抵抗RM2間には、分圧を誤差アンプAMP6に出力するための分圧取出ライン5が接続されている。なおメイン抵抗RM1、RM2、及びトリミング抵抗RT1、RT2、RT3の抵抗の種類に特に制限はなく、ポリ抵抗や拡散抵抗等が採用され得る。
【0084】
スイッチ切換部7aは、上記第1の実施形態における電源電圧VCC側の第1の抵抗RS1と、接地側の第2の抵抗RS2とが直列に接続された切換手段が、各アナログスイッチS1、S2、S3に対応して配設されている。各切換手段の第1の抵抗RS1、第2の抵抗RS2の分圧信号が、各信号ライン8a、8b、8cを介して対応するアナログスイッチS1、S2、S3に出力されるように接続されている。
【0085】
次に、抵抗装置9aにおける分圧検出部4aとスイッチ切換部7aとで行われるトリミング処理動作について説明する。
図3に示した状態を初期状態とすると、スイッチ切換部7aでは、すべての切換手段の第1の抵抗RS1と第2の抵抗RS2とが接続された状態であるので、電源電圧に近い分圧(Hレベル信号)が各アナログスイッチS1、S2、S3に出力される。したがって、アナログスイッチS1、S2、S3は全てON状態となり、トリミング抵抗RT1、RT2、RT3が全て短絡された状態となり、メイン抵抗RM1とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して、誤差アンプAMP6に出力される。
【0086】
そして、電源回路の出力電圧を測定しながら、分圧検出部4aの抵抗値の調整が必要であると判断すれば、調整の必要なトリミング抵抗を決定し、該トリミング抵抗に並列に接続されたアナログスイッチに対応する切換手段の第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0087】
例えば、アナログスイッチS1に対応する切換手段の第1の抵抗RS1が切断された場合、信号ライン8aは、第2の抵抗RS2を介して接地され、0V電圧(Lレベル信号)がアナログスイッチS1に出力される。したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となる。また、アナログスイッチS2、S3に対応する切換手段の第1の抵抗RS
1は切断されていないので、Hレベル信号が出力され、アナログスイッチS2、S3はON状態のままで、トリミング抵抗RT2、RT3は短絡状態のままとなり、分圧抵抗はメイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗と、メイン抵抗RT2とによる分圧が分圧取出ライン5を介して誤差アンプ6に出力される。
【0088】
上記抵抗装置9aの第2の実施形態によれば、トリミング抵抗RT1、RT2、RT3がメイン抵抗RM1に対して直列に接続されているので、さらに抵抗値の調整幅を広げることができる。
また、スイッチ切換部7aを構成する各切換手段の第1の抵抗RS1の切断は、調整しようとする抵抗値(トリミング抵抗)に合わせて適宜選択して行うことができる。また、トリミング抵抗RT1、RT2、RT3の抵抗値に重み付け、例えば、抵抗比を1:2:4と等比級数的に重み付けを行ってもよく、トリミング抵抗の抵抗値に重み付けを行うことにより、アナログスイッチS1、S2、S3のスイッチング状態の組み合わせにより抵抗値の微調整をさらに容易に行うことが可能となる。
【0089】
図4は、抵抗装置の第3の実施形態を示す回路図である。
分圧検出部4bは、メイン抵抗RM1とメイン抵抗RM2とが直列に接続され、メイン抵抗RM1には、異なる抵抗値を有するトリミング抵抗RT1、RT2、RT3が並列に接続された抵抗群を含んで構成されている。各トリミング抵抗RT1、RT2、RT3には、それぞれアナログスイッチS1、S2、S3が直列に接続されている。なおメイン抵抗RM1、RM2、及びトリミング抵抗RT1、RT2、RT3の抵抗の種類に特に制限はなく、ポリ抵抗や拡散抵抗が採用され得る。
【0090】
スイッチ切換部7bは、上記第1の実施形態における電源電圧VCC側の第1の抵抗RS1と、接地側の第2の抵抗RS2とが直列に接続された切換手段が、各アナログスイッチS1、S2、S3に対応して配設され、各切換手段の第1の抵抗RS1、第2の抵抗RS2間の分圧信号が、各信号ライン8a、8b、8cを介して対応する各アナログスイッチS1、S2、S3に出力されるように接続されている。
【0091】
次に、抵抗装置9bにおける分圧検出部4bとスイッチ切換部7bとで行われるトリミング処理動作について説明する。
図4に示した状態を初期状態とすると、スイッチ切換部7bでは、すべての切換手段の第1の抵抗RS1と第2の抵抗RS2とが接続された状態であるので、電源電圧に近い分圧(Hレベル信号)が各アナログスイッチS1、S2、S3に出力される。したがって、各アナログスイッチS1、S2、S3は全てON状態となり、トリミング抵抗RT1、RT2、RT3が全て接続された状態となり、並列に接続されたメイン抵抗RM1とトリミング抵抗RT1、RT2、RT3との合成抵抗値に調整され、該合成抵抗と、メイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプ6に出力される。
【0092】
そして、電源回路の出力電圧を測定しながら、分圧検出部4bの抵抗値の調整が必要であると判断すれば、調整の必要なトリミング抵抗を決定し、該トリミング抵抗に直列に接続されたアナログスイッチに対応する切換手段の第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0093】
例えば、アナログスイッチS3に対応する切換手段の第1の抵抗RS1が切断された場合、信号ライン8cは、第2の抵抗RS2を介して接地され、0V電圧(Lレベル信号)がアナログスイッチS3に出力される。したがって、アナログスイッチS3はOFF(開放)され、トリミング抵抗RT3が接続されていない状態となる。またアナログスイッチS1、S2に対応する切換手段の第1の抵抗RS1は切断されていないので、Hレベル信号が出力され、アナログスイッチS1、S2は、ON状態で、トリミング抵抗RT1、RT2は接続状態のままとなり、分圧抵抗は、並列に接続されたメイン抵抗RM1とトリミング抵抗RT1、RT2との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗と、メイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプ6に出力される。
【0094】
上記抵抗装置9bの第3の実施形態によれば、トリミング抵抗RT1、RT2、RT3がメイン抵抗RM1に対して並列に接続されているので、さらに抵抗値の調整幅を広げることができる。
【0095】
図5は、抵抗装置の第4の実施形態を示す回路図である。
分圧検出部4cは、メイン抵抗RM1と、異なる抵抗値を有するトリミング抵抗RT1、RT2と、メイン抵抗RM2とが直列に接続された抵抗群を含んで構成されている。
【0096】
誤差アンプAMP6の反転出力端子−に所定の分圧を出力するための分圧取出ライン5が、各抵抗間に接続されており、分圧取出ライン5には、分圧点を切り換えるためのアナログスイッチS4、S5、S6が配設されている。なおメイン抵抗RM1、RM2及びトリミング抵抗RT1、RT2の抵抗の種類に特に制限はなく、ポリ抵抗や拡散抵抗が採用され得る。
【0097】
スイッチ切換部7cは、上記第1の実施形態における電源電圧VCC側の第1の抵抗RS1と、接地側の第2の抵抗RS2とが直列に接続された切換手段が、各アナログスイッチS4、S5、S6に対応して配設され、各切換手段の第1の抵抗RS1、第2の抵抗RS2間の分圧信号が、各信号ライン8a、8b、8cを介して対応する各アナログスイッチS4、S5、S6に出力されるように接続されている。
【0098】
次に、抵抗装置9cにおける分圧検出部4cとスイッチ切換部7cとで行われるトリミング処理動作について説明する。
図5に示した状態を初期状態とすると、スイッチ切換部7cでは、すべての切換手段の第1の抵抗RS1と第2の抵抗RS2とが接続されている状態であるので、電源電圧に近い分圧(Hレベル信号)が各アナログスイッチS4、S5、S6に出力される。したがって、各アナログスイッチS4、S5、S6は全てON状態となっている。
【0099】
そして、電源回路の出力電圧を測定しながら、分圧検出部4cの分圧値の調整が必要であると判断すれば、所定の分圧の出力が可能な分圧点を決定し、決定された分圧点からの分圧の出力ができるように、対応する切換手段の第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0100】
例えば、トリミング抵抗RT2を短絡状態として、トリミング抵抗RT1、メイン抵抗RM2間を分圧点とすることで所望の分圧を出力することができる場合、スイッチ切換部7cでは、アナログスイッチS4に対応する第1の抵抗RS1がレ−ザで切断され、信号ライン8aは、第2の抵抗RS2を介して接地され、0V電圧(Lレベル信号)がアナログスイッチS4に出力される。
【0101】
したがって、アナログスイッチS4はOFF(開放)され、他のアナログスイッチS5、S6はON状態のままとなり、分圧点がトリミング抵抗RT2、メイン抵抗RM2間に切り換えられ、分圧抵抗が、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗と、メイン抵抗RM2とによる分圧が分圧取出ライン8を介して誤差アンプAMP6に出力される。
【0102】
上記抵抗装置9cの第4の実施形態によれば、各アナログスイッチS1、S2、S3のスイッチング状態を切り換えることにより、トリミング抵抗RT1、RT2を含む抵抗群の分圧点を適切に切り換えることができ、高精度な抵抗比の調整が可能となり、所望の分圧を精度よく取り出すことができる。
【0103】
図6は、抵抗装置の第5の実施形態を示す回路図である。但し、分圧検出部4は、上記第1の実施形態で説明したものと同様であるので、同一符号を付し、ここではその説明を省略することとする。
【0104】
スイッチ切換部7dは、直列に接続された電源電圧VCC側の第1の抵抗RS1と、接地側の第2の抵抗RS2と、第1の抵抗RS1、第2の抵抗RS2間の分圧信号をバッファリングするバッファ手段10とを含んで構成され、バッファ手段10からの信号が信号ライン8を介してアナログスイッチS1に出力されるように接続されている。なお、第1の抵抗RS1は、レ−ザによる切断容易な抵抗、例えばポリ抵抗から構成され、第1の抵抗RS1は、第2の抵抗RS2より抵抗値が小さく、第1の抵抗RS1と第2の抵抗RS2との抵抗比が十分大きくなるように設定されている。
【0105】
次に、抵抗装置9dにおける分圧検出部4とスイッチ切換部7dとで行われるトリミング処理動作について説明する。
図6に示した状態を初期状態とすると、スイッチ切換部7dでは、第1の抵抗RS1と第2の抵抗RS2とが接続されている状態であるので、電源電圧に近い分圧がバッファ手段10に入力され、バッファ手段10でHレベルと判断されると、Hレベル信号がアナログスイッチS1に出力される。
【0106】
したがって、アナログスイッチS1はONされ、トリミング抵抗RT1が短絡された状態に調整され、メイン抵抗RM1とメイン抵抗RM2との分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0107】
そして、電源回路の出力電圧を測定しながら、分圧検出部4の抵抗値の調整が必要であると判断すれば、スイッチ切換部7dを構成する第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0108】
スイッチ切換部7dでは、第1の抵抗RS1が切断されるので、バッファ手段10は、第2の抵抗RS2を介して接地され、0V電圧(Lレベル信号)がバッファ手段10に入力され、バッファ手段10でLレベルと判断されると、Lレベル信号がアナログスイッチS1に出力される。
【0109】
したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗とメイン抵抗RM 2とに分割され、前記合成抵抗とメイン抵
抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0110】
上記抵抗装置9dの第5の実施形態によれば、バッファ手段10からHiレベル信号を確実に出力させることができ、アナログスイッチS1への出力電圧を安定させることができ、アナログスイッチS1のオン抵抗による電圧低下によるスイッチング状態の誤動作を防止して、スイッチング状態を安定化させることができる。
【0111】
また、第1の抵抗RS1が、カッティング容易なポリ抵抗で構成されているので、第1の抵抗RS1を簡単に切断することができ、バッファ手段10の論理の切り換えを確実なものとしてアナログスイッチS1のスイッチング状態の切り換えを確実なものとすることができる。
【0112】
図7は、抵抗装置の第6の実施形態を示す回路図である。但し、分圧検出部4は、上記第1の実施形態で説明したものと同様であるので、同一符号を付し、ここではその説明を省略することとする。
【0113】
第6の実施形態の抵抗装置9eと第5の実施形態の抵抗装置9dとが相違するのは、スイッチ切換部7eの構成であり、スイッチ切換部7eでは、第2の抵抗RS2が、レ−ザで切断容易な抵抗、例えばポリ抵抗から構成され、第2の抵抗RS2が、第1の抵抗RS1より抵抗値が十分小さく、第1の抵抗RS1と第2の抵抗RS2との抵抗比が十分大きくなるように設定されている。したがって、バッファ手段10がLレベル電圧をバッファリングして、Lレベル信号を確実に出力できるようになっている。
【0114】
次に、抵抗装置9eにおける分圧検出部4とスイッチ切換部7eとで行われるトリミング処理動作について説明する。
図7に示した状態を初期状態とすると、スイッチ切換部7eでは、第1の抵抗RS1と第2の抵抗RS2とが接続されている状態であるので、0Vに近い分圧がバッファ手段10に入力され、Lレベルと判断されると、Lレベル信号がアナログスイッチS1に出力される。
【0115】
したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗と、メイン抵抗RT2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0116】
そして、電源回路の出力電圧を測定しながら、分圧検出部4の抵抗値の調整が必要であると判断すれば、スイッチ切換部7eを構成する第2の抵抗RS2(ポリ抵抗)をレ−ザで切断する。
【0117】
スイッチ切換部7eでは、第2の抵抗RS2が切断され、バッファ手段10は、第1の抵抗RS1を介して電源電圧VCC側に接続され、Hレベル電圧がバッフ
ァ手段10に入力され、Hレベルと判断されると、Hレベル信号がアナログスイッチS1に出力される。
【0118】
したがって、アナログスイッチS1はONされ、トリミング抵抗RT1が短絡された状態となり、分圧抵抗は、メイン抵抗RM1とRM2とに分割され、メイン抵抗RM1とRM2とよる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0119】
上記抵抗装置9eの第6の実施形態によれば、バッファ手段10からLoレベル信号を確実に出力させることができ、上記第5の実施形態と略同様の効果を得ることができる。
なお、抵抗装置9dと抵抗装置9eとにおけるスイッチ切換部7d、7eとでは、第1の抵抗RS1又は第2の抵抗RS2のどちらか一方がレ−ザで切断容易な抵抗から構成されている場合について説明したが、別の実施形態によれば、第1の抵抗RS1及び第2の抵抗RS2をレ−ザで切断容易な抵抗で構成してもよく、切断する抵抗を選択することで、バッファ手段10の出力論理を任意に選択することができる。
【0120】
図8は、抵抗装置の第7の実施形態を示す回路図である。但し、分圧検出部4は、上記第1の実施形態で説明したものと略同様であるので、同一機能を有する構成部品には同一符号を付し、ここではその説明を省略することとする。
【0121】
スイッチ切換部7fは、直列に接続された電源電圧VCC側の第1の抵抗RS1と、接地側の第2の抵抗RS2と、第1の抵抗RS1、第2の抵抗RS2間の分圧を基準電圧源Vref1の基準電圧と比較するコンパレ−タ11とを含んで構成され、コンパレ−タ11からの出力信号が信号ライン8を介してアナログスイッチS1に出力されるように接続されている。なお、第1の抵抗RS1は、レ−ザで切断容易な抵抗、例えばポリ抵抗から構成され、第1の抵抗RS1と、第2の抵抗RS2との抵抗比は、基準電圧源Vref1の設定電圧に応じて、種々の抵抗比に設定することができる。ここでは、一例として、基準電圧源Vref1の基準電圧を1.25V、電源電圧を5V、第1の抵抗RS1と第2の抵抗RS2との抵抗比が1:1に設定されたものとして以下説明する。
【0122】
次に、抵抗装置9fにおける分圧検出部4とスイッチ切換部7fとで行われるトリミング処理動作について説明する。
図8に示した状態を初期状態とすると、スイッチ切換部7fでは、第1の抵抗RS1と第2の抵抗RS2とが接続されている状態であるので、第1の抵抗RS1と第2の抵抗RS2との分圧(2.5V)がコンパレ−タ11の反転出力端子−に入力される。
【0123】
コンパレ−タ11では、入力された分圧と非反転出力端子+に入力される基準電圧(1.25V)とを比較し、分圧の方が基準電圧よりも高いと判断して、コンパレ−タ11の出力端子からLレベル信号をアナログスイッチS1に出力する。したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗値と、メイン抵抗RM2とに分圧され、前記合成抵抗と、メイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0124】
そして、電源回路の出力電圧を測定しながら、分圧検出部4の抵抗値の調整が必要であると判断すれば、スイッチ切換部7fの第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0125】
スイッチ切換部7fでは、第1の抵抗RS1が切断され、コンパレ−タ11の反転出力端子−は、第2の抵抗RS2を介して接地され、0V信号が入力される。コンパレ−タ11では、入力されたOV信号と基準電圧(1.25V)とを比較して、基準電圧の方が、0V信号よりも高いと判断し、コンパレ−タ11の出力端子からHレベル信号をアナログスイッチS1に出力する。
【0126】
したがって、アナログスイッチS1はONされ、トリミング抵抗RT1が短絡された状態となり、分圧抵抗は、メイン抵抗RM1とメイン抵抗RM2とに分割され、メイン抵抗RM1とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0127】
上記抵抗装置9fの第7の実施形態によれば、上記第5、第6の実施形態におけるバッファ手段10に代えて、コンパレ−タ11を使用しても、アナログスイッチS1への出力信号を安定化させることができ、アナログスイッチS1のスイッチング状態を安定化させることができる。また、コンパレ−タ11の基準電圧源Vref1の設定電圧に応じて、第1の抵抗RS1と第2の抵抗RS2との抵抗値の設定値を変えることができる。また、コンパレ−タ11の他に、MOS単体
、インバ−タ、シュミットインバ−タのいずれかを使用しても、上記同様の効果を得ることができる。
【0128】
図9は、抵抗装置の第8の実施形態を示す回路図である。但し、分圧検出部4は、上記第1の実施形態で説明したものと略同様であるので、同一機能を有する構成部品には同一符号を付し、ここではその説明を省略することとする。
【0129】
スイッチ切換部7gは、第1の抵抗RS 1と第2の抵抗RS2との間の分圧を
バッファリングする第1〜第3のバッファ手段10a、10b、10cを含んで構成されている。なお、第1の抵抗RS1は、レ−ザで切断容易な抵抗、例えばポリ抵抗から構成され、第1の抵抗RS1は、第2の抵抗RS2より抵抗値が十分小さく、第1の抵抗RS1と第2の抵抗RS2との抵抗比が十分大きくなるように設定されている。
【0130】
次に、抵抗装置9gにおける分圧検出部4とスイッチ切換部7gとで行われるトリミング処理動作について説明する。
図9に示した状態を初期状態とすると、スイッチ切換部7gでは、第1の抵抗RS1と第2の抵抗RS2とがすべて接続されている状態であるので、電源電圧に近い分圧が第1のバッファ手段10aに入力され、第1のバッファ手段10aからHレベル信号が出力され、次段の第1の抵抗RS1を介して、第2のバッファ手段10bに、Hレベル信号が入力され、第2のバッファ手段10bからHレベル信号が出力され、次段の第1の抵抗RS1を介して、第3のバッファ手段10cにHレベル信号が入力され、第3のバッファ手段10cから、Hレベル信号がアナログスイッチS1に出力される。
【0131】
したがって、アナログスイッチS1はONされ、トリミング抵抗RT1が短絡された状態となり、分圧抵抗は、メイン抵抗RM1とメイン抵抗RM2とに分割され、メイン抵抗RM1とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0132】
そして、電源回路の出力電圧を測定しながら、分圧検出部4の抵抗値の調整が必要であると判断すれば、スイッチ切換部7gの第1のバッファ手段10aの入力側の第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0133】
第1のバッファ手段10aの入力側の第1の抵抗RS1が切断されると、第1のバッファ手段10aの入力側は第2の抵抗RS2を介して接地され、0V電圧が第1のバッファ手段10aに入力され、第1のバッファ手段10aからLレベル信号が出力され、次段の第1の抵抗RS1を介して、第2のバッファ手段10bにLレベル信号が入力され、第2のバッファ手段10bからLレベル信号が出力され、次段の第1の抵抗RS1を介して、第3のバッファ手段10cにLレベル信号が入力され、第3のバッファ手段10cから、Lレベル信号がアナログスイッチS1に出力される。
【0134】
したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗値と、メイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0135】
抵抗装置9gの特徴点は、一旦調整されたトリミング抵抗RT1の接続状態を再度切り換えて抵抗値の再調整が行える点にあり、以下抵抗値の再調整を行う処理について説明する。
【0136】
上記処理に引き続き、第2のバッファ手段10bの入力側の第1の抵抗RS1を切断すると、第2のバッファ手段10bの入力側は第2の抵抗RS2を介して電源側に接続されるので、第2のバッファ手段10bからHレベル信号が出力され、次段の第1の抵抗RS1を介して、第3のバッファ手段10cにHレベル信号が入力され、第3のバッファ手段10cから、Hレベル信号がアナログスイッチS1に出力される。
【0137】
したがって、アナログスイッチS1はONされ、トリミング抵抗RT1が短絡された状態に再調整され、分圧抵抗が、メイン抵抗RM1とメイン抵抗RM2とに再分割され、メイン抵抗RM1とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0138】
また、さらにトリミング抵抗RT1の再調整(短絡状態から接続状態への再調整)を行う場合は、第3のバッファ手段10cの入力側の第1の抵抗RS1を切断すると、第3のバッファ手段10cの入力側は第2の抵抗RS2を介して接地されるので、第3のバッファ手段10cからLレベル信号がアナログスイッチS1に出力される。
【0139】
したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに再分割され、前記合成抵抗と、メイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0140】
上記抵抗装置9gの第8の実施形態によれば、スイッチ切換部7gが、複数のバッファ手段10a〜10cを含んで構成されているので、各バッファ段毎に抵抗を切断してバッファ手段の出力論理を切り換えることができ、アナログスイッチS1のスイッチング状態を切り換えることができる。したがって、バッファ段数分だけ抵抗値の再調整を行うことが可能となる。
【0141】
また、上記抵抗装置9、9a〜9gのいずれかを含んで構成される電源回路によれば、高精度の電源電圧を所定の負荷に供給することができ、前記負荷の動作精度を高め、該負荷の制御をより一層安定化させることができる。
【0142】
なお、上記分圧検出部4及び4a〜4cを構成するメイン抵抗RM1、RM2とトリミング抵抗RT1、RT2、RT3との配列は、上記実施形態に限定されるものではなく、上記第1〜第8の実施形態を種々組み合わせた配列とすることもできる。また、アナログスイッチS1、S21、S3の接続も各トリミング抵抗に対応して設ける他に、複数のトリミング抵抗を一度に短絡させることができるように接続されていても良く、トリミング抵抗、アナログスイッチは、調整する抵抗幅等を考慮して、種々組み合わせることが可能である。
【0143】
図10は、実施の形態(2)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。但し実施の形態(2)に係る抵抗装置の構成については、図1に示した抵抗装置におけるスイッチ切換部7の代わりにスイッチ制御部22と、記憶部23とを新たに設けた以外は、略同様の構成となっているので、異なる機能を有するスイッチ制御部22と、記憶部23とには異なる符号を付し、他の同一機能を有する構成部品には同一符号を付し、ここではその説明を省略することとする。
【0144】
抵抗装置20は、分圧検出部21と、スイッチ制御部22と、記憶部23とを含んで構成されている。
分圧検出部21は、図3に示した分圧検出部4aと略同様の構成のものが採用され、メイン抵抗RM1と3つのトリミング抵抗RT1、RT2、RT3と、メイン抵抗RM2とが直列に接続され、各トリミング抵抗RT1、RT2、RT3に対応してアナログスイッチS1、S2、S3が並列に接続されている。メイン抵抗RM2の上流側には、誤差アンプAMP6の反転出力端子−に分圧を出力するための分圧取出ライン5が接続されている。
【0145】
スイッチ制御部22は、記憶部23からアナログスイッチS1、S2、S3のスイッチング状態の切り換えを制御するためのデ−タ(切換デ−タ)を読み出して、アナログスイッチS1、S2、S3にスイッチング状態を切り換える制御信号を出力する制御を行うもので、所定の論理が組まれた論理回路を含んで構成されている。
【0146】
図11は、スイッチ制御部22への入力論理と抵抗値との関係を示した論理テ−ブルである。なおここでは、メイン抵抗RM1の抵抗値が1R、トリミング抵抗RT1、RT2、RT3の抵抗値が1R、2R、4Rにそれぞれ設定されているものとして説明する。また、A、B、Cは、スイッチ制御部22の入力ポ−トをそれぞれ示しており、アナログスイッチS1、S2、S3に対応する切換デ−タが入力されるようになっている。
【0147】
この論理テ−ブルによれば、ポ−トA、B、Cからの入力が全て1、すなわち、ポ−トA、B、Cから全てH信号が入力された場合は、アナログスイッチS1、S2、S3は全てON(接続)され、メイン抵抗RM1からトリミング抵抗RT3までの合成抵抗は、1Rに調整される(図10に示した状態)。また、ポ−トAからの入力が0で、ポ−トB、Cからの入力が1、すなわちポ−トAにL信号、ポ−トB、CにH信号が入力された場合は、アナログスイッチS1は、OFFされ、アナログスイッチS2、S3は、ONされるので、メイン抵抗RM1からトリミング抵抗RT3までの合成抵抗は、2Rに調整される。以下、ポ−トA、B、Cからの入力が全て0の場合を除き、入力ポ−トへの入力デ−タに応じてアナログスイッチS1、S2、S3のスイッチング状態が切り換えられ、抵抗値の調整が行われるようになっている。
【0148】
ポ−トA、B、Cからの入力が全て0の場合、通常の論理であれば、アナログスイッチS1、S2、S3を全てOFFする制御信号を出力するものとなるが、この論理テ−ブルには、ポ−トA、B、Cからの入力が全て0の場合、抵抗値をある固定値に設定する論理が組まれており、ここではメイン抵抗RM1からトリミング抵抗RT3までの合成抵抗が4Rとなるように論理が組まれている。
【0149】
記憶部23は、アナログスイッチS1、S2、S3のスイッチング状態を切り換えるためのデ−タが記憶されており、ROMやRAM等で構成されている。
【0150】
次に電源回路の製造後に行われる抵抗装置20のスイッチ制御部22の行う分圧検出部21の抵抗群のトリミング処理動作について図12に示したフロ−チャ−トに基づいて説明する。なお、ここでは、図10に示した状態(アナログスイッチS1、S2、S3がすべてONの状態)を初期状態として説明する。
【0151】
ステップS1では、出力電圧値の取り込みを行い、ステップS2に進む。ステップS2では、取り込んだ出力電圧値に基づいて、抵抗値の調整が必要か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップS3に進む。ステップS3では、出力電圧値に基づいて、調整するトリミング抵抗の組み合わせの演算処理を行い、その後ステップS4に進む。
【0152】
ステップS4では、記憶部23から調整するトリミング抵抗の組み合わせに対応するアナログスイッチのスイッチング状態を切り換えるための切換デ−タの読出処理を行い、その後ステップS5に進む。
【0153】
ステップS5では、読み出したアナログスイッチの切換デ−タに基づいて、各アナログスイッチS1、S2、S3にスイッチング状態を切り換える制御信号(アナログスイッチをONするHレベル信号、又はOFFにするLレベル信号)を出力し、各アナログスイッチS1、S2、S3のスイッチング状態を切り換え(OFFからONに、又はONからOFFに)、各トリミング抵抗RT1、RT2、RT3を短絡状態又は接続状態として、所定の出力電圧値が得られるように抵抗値の調整を行い、ステップS1に戻る。
一方、ステップS1において、抵抗値の調整が必要ないと判断すれば、処理を終了する。
【0154】
上記実施の形態(2)に係る抵抗装置によれば、スイッチ制御部22が、記憶部23から読み出したデ−タに基づいて、アナログスイッチS1、S2、S3のスイッチング状態を切り換える制御信号を出力するので、信頼性を高めることができる。また、該制御信号を複数回出力することもできるので、トリミング抵抗RT1、RT2、RT3の接続状態を切り換えることができ、抵抗値の再調整を行うことができる。また、記憶部23から読み出したデ−タを使用するので、動作中の抵抗値の調整も可能となる。また、抵抗の切断処理を必要としないので、レ−ザトリミングのできない製造工程においても抵抗値の調整が可能となる。
【0155】
また、スイッチ制御部22には、特定の入力信号に対して、予め設定された抵抗値となるようにアナログスイッチS1、S2、S3を所定のスイッチング状態に切り換える制御信号を出力する論理が組まれているので、抵抗値をある固定値に容易に設定することができる。
【0156】
図13は、実施の形態(3)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
実施の形態(3)に係る抵抗装置と、実施の形態(2)に係る抵抗装置とが相違するのは、スイッチ制御部22Aであり、実施の形態(2)では、抵抗装置20に設けられた記憶部23からアナログスイッチS1、S2、S3の切換デ−タを読み出して、アナログスイッチS1、S2、S3のスイッチング状態を制御する制御信号を出力するようになっているのに対し、実施の形態(3)では、抵抗装置20Aに記憶部を設けず、スイッチ制御部22Aでは、外部のマイコン30から出力された切換デ−タを取り込んで、アナログスイッチS1、S2、S3のスイッチング状態を制御する制御信号を出力するようになっている。
【0157】
スイッチ制御部22Aは、アナログスイッチS1、S2、S3に対応した切換デ−タを取り込むための入力端子24a、24b、24cを介してマイコン30と接続されている。
【0158】
マイコン30は、電源回路の出力電圧値を取り込みながら、抵抗値の調整が必要であるか否かを判断して、抵抗値の調整が必要である場合に、各アナログスイッチS1、S2、S3を切り換える切換デ−タを各入力端子24a、24b、24cを介してスイッチ制御部22Aに出力する機能を備えている。
【0159】
スイッチ制御部22Aは、マイコン30から各入力端子24a、24b、24cを介して入力された切換デ−タに基づいて、アナログスイッチS1、S2、S3にスイッチング状態を切り替える制御信号を出力する制御を行うものであり、所定の論理が組まれた論理回路を含んで構成されている。
【0160】
次に、抵抗装置20Aにおけるスイッチ制御部22Aと外部のマイコン30との行うトリミング処理動作について図14に示したフロ−チャ−トに基づいて説明する。なお、ここでは、図13に示した状態(アナログスイッチS1、S2、S3がすべてONの状態)を初期状態として説明する。
【0161】
まず、ステップS11において、外部のマイコン30では、出力電圧値の取り込みを行い、ステップS12に進む。ステップS12では、取り込んだ出力電圧に基づいて、抵抗値の調整が必要か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップS13に進み、抵抗値の調整が必要でないと判断すれば、ステップS11に戻る。
【0162】
ステップS13では、取り込んだ出力電圧値に基づいて、所望の出力電圧値に調整できるように、調整するトリミング抵抗の組み合わせの演算処理を行い、その後ステップS14に進む。
【0163】
ステップS14では、調整するトリミング抵抗に対応するアナログスイッチを切り換えるための切換デ−タをスイッチ制御部22Aに出力する処理を行い、その後ステップS15に進む。
【0164】
ステップS15では、スイッチ制御部22Aにおいて、マイコン30から出力された切換デ−タの取込処理を行い、その後ステップS16に進む。ステップS16では、取り込んだ切換デ−タを組み合わせて、各アナログスイッチS1、S2、S3に所定のスイッチング状態に切り換える制御信号を出力する処理を行い、その後処理を終了する。
【0165】
上記実施の形態(3)に係る抵抗装置によれば、外部のマイコン30からアナログスイッチS1、S2、S3の切換デ−タを取り込んで、アナログスイッチS1、S2、S3のスイッチング状態をそれぞれ切り換える制御信号を出力するので、外部からの切換デ−タを活用した制御を行うことができ、スイッチ制御部22Aの処理負担を軽減することができる。
【0166】
図15は、実施の形態(4)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
実施の形態(4)に係る抵抗装置が、実施の形態(3)に係る抵抗装置と相違するのは、実施の形態(3)では、外部のマイコン30から出力された切換デ−タを各アナログスイッチに対応して設けられた信号ラインを介して、入力端子24a、24b、24cから取り込むようになっているのに対し、実施の形態(4)では、スイッチ制御部22Bに、通信回路25を設け、通信回路25の汎用の通信ポ−ト25aに通信ライン(デ−タバスライン)26を接続し、通信ライン26を介してマイコン30Aから出力されたアナログスイッチS1、S2、S3の切換デ−タを取り込むようになっている点である。
【0167】
マイコン30Aでは、電源回路の出力電圧値を取り込みながら、抵抗値の調整が必要であるか否かを判断して、抵抗値の調整が必要である場合には、アナログスイッチS1、S2、S3のスイッチング状態を切り換えるための切換デ−タを通信ライン26を介してスイッチ制御部22Bに出力する。
【0168】
スイッチ制御部22Bでは、通信ライン26を介して入力された切換デ−タを通信回路25で受信し、アナログスイッチS1、S2、S3を所定のスイッチング状態に切り換えるための制御信号を各アナログスイッチS1、S2、S3に出力し、所定の抵抗値の調整が行われるようになっている。
【0169】
抵抗装置20Bにおけるスイッチ制御部22Bと外部のマイコン30Aとの行うトリミング処理動作については、図14に示した処理動作と略同様であるのでここではその説明を省略する。
【0170】
上記実施の形態(4)に係る抵抗装置によれば、通信回路25の汎用の通信ポ−ト25aに外部のマイコン30Aが接続されている通信ライン26を接続することで、通信ライン26を介してマイコン30Aとの通信によりデ−タの伝送を行うことができる。従って、外部のマイコン30Aから切換デ−タを取り込むための専用の信号ラインを設ける必要がなく、デ−タを入力するための端子数を少なくすることができる。
【0171】
図16は、実施の形態(5)に係る抵抗装置を含んで構成される電源回路の部分回路構成図である。
実施の形態(5)に係る抵抗装置が、実施の形態(2)に係る抵抗装置と相違するのは、実施の形態(5)では、新たに温度検出手段27と電源電圧検出手段28とがスイッチ制御部22Cに接続されている点にあり、温度や電源電圧の変化に応じてアナログスイッチS1、S2、S3へ出力する制御信号が制御され、使用環境に応じた調整が行われるようになっている。
【0172】
温度検出手段27は、温度を検出するもので、温度センサ等を含んで構成されている。電源電圧検出手段28は、バッテリ1の電源電圧の変動を検出するもので、電圧検出回路を含んで構成されている。これら温度検出手段27と電源電圧検出手段28とを含んでモニタ−手段が構成されている。
【0173】
スイッチ制御部22Cは、温度検出手段27から取り込んだ温度検出信号に基づいて、温度の変化量を演算し、温度の変化量に応じた抵抗値の調整値を演算し(例えば、分圧検出部21を構成する抵抗が拡散抵抗である場合、温度が低下すると抵抗値は低下するので、変化する抵抗値を打ち消す抵抗値の調整値を演算し)、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部23Aから読み出し、各アナログスイッチS1、S2、S3に制御信号を出力し、アナログスイッチS1、S2、S3のスイッチング状態を切り換えて、所望の抵抗値に調整する処理を行うようになっている。
【0174】
また、電源電圧検出手段28から取り込んだ電圧検出信号に基づいて、電源電圧の変化量を演算し、電源電圧の変動量に応じた抵抗値の調整値を演算し、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部23Aから読み出し、各アナログスイッチS1、S2、S3に制御信号を出力し、アナログスイッチS1、S2、S3のスイッチング状態を切り換えて、所望の抵抗値に調整し、出力電圧値を調整する処理を行うようになっている。
【0175】
記憶部23Aは、温度の変化量に応じてアナログスイッチS1、S2、S3のスイッチング状態を切り換えるためのデ−タや、電源電圧の変化量に応じてアナログスイッチS1、S2、S3のスイッチング状態を切り換えるためのデ−タが記憶されており、ROMやRAM等で構成されている。
【0176】
次に、抵抗装置20Cのスイッチ制御部22Cの行うトリミング処理動作について図17に示したフロ−チャ−トに基づいて説明する。なお、本処理動作は、電源回路の動作中において所定のタイミング毎に行われるものとする。
【0177】
まず、ステップS21では、温度検出手段27から温度検出信号の取り込みを行い、ステップS22に進む。ステップS22では、取り込んだ温度検出信号から温度の変動量を演算する処理を行い、その後ステップS23に進む。
【0178】
ステップS23では、演算された温度の変動量に基づいて、抵抗値の調整が必要か否か、すなわち温度の変動量が許容範囲内か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップS24に進み、一方、抵抗値の調整が必要でないと判断すれば、ステップS27に進む。
【0179】
ステップS24では、演算された温度の変動量から抵抗値の調整値を演算する処理を行い、その後ステップS25に進む。ステップS25では、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部23Aから読み出す処理を行い、その後、ステップS26に進む。
【0180】
ステップS26では、記憶部23Aから読み出された切換デ−タに対応する制御信号を各アナログスイッチS1、S2、S3に出力する処理を行い、アナログスイッチのスイッチング状態を切り換えて、所望の抵抗値に調整し、その後、ステップS27に進む。
【0181】
ステップS27では、電源電圧検出手段28から電圧検出信号の取り込みを行い、ステップS28に進む。ステップS28では、取り込んだ電圧検出信号から電源電圧の変動量を演算する処理を行い、その後ステップS29に進む。
【0182】
ステップS29では、演算された電源電圧の変動量に基づいて、抵抗値の調整が必要か否か、すなわち電源電圧の変動量が許容範囲内か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップS30に進み、一方、抵抗値の調整が必要でないと判断すれば、処理を終了する。
【0183】
ステップS30では、演算された電源電圧の変動量から抵抗値の調整値を演算する処理を行い、その後ステップS31に進む。ステップS31では、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部23Aから読み出す処理を行い、その後、ステップS32に進む。
【0184】
ステップS32では、読み出された切換デ−タに対応する制御信号を各アナログスイッチS1、S2、S3に出力する処理を行い、アナログスイッチのスイッチング状態を切り換えて、所望の抵抗値に調整して、出力電圧の調整を行い、処理を終了する。
【0185】
実施の形態(5)に係る抵抗装置によれば、モニタ−手段に電源電圧検出手段28が含まれているので、スイッチ制御部22Cが、電源電圧の変化に応じて、抵抗値及び/又は出力電圧値を適切な値に調整するようにアナログスイッチS1、S2、S3のスイッチング状態を切り換える制御信号を出力することができる。したがって、電源電圧の変化に対応できる抵抗装置20Cを提供することができる。
【0186】
またモニタ−手段に、温度検出手段27が含まれているので、スイッチ制御部22Cが、使用温度の変化に応じて、抵抗値及び/又は出力電圧値を適切な値に調整するようにアナログスイッチS1、S2、S3のスイッチング状態を切り換える制御信号を出力することができる。したがって、使用温度の変化に対応できる抵抗装置20Cを提供することができる。
【0187】
また、別の実施の形態としては、上記実施の形態(1)に係る抵抗装置のスイッチ切換部7、7a〜7gのいずれかと、上記実施の形態(2)〜(5)に係る抵抗装置のスイッチ制御部20、20A〜20Cのいずれかとを組み合わせて、分圧検出部4、4a〜4c、又は21の抵抗値の調整を行うことも可能である。
【0188】
スイッチ切換部とスイッチ制御部とを組み合わせた構成により、抵抗値の調整幅をさらに広げることができ、より正確な抵抗値への微調整が可能となる。さらに、アナログスイッチのスイッチング状態の切換制御のバリエ−ションを増やすことができる。
【0189】
例えば、レ−ザによる抵抗の切断ができる製造工程では、スイッチ切換部の抵抗を切断して、またレ−ザによる抵抗の切断ができない製造工程では、スイッチ制御部によりアナログスイッチのスイッチング状態を切り換えることにより、使用状況に応じて、アナログスイッチのスイッチング状態の切り換え方法を選択することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態(1)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図2】抵抗装置の第1の実施形態を示す回路図である。
【図3】抵抗装置の第2の実施形態を示す回路図である。
【図4】抵抗装置の第3の実施形態を示す回路図である。
【図5】抵抗装置の第4の実施形態を示す回路図である。
【図6】抵抗装置の第5の実施形態を示す回路図である。
【図7】抵抗装置の第6の実施形態を示す回路図である。
【図8】抵抗装置の第7の実施形態を示す回路図である。
【図9】抵抗装置の第8の実施形態を示す回路図である。
【図10】実施の形態(2)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図11】スイッチ制御部への入力論理と抵抗値との関係を示した論理テ−ブルである。
【図12】実施の形態(2)に係る抵抗装置のスイッチ制御部の行うトリミング処理動作を示すフロ−チャ−トである。
【図13】実施の形態(3)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図14】実施の形態(3)に係る抵抗装置のスイッチ制御部と、外部のマイコンとの行うトリミング処理動作を示すフロ−チャ−トである。
【図15】実施の形態(4)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図16】実施の形態(5)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図17】実施の形態(5)に係る抵抗装置のスイッチ制御部の行うトリミング処理動作を示すフロ−チャ−トである。
【図18】従来のツェナ−ザップ法を説明するための抵抗装置を示す回路構成図である。
【図19】従来の厚膜トリミング法を説明するための抵抗装置を示す回路構成図である。
【図20】従来の抵抗構造体を有する半導体IC終端チップの部分実施形態を示す図である。
【図21】従来の半導体トリミング装置の実施形態を示す図である。
【符号の説明】
4、4a〜4c、21 分圧検出部
RM1、RM2 メイン抵抗
RT1、RT2、RT3 トリミング抵抗
S1、S2、S3 アナログスイッチ
5 分圧取出ライン
7、7a〜7g スイッチ切換部
RS1 第1の抵抗
RS2 第2の抵抗
8、8a〜8c 信号ライン
9、9a〜9g、20、20A〜20C 抵抗装置
10、10a〜10c バッファ手段
11 コンパレ−タ
22、22A〜22C スイッチ制御部
23、23A 記憶部
27 温度検出手段
28 電源電圧検出手段
【発明の属する技術分野】
本発明は抵抗装置、該抵抗装置のトリミング方法及び電源回路に関し、より詳細にはトリミング抵抗を有する抵抗装置及び該抵抗装置のトリミング方法、及び前記抵抗装置を含んで構成される電源回路に関する。
【0002】
【従来の技術】
半導体集積回路内に形成される抵抗の値は、製造プロセスにおいてバラツキが生じやすいため、通常、製造後に抵抗値を測定し、抵抗値の調整が必要な場合には、ツェナ−ザップ法、厚膜トリミング法、及びレ−ザトリミング法等のトリミング方法により抵抗値の調整(以下、トリミングとも記す)が行われていた。
【0003】
図18は、従来のツェナ−ザップ法を説明するための抵抗装置を示す回路構成図である。
パッド50a、50b間にトリミング抵抗51aとツェナ−ダイオ−ド52aとが並列に接続され、パッド50b、50c間にトリミング抵抗51bとツェナ−ダイオ−ド52bとが並列に接続され、パッド50c、50d間にトリミング抵抗51cとツェナ−ダイオ−ド52cとが並列に接続され、これら3つの並列回路が直列に接続されて抵抗装置が構成されている。
【0004】
ツェナ−ザップ法では、抵抗装置の製造後に抵抗値を測定しながら、抵抗値の調整が必要であれば、調整するトリミング抵抗を決定し、決定されたトリミング抵抗のパッド間に所定の電圧を印加して、選択的にツェナ−ダイオ−ドに過電流を流して破壊することにより、前記トリミング抵抗を短絡状態にして、抵抗値を調整する。
【0005】
図18では、パッド50b、50c間に所定の電圧を印加して、ツェナ−ダイオ−ド52bを破壊して短絡させて、トリミング抵抗51bの抵抗値は無視できるようにして抵抗値の調整が行われている。このようなツェナ−ザップ法は、バイポ−ラプロセスにおいて一般的に採用されている。
【0006】
しかしながら、ツェナ−ザップ法では、回路基板にツェナ−ダイオ−ド52a〜52cを作成する工程が必要であり、また、電圧を印加するためのパッド50a〜50dの形成が必要なため、回路面積が大きくなってしまうという問題があった。
【0007】
図19は、厚膜トリミング法を説明するための抵抗装置を示す回路構成図である。
トリミング抵抗60a〜60hが、直列及び並列に接続されて抵抗装置が構成されている。
【0008】
厚膜トリミング法では、所望の抵抗値が得られるようにトリミング抵抗60a〜60hの少なくとも一つを、レ−ザで切断し、切断されたトリミング抵抗には電流が流れないようにすることにより抵抗値の調整を行う。このような厚膜トリミング法は、CMOSプロセスにおいて一般的に採用されている。
【0009】
しかしながら、厚膜トリミング法では、トリミング抵抗60a〜60hの少なくとも一つを切断して抵抗値を調整するため、抵抗値の微調整が困難であるという問題があった。さらに、トリミング抵抗60a〜60hの形成には、基板上にポリシリコンを使用して形成されたポリ抵抗等、レ−ザで切断容易なものしか使用することができないという問題があった。
【0010】
レ−ザトリミング法は、例えば、端子間に形成された抵抗パタ−ンを、その抵抗値を測定しながらレ−ザにより一部削り取りながら、抵抗値を調整してゆく方法であり、抵抗値の微調整が可能であるという効果がある。
【0011】
しかしながら、レ−ザトリミング法では、抵抗パタ−ンが大きいとレ−ザ加工に時間がかかり、また加工コストが高いという問題があり、また、抵抗の形成には、例えばポリ抵抗等、レ−ザで切断容易なものしか使用することができないという問題があった。
【0012】
このような従来からのトリミング方法の有する問題点を解決するための抵抗装置の開発も進められている。
図20は、特許文献1(特開平9−205010号公報)に開示された抵抗構造体を有する半導体IC終端チップの部分回路構成を示した図である。
抵抗構造体70は、メイン抵抗R71と、メイン抵抗R71に対してそれぞれ並列に接続されたトリミング抵抗R72a〜R72dと、トリミング抵抗R72a〜R72dのそれぞれに直列に接続されたスイッチS73a〜S73dとから構成されている。メイン抵抗R71の一端は出力パッド74に接続され、他端は、共通電源ライン75を介して、電圧調整器(図示せず)に接続されている。
【0013】
スイッチS73a〜S73dは、トリミング・ライン76a〜76dを介して、バイナリ記憶セル80a、…に接続されている。
バイナリ記憶セル80aは、第1の電源電圧(Vdd)と第2の電源電圧(Gnd)との間に直列に接続された抵抗R81と電気ヒュ−ズF82とを含み、抵抗R81と電気ヒュ−ズF82との間に形成された共通ノ−ドは、一方では、入力パッド83に接続され、他方では、NFETデバイスT84のゲ−ト電極に接続されている。NFETデバイスT84は、VddとGndとの間で、第2の抵抗R85に直列に接続されている。NFETデバイスT84と抵抗R85との間の共通ノ−ドは、相補FETデバイスT86及びT87より構成される出力インバ−タの共通ゲ−トに出力され、出力インバ−タの共通出力ノ−ドは、トリミング・ライン76aに接続されている。
【0014】
図20に示した抵抗構造体を有する半導体IC終端チップによれば、製造後に最良のトリミング抵抗の組み合わせを決定し、テスタにより所定の入力パッドに電圧を印加し、発生する電流サ−ジによって電気ヒュ−ズを飛ばし、トリミング・ラインをアクティベ−ト(Hiにセット)してスイッチを制御し、抵抗値を電気的に調整してその等価抵抗値を、少なくともメイン抵抗の値が製造プロセスの変動によって最小値と最大値との間で変化しても、所望の公称値に近似させることができるとしている。
【0015】
図21は、特許文献2(特開平12−174211号公報)に開示された半導体トリミング装置の回路構成を示した図である。
パッド90a、90b間に、ヒュ−ズF91と抵抗R92とが直列に接続され、これらに並列にアンチヒュ−ズ93が接続されている。
【0016】
図21に示した半導体トリミング装置によれば、その状態を所定の抵抗値からアンチヒュ−ズ93の短絡状態あるいはヒュ−ズF91の切断状態へと、回路特性に応じて二つの異なる状態に移行させることができ、複数のトリミング状態を実現するためのパッド数を減らすことができるとしている。
【0017】
【特許文献1】
特開平9−205010号公報 (第1図)
【特許文献2】特開平12−174211号公報 (第1図)
【0018】
【発明が解決しようとする課題】
しかしながら、従来の厚膜トリミング法やレ−ザトリミング法は、レ−ザで切断容易なトリミング抵抗を有する抵抗装置にしか使用することができず、トリミング抵抗に使用される抵抗材料が制限されるという課題があった。
【0019】
また、特許文献1(図20)に開示された抵抗構造体では、メイン抵抗R71に並列に接続されたトリミング抵抗群R72a〜R72dを用いてより小さな抵抗値に調整することしかできず、また抵抗値の調整範囲も限定されるため、汎用性が低く、また電圧印加用のパッドが必要なため、回路面積が大きくなるという課題があった。
【0020】
さらに、バイナリ記憶セル80aではヒュ−ズF82を一旦飛ばしてしまうと、その後、記憶セル80aとトリミング・ライン76aを介して接続されているスイッチS73aの状態を変化させることができず、後で再調整を行いたくても、ヒュ−ズF82を元の接続状態に戻すことができないため、再度スイッチS73aの状態を変化させて、抵抗値の再調整を行うことができないという課題があった。
【0021】
また、特許文献2(図21)に開示された半導体トリミング装置では、開放状態に移行する第1のトリミング手段がヒュ−ズF91により構成されており、上記と同様に、ヒュ−ズF91を飛ばして、開放状態に移行させると、元の接続状態に戻すことができないため、抵抗値の再調整を行うことができないという課題があった。
【0022】
本発明は上記課題に鑑みなされたものであって、トリミング抵抗に任意の
抵抗材料を用いることができ、高精度な抵抗値の調整が可能で、回路面積が大きくならず、しかも抵抗値の再調整を行うことのできる抵抗装置、該抵抗装置のトリミング方法、及び出力電圧の高精度な制御が可能な電源回路を提供することを目的としている。
【0023】
【課題を解決するための手段及びその効果】
上記目的を達成するために本発明に係る抵抗装置は(1)は、メイン抵抗と、抵抗の値を調整するためのトリミング抵抗と、該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、該スイッチ手段のスイッチング状態を切り換えるスイッチ切換手段とを含んで構成され、該スイッチ切換手段が、直列に接続された電源側の第1の抵抗と、接地側の第2の抵抗とを含み、前記第1の抵抗又は前記第2の抵抗のどちらか一方が切断されることにより、前記第1の抵抗と前記第2の抵抗とによる分圧信号が変化して前記スイッチ手段のスイッチング状態を切り換え可能に構成されていることを特徴としている。
【0024】
上記抵抗装置(1)によれば、前記スイッチ切換手段の前記第1の抵抗又は前記第2の抵抗のどちらか一方が切断されることにより、前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整が行われるので、前記トリミング抵抗を直接切断することなく、抵抗値を調整することができ、トリミング抵抗に任意の抵抗材料を用いることができる。
また前記第1の抵抗及び前記第2の抵抗は、前記分圧信号を出力するためのものなので、大まかな値に設定することができ、回路基板に非常に小さなパタ−ンで形成することができ、回路面積を小さくすることができる。
また、前記分圧信号が変化して前記スイッチ手段のスイッチング状態が切り換わることにより抵抗値の調整が行われるので、厚膜トリミング法のようにトリミング抵抗が十分に切断されずに、残留抵抗が残るという問題が生じることもなく、正確な抵抗値の調整が可能となる。
【0025】
また本発明に係る抵抗装置(2)は、上記抵抗装置(1)において、前記トリミング抵抗が、前記メイン抵抗に対して複数個直列に接続され、前記スイッチ手段が、各トリミング抵抗に並列に接続され、前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴としている。
【0026】
上記抵抗装置(2)によれば、上記抵抗装置(1)と略同様の効果が得られるとともに、さらに前記トリミング抵抗が前記メイン抵抗に対して複数個直列に接続されているので、抵抗値の調整幅を広げることができる。
【0027】
また本発明に係る抵抗装置(3)は、上記抵抗装置(1)において、前記トリミング抵抗が、前記メイン抵抗に対して複数個並列に接続され、前記スイッチ手段が、各トリミング抵抗に直列に接続され、前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴としている。
【0028】
上記抵抗装置(3)によれば、上記抵抗装置(1)と略同様の効果を得ることができるとともに、さらに前記トリミング抵抗が前記メイン抵抗に対して複数個並列に接続されているので、抵抗値の調整幅を広げることができる。
【0029】
また本発明に係る抵抗装置(4)は、上記抵抗装置(1)において、前記トリミング抵抗が、前記メイン抵抗に対して複数個直列に接続され、前記スイッチ手段が、前記トリミング抵抗間から分岐した分圧値取出ラインに配設され、前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴としている。
【0030】
上記抵抗装置(4)によれば、前記各スイッチ手段のスイッチング状態を切り換えることにより、前記トリミング抵抗の分圧点を切り換えることができ、高精度な抵抗比の調整が可能となり、所望の分圧電圧を取り出すことができる。
【0031】
また本発明に係る抵抗装置(5)は、上記抵抗装置(2)〜(4)のいずれかにおいて、前記トリミング抵抗の値が、重み付けされていることを特徴としている。
【0032】
上記抵抗装置(5)によれば、前記トリミング抵抗の値が、重み付けされているので、前記スイッチ手段のスイッチング状態の組み合わせを制御することにより、抵抗値の微調整を容易に行うことができる。また前記トリミング抵抗の数が少なくても、抵抗値の調整幅を広げることができ、前記トリミング抵抗の回路面積を削減することができる。
【0033】
また本発明に係る抵抗装置のトリミング方法(1)は、上記抵抗装置(1)〜(5)のいずれかに記載の抵抗装置のトリミング方法であって、前記スイッチ切換手段を構成する前記第1の抵抗又は前記第2の抵抗を切断し、抵抗切断後の分圧信号を前記スイッチ手段に出力し、前記分圧信号に基づいて前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整及び/又は出力電圧値の調整を行うことを特徴としている。
【0034】
上記抵抗装置のトリミング方法(1)によれば、前記第1の抵抗又は前記第2の抵抗を切断することにより、前記分圧信号を変化させて、前記スイッチ手段のスイッチング状態を切り換え、前記トリミング抵抗の接続状態が切り換えられるので、抵抗値の調整及び/又は出力電圧値の調整を容易にしかも正確に行うことができる。
【0035】
また本発明に係る抵抗装置(6)は、上記抵抗装置(1)〜(5)のいずれかにおいて、前記第1の抵抗が、カッティング容易な抵抗で構成され、前記スイッチ切換手段が、前記第1の抵抗と前記第2の抵抗とによる分圧出力をバッファリングして出力を行うバッファ手段を備えていることを特徴としている。
【0036】
上記抵抗装置(6)によれば、例えば、前記第1の抵抗を前記第2の抵抗よりも小さい値とすると、前記バッファ手段からHiレベルの信号を確実に出力させることができ、前記スイッチ手段への出力電圧を安定させることができ、前記スイッチ手段のオン抵抗による電圧低下によるスイッチング状態の誤動作を防止して、スイッチング状態を安定化させることができる。
【0037】
また、前記第1の抵抗が、カッティング容易な抵抗で構成されているので、前記第1の抵抗を簡単に切断することができ、前記バッファ手段の論理の切り換えを確実なものとして前記スイッチ手段のスイッチング状態の切り換えを確実なものとすることができる。
【0038】
また本発明に係る抵抗装置(7)は、上記抵抗装置(1)〜(5)のいずれかにおいて、前記第2の抵抗が、カッティング容易な抵抗で構成され、前記スイッチ切換手段が、前記第1の抵抗と前記第2の抵抗とによる分圧出力をバッファリングして出力を行うバッファ手段を備えていることを特徴としている。
【0039】
上記抵抗装置(7)によれば、例えば、前記第2の抵抗の値を前記第1の抵抗の値よりも小さい値とすると、前記バッファ手段からLoレベルの信号を確実に出力させることができ、前記スイッチ手段への出力電圧を安定させることができ、前記スイッチ手段のオン抵抗による電圧低下によるスイッチング状態の誤動作を防止して、スイッチング状態を安定化させることができる。
【0040】
また、前記第2の抵抗が、カッティング容易な抵抗で構成されているので、前記第2の抵抗を簡単に切断することができ、前記バッファ手段の論理の切り換えを確実なものとして前記スイッチ手段のスイッチング状態の切り換えを確実なものとすることができる。
【0041】
また本発明に係る抵抗装置(8)は、上記抵抗装置(1)〜(5)のいずれかにおいて、前記第1の抵抗及び前記第2の抵抗がカッティング容易な抵抗で構成され、前記スイッチ切換手段が、前記第1の抵抗と前記第2の抵抗とによる分圧出力をバッファリングして、前記第1の抵抗又は前記第2の抵抗の切断状態に基づいて所定の論理信号の出力を行うバッファ手段を備えていることを特徴としている。
【0042】
上記抵抗装置(8)によれば、前記第1の抵抗及び前記第2の抵抗がカッティング容易な抵抗で構成されているので、前記第1の抵抗又は前記第2の抵抗を容易に切断することができ、前記第1の抵抗又は前記第2の抵抗のどちらか一方を切断することにより、前記バッファ手段の出力論理を任意に選択することができる。また、前記バッファ手段により前記スイッチ手段への出力信号を安定化させることができ、前記スイッチ手段のスイッチング状態を安定化させることができる。
【0043】
また本発明に係る抵抗装置(9)は、上記抵抗装置(6)〜(8)のいずれかにおいて、前記バッファ手段に代えて、コンパレ−タ、MOS単体、インバ−タ、シュミットインバ−タのいずれかが使用されていることを特徴としている。
【0044】
上記抵抗装置(9)によれば、前記バッファ手段に代えて、コンパレ−タ、MOS単体、インバ−タ、シュミットインバ−タのいずれかを使用しても、前記バッファ手段と同様に前記スイッチ手段への出力信号を安定化させることができ、前記スイッチ手段のスイッチング状態を安定化させることができる。
【0045】
また、前記コンパレ−タを使用すれば、前記コンパレ−タの基準電圧を任意の値に設定できるので、前記第1の抵抗と前記第2の抵抗との設定値のバリエ−ションを増やすことができる。また前記インバ−タを使用すれば、回路面積を更に小さくすることができる。
【0046】
また本発明に係る抵抗装置(10)は、上記抵抗装置(6)〜(8)のいずれかにおいて、前記スイッチ切換手段が、前記バッファ手段を複数段含んで構成されているものであることを特徴としている。
【0047】
上記抵抗装置(10)によれば、前記スイッチ切換手段が、前記バッファ手段を複数段含んで構成されているので、前記バッファ手段の数だけ前記第1の抵抗と第2の抵抗とが含まれ、各段毎に抵抗を切断して前記バッファ手段の出力論理を切り換えることができ、前記スイッチ手段のスイッチング状態を切り換えることができる。したがって、前記バッファ手段の段数分だけ抵抗値の再調整を行うことが可能となる。
【0048】
また本発明に係る抵抗装置(11)は、上記抵抗装置(1)〜(10)のいずれかにおいて、切断される前記第1の抵抗又は前記第2の抵抗が、ポリ抵抗であることを特徴としている。
上記抵抗装置(11)によれば、切断される前記第1の抵抗又は前記第2の抵抗が、ポリ抵抗であるので、レ−ザにより容易に切断することができる。
【0049】
また本発明に係る抵抗装置のトリミング方法(2)は、上記抵抗装置(6)〜(10)のいずれかに記載の抵抗装置のトリミング方法であって、前記スイッチ切換手段を構成する前記第1の抵抗又は前記第2の抵抗を切断し、前記スイッチ切換手段から出力する論理信号を切り換えて前記スイッチ手段に出力し、出力された論理信号に基づいて前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整及び/又は出力電圧値の調整を行うことを特徴としている。
【0050】
上記抵抗装置のトリミング方法(2)によれば、前記第1の抵抗又は前記第2の抵抗を切断することにより、前記バッファ手段から前記スイッチ手段に出力される論理信号を切り換え、該論理信号により前記スイッチ手段のスイッチング状態を切り換え、前記トリミング抵抗の接続状態を切り換えられるので、抵抗値の調整及び/又は出力電圧値の調整を容易にしかも正確に行うことができる。また前記バッファ手段が複数段含まれている場合には、抵抗値及び/又は出力電圧値の再調整が可能となる。
【0051】
また本発明に係る抵抗装置(12)は、メイン抵抗と、抵抗の値を調整するためのトリミング抵抗と、該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、該スイッチ手段のスイッチング状態を制御するスイッチ制御手段と、前記スイッチ手段を制御するためのデ−タが記憶された記憶手段とを含んで構成され、前記スイッチ制御手段が、前記記憶手段から読み出したデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【0052】
上記抵抗装置(12)によれば、前記スイッチ制御手段が、前記記憶手段から読み出したデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するので、信頼性を高めることができる。また、該制御信号を複数回出力することもできるので、前記トリミング抵抗の接続状態を切り換えることができ、抵抗値の再調整を行うことができる。また、前記記憶手段から読み出したデ−タを使用するので、動作中の抵抗値の調整も可能となる。また、抵抗の切断処理を必要としないので、レ−ザトリミングのできない製造工程においても抵抗値の調整が可能となる。
【0053】
また本発明に係る抵抗装置(13)は、メイン抵抗と、抵抗の値を調整するためのトリミング抵抗と、該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、該スイッチ手段のスイッチング状態を制御するスイッチ制御手段とを含んで構成され、前記スイッチ制御手段が、外部より入力されたデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【0054】
上記抵抗装置(13)によれば、例えば、外部に別途設けられているマイコン等から前記スイッチ手段の切換デ−タを取り込んで、前記制御信号を前記スイッチ手段に出力して、該スイッチ手段のスイッチング状態を切り換えることができ、外部からのデ−タを活用した制御を行うことができ、前記スイッチ制御手段の処理負担を軽減することができる。
【0055】
また本発明に係る抵抗装置(14)は、上記抵抗装置(13)において、前記スイッチ制御手段が、外部とのデ−タ通信を行うための通信手段を含んで構成され、該通信手段を介して取り込んだデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【0056】
上記抵抗装置(14)によれば、前記通信手段の汎用の通信ポ−トに外部のマイコン等が接続されている通信ラインを接続することで、該通信ラインを介して、外部のマイコン等との通信によりデ−タの伝送を行うことができる。従って、外部のマイコン等からデ−タを取り込むための専用の信号線を前記スイッチ手段の数に応じて設ける必要がなく、通信用の端子があれば良いので、デ−タを入力するための端子数を少なくすることができる。
【0057】
また本発明に係る抵抗装置(15)は、上記抵抗装置(12)〜(14)のいずれかにおいて、前記スイッチ制御手段が、特定の入力信号に対して、予め設定された抵抗値となるように前記スイッチ手段を所定のスイッチング状態に切り換える制御信号を出力するものであることを特徴としている。
【0058】
上記抵抗装置(15)によれば、前記スイッチ制御手段が、特定の入力信号に対して、予め設定された抵抗値となるように前記スイッチ手段を所定のスイッチング状態に切り換える制御信号を出力するので、抵抗値をある固定値に容易に設定することができる。
【0059】
また本発明に係る抵抗装置(16)は、上記抵抗装置(12)〜(15)のいずれかにおいて、所定の使用環境をモニタリングするモニタ−手段が接続され、前記スイッチ制御手段が、前記モニタ−手段でモニタリングされたモニタ−信号に基づいて、抵抗値及び/又は出力電圧値を適切な値に調整するように前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴としている。
【0060】
上記抵抗装置(16)によれば、前記モニタ−信号に応じた抵抗値及び/又は出力電圧値に調整することができ、使用環境の変化に対応できる抵抗装置を提供することができる。
【0061】
また本発明に係る抵抗装置(17)は、上記抵抗装置(16)において、前記モニタ−手段が、電源電圧をモニタリングする電源電圧検出手段を含んでいることを特徴としている。
【0062】
上記抵抗装置(17)によれば、前記モニタ−手段が、電源電圧をモニタリングする電源電圧検出手段を含んでいるので、前記スイッチ制御手段が、電源電圧の変化に応じて、抵抗値及び/又は出力電圧値を適切な値に調整するように前記スイッチ手段のスイッチング状態を切り換える制御信号を出力することができる。したがって、電源電圧の変化に対応できる抵抗装置を提供することができる。
【0063】
また本発明に係る抵抗装置(18)は、上記抵抗装置(16)において、前記モニタ−手段が、使用温度をモニタリングする温度検出手段を含んでいることを特徴としている。
【0064】
上記抵抗装置(18)によれば、前記モニタ−手段が、使用温度をモニタリングする温度検出手段を含んでいるので、前記スイッチ制御手段が、使用温度の変化に応じて、抵抗値及び/又は出力電圧値を適切な値に調整するように前記スイッチ手段のスイッチング状態を切り換える制御信号を出力することができる。したがって、使用温度の変化に対応できる抵抗装置を提供することができる。
【0065】
また本発明に係る抵抗装置(19)は、上記抵抗装置(1)〜(18)のいずれかの前記スイッチ切換手段と、前記スイッチ手段と、前記トリミング抵抗と、前記スイッチ制御手段とのいずれかを組み合わせて使用するものであることを特徴としている。
【0066】
上記抵抗装置(19)によれば、上記抵抗装置(1)〜(18)における効果に加え、さらに、前記スイッチ手段のスイッチング状態の切り換えの組み合わせを増やすことができ、抵抗値の調整幅をさらに広げることができ、より正確な抵抗値への微調整が可能となる。
【0067】
また本発明に係る電源回路(1)は、上記抵抗装置(1)〜(19)のいずれかを含んで構成されていることを特徴としている。
上記電源回路(1)によれば、製造段階で生じた抵抗値のばらつきを調整して、高精度に調整された電源電圧を負荷に供給することができ、該負荷の動作精度を高め、該負荷の行う制御の安定性を向上させることができる。
【0068】
【発明の実施の形態】
以下、本発明に係る抵抗装置、該抵抗装置のトリミング方法及び電源回路の実施の形態を図面に基づいて説明する。
図1は、実施の形態(1)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【0069】
図中1は、バッテリを示しており、バッテリ1の一端は接地され、他端は電源回路の電源入力端子VINに接続されている。電源入力端子VINは、トランジスタTR2の入力(エミッタ)に接続され、トランジスタTR2の出力(コレクタ)は、電源供給ライン3を介して所定の負荷(図示せず)に接続されるようになっている。
【0070】
電源供給ライン3は、分岐して抵抗群を含んで構成される分圧検出部4に接続されている。また、分圧検出部4は、分圧された電圧を出力するための分圧取出ライン5を介して、誤差アンプAMP6の反転入力端子−に接続され、誤差アンプAMP6の非反転入力端子+は、基準電圧源Vrefに接続されている。そして
誤差アンプAMP6の出力側は、トランジスタTR2の制御端子(ベ−ス)に接続されている。
【0071】
また電源電圧VCCと接地との間にスイッチ切換部7が配設されており、スイッチ切換部7は信号ライン8を介して分圧検出部4に接続され、分圧検出部4とスイッチ切換部7とを含んで抵抗装置9が構成されている。
これらトランジスタTR2、分圧検出部4、誤差アンプAMP6、基準電圧源Vref、及びスイッチ切換部7を含んでIC化された電源回路が構成されている
。
【0072】
次に電源回路の動作を説明する。トランジスタTR2からの出力電圧を分圧検出部4で分圧し、分圧された電圧を誤差アンプAMP6が基準電圧源Vrefの基
準電圧と等しくなるようにフィ−ドバック制御してトランジスタTR2のベ−スに出力し、出力電圧が所定の電圧値となるように制御している。
【0073】
分圧検出部4を構成する抵抗群の抵抗値は、製造プロセスによってバラツキが生じやすく、出力電圧に厳しい精度が要求される場合には、分圧するための抵抗比を高精度に調整するために抵抗値の調整が行われる。
【0074】
本実施の形態に係る電源回路は、負荷への供給電圧の出力精度を向上させるため、電源回路の製造後に分圧検出部4を構成する抵抗群の抵抗比を高精度に調整できる点にその特徴があり、以下、特徴部分である抵抗装置9の回路構成と分圧検出部4の抵抗群のトリミング方法とについて説明する。
【0075】
図2は、抵抗装置の第1の実施形態を示す回路図である。
分圧検出部4は、メイン抵抗RM 1とトリミング抵抗RT1とメイン抵抗RM
2とが直列に接続された抵抗群を含んで構成されている。トリミング抵抗RT1には、スイッチ切換部7からの制御信号により接断状態が変化するアナログスイッチS1が並列に接続されている。なお、ここではHレベル信号によりON(接続状態)に切り換わるアナログスイッチが採用されているものとする。
【0076】
トリミング抵抗RT1、メイン抵抗RM2間には、分圧電圧を誤差アンプAMP6に出力するための分圧取出ライン5が接続されている。なおメイン抵抗RM1、RM2、及びトリミング抵抗RT1の抵抗の種類に特に制限はなく、例えば、基板内に形成される拡散抵抗や基板上に形成されるポリ抵抗等が採用され得る。
【0077】
スイッチ切換部7は、電源電圧VCC側の第1の抵抗RS1と接地側の第2の抵
抗RS2とが直列に接続され、第1の抵抗RS1、第2の抵抗RS2間の分圧信号が、信号ライン8を介してアナログスイッチS1に出力されるように接続されている。本実施の形態では、第1の抵抗RS 1が、レ−ザによる切断容易な抵抗
、例えばポリ抵抗から構成されており、第1の抵抗RS1は、第2の抵抗RS2より抵抗値が小さく、第1の抵抗RS1と第2の抵抗RS2との抵抗比が十分大きくなるように設定されている。
【0078】
次に、抵抗装置9における分圧検出部4とスイッチ切換部7とで行われるトリミング処理動作について説明する。なお本トリミング処理動作は、電源回路製造後の回路特性を評価するテスト工程において行われる。
【0079】
図2に示した状態を初期状態とすると、スイッチ切換部7では、第1の抵抗RS1と第2の抵抗RS2とが接続されている状態であるので、電源電圧に近い分圧電圧(Hレベル信号)がアナログスイッチS1に出力される。したがって、アナログスイッチS1はON(接続)され、トリミング抵抗RT1が短絡された状態となり、メイン抵抗RM1とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0080】
そして、電源回路の出力電圧を測定しながら、分圧検出部4の抵抗値の調整が必要であると判断すれば、スイッチ切換部7を構成する第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0081】
スイッチ切換部7では、第1の抵抗RS1が切断され、信号ライン8が、第2の抵抗RS2を介して接地されるため、0V電圧(Lレベル信号)がアナログスイッチS1に出力される。したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0082】
上記抵抗装置9の第1の実施形態によれば、スイッチ切換部7の第1の抵抗RS1が切断されることにより、アナログスイッチS1のスイッチング状態を切り換えて、抵抗値の調整が行われるので、トリミング抵抗RT1を直接切断することなく、抵抗値を調整することができる。したがって、トリミング抵抗RT1に任意の抵抗材料を用いることができる。
また、第1の抵抗RS1及び第2の抵抗RS2は、分圧信号を出力するためのものなので、大まかな値に設定することができ、回路基板に非常に小さな面積でパタ−ン形成することができ、回路面積を小さくすることができる。
また、スイッチ切換部7からの分圧信号を変化させてアナログスイッチS1のスイッチング状態を切り換えることにより抵抗値の調整が行われるので、厚膜トリミング法のようにトリミング抵抗が十分に切断されずに、残留抵抗が残るという問題が生じることもなく、正確な抵抗値の調整が可能となる。
【0083】
図3は、抵抗装置の第2の実施形態を示す回路図である。
分圧検出部4aは、メイン抵抗RM1と、異なる抵抗値を有するトリミング抵抗RT1、RT2、RT3と、メイン抵抗RM2とが直列に接続された抵抗群を含んで構成されている。トリミング抵抗RT1、RT2、RT3には、それぞれ並列にアナログスイッチS1、S2、S3が接続されている。トリミング抵抗RT3、メイン抵抗RM2間には、分圧を誤差アンプAMP6に出力するための分圧取出ライン5が接続されている。なおメイン抵抗RM1、RM2、及びトリミング抵抗RT1、RT2、RT3の抵抗の種類に特に制限はなく、ポリ抵抗や拡散抵抗等が採用され得る。
【0084】
スイッチ切換部7aは、上記第1の実施形態における電源電圧VCC側の第1の抵抗RS1と、接地側の第2の抵抗RS2とが直列に接続された切換手段が、各アナログスイッチS1、S2、S3に対応して配設されている。各切換手段の第1の抵抗RS1、第2の抵抗RS2の分圧信号が、各信号ライン8a、8b、8cを介して対応するアナログスイッチS1、S2、S3に出力されるように接続されている。
【0085】
次に、抵抗装置9aにおける分圧検出部4aとスイッチ切換部7aとで行われるトリミング処理動作について説明する。
図3に示した状態を初期状態とすると、スイッチ切換部7aでは、すべての切換手段の第1の抵抗RS1と第2の抵抗RS2とが接続された状態であるので、電源電圧に近い分圧(Hレベル信号)が各アナログスイッチS1、S2、S3に出力される。したがって、アナログスイッチS1、S2、S3は全てON状態となり、トリミング抵抗RT1、RT2、RT3が全て短絡された状態となり、メイン抵抗RM1とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して、誤差アンプAMP6に出力される。
【0086】
そして、電源回路の出力電圧を測定しながら、分圧検出部4aの抵抗値の調整が必要であると判断すれば、調整の必要なトリミング抵抗を決定し、該トリミング抵抗に並列に接続されたアナログスイッチに対応する切換手段の第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0087】
例えば、アナログスイッチS1に対応する切換手段の第1の抵抗RS1が切断された場合、信号ライン8aは、第2の抵抗RS2を介して接地され、0V電圧(Lレベル信号)がアナログスイッチS1に出力される。したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となる。また、アナログスイッチS2、S3に対応する切換手段の第1の抵抗RS
1は切断されていないので、Hレベル信号が出力され、アナログスイッチS2、S3はON状態のままで、トリミング抵抗RT2、RT3は短絡状態のままとなり、分圧抵抗はメイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗と、メイン抵抗RT2とによる分圧が分圧取出ライン5を介して誤差アンプ6に出力される。
【0088】
上記抵抗装置9aの第2の実施形態によれば、トリミング抵抗RT1、RT2、RT3がメイン抵抗RM1に対して直列に接続されているので、さらに抵抗値の調整幅を広げることができる。
また、スイッチ切換部7aを構成する各切換手段の第1の抵抗RS1の切断は、調整しようとする抵抗値(トリミング抵抗)に合わせて適宜選択して行うことができる。また、トリミング抵抗RT1、RT2、RT3の抵抗値に重み付け、例えば、抵抗比を1:2:4と等比級数的に重み付けを行ってもよく、トリミング抵抗の抵抗値に重み付けを行うことにより、アナログスイッチS1、S2、S3のスイッチング状態の組み合わせにより抵抗値の微調整をさらに容易に行うことが可能となる。
【0089】
図4は、抵抗装置の第3の実施形態を示す回路図である。
分圧検出部4bは、メイン抵抗RM1とメイン抵抗RM2とが直列に接続され、メイン抵抗RM1には、異なる抵抗値を有するトリミング抵抗RT1、RT2、RT3が並列に接続された抵抗群を含んで構成されている。各トリミング抵抗RT1、RT2、RT3には、それぞれアナログスイッチS1、S2、S3が直列に接続されている。なおメイン抵抗RM1、RM2、及びトリミング抵抗RT1、RT2、RT3の抵抗の種類に特に制限はなく、ポリ抵抗や拡散抵抗が採用され得る。
【0090】
スイッチ切換部7bは、上記第1の実施形態における電源電圧VCC側の第1の抵抗RS1と、接地側の第2の抵抗RS2とが直列に接続された切換手段が、各アナログスイッチS1、S2、S3に対応して配設され、各切換手段の第1の抵抗RS1、第2の抵抗RS2間の分圧信号が、各信号ライン8a、8b、8cを介して対応する各アナログスイッチS1、S2、S3に出力されるように接続されている。
【0091】
次に、抵抗装置9bにおける分圧検出部4bとスイッチ切換部7bとで行われるトリミング処理動作について説明する。
図4に示した状態を初期状態とすると、スイッチ切換部7bでは、すべての切換手段の第1の抵抗RS1と第2の抵抗RS2とが接続された状態であるので、電源電圧に近い分圧(Hレベル信号)が各アナログスイッチS1、S2、S3に出力される。したがって、各アナログスイッチS1、S2、S3は全てON状態となり、トリミング抵抗RT1、RT2、RT3が全て接続された状態となり、並列に接続されたメイン抵抗RM1とトリミング抵抗RT1、RT2、RT3との合成抵抗値に調整され、該合成抵抗と、メイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプ6に出力される。
【0092】
そして、電源回路の出力電圧を測定しながら、分圧検出部4bの抵抗値の調整が必要であると判断すれば、調整の必要なトリミング抵抗を決定し、該トリミング抵抗に直列に接続されたアナログスイッチに対応する切換手段の第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0093】
例えば、アナログスイッチS3に対応する切換手段の第1の抵抗RS1が切断された場合、信号ライン8cは、第2の抵抗RS2を介して接地され、0V電圧(Lレベル信号)がアナログスイッチS3に出力される。したがって、アナログスイッチS3はOFF(開放)され、トリミング抵抗RT3が接続されていない状態となる。またアナログスイッチS1、S2に対応する切換手段の第1の抵抗RS1は切断されていないので、Hレベル信号が出力され、アナログスイッチS1、S2は、ON状態で、トリミング抵抗RT1、RT2は接続状態のままとなり、分圧抵抗は、並列に接続されたメイン抵抗RM1とトリミング抵抗RT1、RT2との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗と、メイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプ6に出力される。
【0094】
上記抵抗装置9bの第3の実施形態によれば、トリミング抵抗RT1、RT2、RT3がメイン抵抗RM1に対して並列に接続されているので、さらに抵抗値の調整幅を広げることができる。
【0095】
図5は、抵抗装置の第4の実施形態を示す回路図である。
分圧検出部4cは、メイン抵抗RM1と、異なる抵抗値を有するトリミング抵抗RT1、RT2と、メイン抵抗RM2とが直列に接続された抵抗群を含んで構成されている。
【0096】
誤差アンプAMP6の反転出力端子−に所定の分圧を出力するための分圧取出ライン5が、各抵抗間に接続されており、分圧取出ライン5には、分圧点を切り換えるためのアナログスイッチS4、S5、S6が配設されている。なおメイン抵抗RM1、RM2及びトリミング抵抗RT1、RT2の抵抗の種類に特に制限はなく、ポリ抵抗や拡散抵抗が採用され得る。
【0097】
スイッチ切換部7cは、上記第1の実施形態における電源電圧VCC側の第1の抵抗RS1と、接地側の第2の抵抗RS2とが直列に接続された切換手段が、各アナログスイッチS4、S5、S6に対応して配設され、各切換手段の第1の抵抗RS1、第2の抵抗RS2間の分圧信号が、各信号ライン8a、8b、8cを介して対応する各アナログスイッチS4、S5、S6に出力されるように接続されている。
【0098】
次に、抵抗装置9cにおける分圧検出部4cとスイッチ切換部7cとで行われるトリミング処理動作について説明する。
図5に示した状態を初期状態とすると、スイッチ切換部7cでは、すべての切換手段の第1の抵抗RS1と第2の抵抗RS2とが接続されている状態であるので、電源電圧に近い分圧(Hレベル信号)が各アナログスイッチS4、S5、S6に出力される。したがって、各アナログスイッチS4、S5、S6は全てON状態となっている。
【0099】
そして、電源回路の出力電圧を測定しながら、分圧検出部4cの分圧値の調整が必要であると判断すれば、所定の分圧の出力が可能な分圧点を決定し、決定された分圧点からの分圧の出力ができるように、対応する切換手段の第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0100】
例えば、トリミング抵抗RT2を短絡状態として、トリミング抵抗RT1、メイン抵抗RM2間を分圧点とすることで所望の分圧を出力することができる場合、スイッチ切換部7cでは、アナログスイッチS4に対応する第1の抵抗RS1がレ−ザで切断され、信号ライン8aは、第2の抵抗RS2を介して接地され、0V電圧(Lレベル信号)がアナログスイッチS4に出力される。
【0101】
したがって、アナログスイッチS4はOFF(開放)され、他のアナログスイッチS5、S6はON状態のままとなり、分圧点がトリミング抵抗RT2、メイン抵抗RM2間に切り換えられ、分圧抵抗が、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗と、メイン抵抗RM2とによる分圧が分圧取出ライン8を介して誤差アンプAMP6に出力される。
【0102】
上記抵抗装置9cの第4の実施形態によれば、各アナログスイッチS1、S2、S3のスイッチング状態を切り換えることにより、トリミング抵抗RT1、RT2を含む抵抗群の分圧点を適切に切り換えることができ、高精度な抵抗比の調整が可能となり、所望の分圧を精度よく取り出すことができる。
【0103】
図6は、抵抗装置の第5の実施形態を示す回路図である。但し、分圧検出部4は、上記第1の実施形態で説明したものと同様であるので、同一符号を付し、ここではその説明を省略することとする。
【0104】
スイッチ切換部7dは、直列に接続された電源電圧VCC側の第1の抵抗RS1と、接地側の第2の抵抗RS2と、第1の抵抗RS1、第2の抵抗RS2間の分圧信号をバッファリングするバッファ手段10とを含んで構成され、バッファ手段10からの信号が信号ライン8を介してアナログスイッチS1に出力されるように接続されている。なお、第1の抵抗RS1は、レ−ザによる切断容易な抵抗、例えばポリ抵抗から構成され、第1の抵抗RS1は、第2の抵抗RS2より抵抗値が小さく、第1の抵抗RS1と第2の抵抗RS2との抵抗比が十分大きくなるように設定されている。
【0105】
次に、抵抗装置9dにおける分圧検出部4とスイッチ切換部7dとで行われるトリミング処理動作について説明する。
図6に示した状態を初期状態とすると、スイッチ切換部7dでは、第1の抵抗RS1と第2の抵抗RS2とが接続されている状態であるので、電源電圧に近い分圧がバッファ手段10に入力され、バッファ手段10でHレベルと判断されると、Hレベル信号がアナログスイッチS1に出力される。
【0106】
したがって、アナログスイッチS1はONされ、トリミング抵抗RT1が短絡された状態に調整され、メイン抵抗RM1とメイン抵抗RM2との分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0107】
そして、電源回路の出力電圧を測定しながら、分圧検出部4の抵抗値の調整が必要であると判断すれば、スイッチ切換部7dを構成する第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0108】
スイッチ切換部7dでは、第1の抵抗RS1が切断されるので、バッファ手段10は、第2の抵抗RS2を介して接地され、0V電圧(Lレベル信号)がバッファ手段10に入力され、バッファ手段10でLレベルと判断されると、Lレベル信号がアナログスイッチS1に出力される。
【0109】
したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗とメイン抵抗RM 2とに分割され、前記合成抵抗とメイン抵
抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0110】
上記抵抗装置9dの第5の実施形態によれば、バッファ手段10からHiレベル信号を確実に出力させることができ、アナログスイッチS1への出力電圧を安定させることができ、アナログスイッチS1のオン抵抗による電圧低下によるスイッチング状態の誤動作を防止して、スイッチング状態を安定化させることができる。
【0111】
また、第1の抵抗RS1が、カッティング容易なポリ抵抗で構成されているので、第1の抵抗RS1を簡単に切断することができ、バッファ手段10の論理の切り換えを確実なものとしてアナログスイッチS1のスイッチング状態の切り換えを確実なものとすることができる。
【0112】
図7は、抵抗装置の第6の実施形態を示す回路図である。但し、分圧検出部4は、上記第1の実施形態で説明したものと同様であるので、同一符号を付し、ここではその説明を省略することとする。
【0113】
第6の実施形態の抵抗装置9eと第5の実施形態の抵抗装置9dとが相違するのは、スイッチ切換部7eの構成であり、スイッチ切換部7eでは、第2の抵抗RS2が、レ−ザで切断容易な抵抗、例えばポリ抵抗から構成され、第2の抵抗RS2が、第1の抵抗RS1より抵抗値が十分小さく、第1の抵抗RS1と第2の抵抗RS2との抵抗比が十分大きくなるように設定されている。したがって、バッファ手段10がLレベル電圧をバッファリングして、Lレベル信号を確実に出力できるようになっている。
【0114】
次に、抵抗装置9eにおける分圧検出部4とスイッチ切換部7eとで行われるトリミング処理動作について説明する。
図7に示した状態を初期状態とすると、スイッチ切換部7eでは、第1の抵抗RS1と第2の抵抗RS2とが接続されている状態であるので、0Vに近い分圧がバッファ手段10に入力され、Lレベルと判断されると、Lレベル信号がアナログスイッチS1に出力される。
【0115】
したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗と、メイン抵抗RT2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0116】
そして、電源回路の出力電圧を測定しながら、分圧検出部4の抵抗値の調整が必要であると判断すれば、スイッチ切換部7eを構成する第2の抵抗RS2(ポリ抵抗)をレ−ザで切断する。
【0117】
スイッチ切換部7eでは、第2の抵抗RS2が切断され、バッファ手段10は、第1の抵抗RS1を介して電源電圧VCC側に接続され、Hレベル電圧がバッフ
ァ手段10に入力され、Hレベルと判断されると、Hレベル信号がアナログスイッチS1に出力される。
【0118】
したがって、アナログスイッチS1はONされ、トリミング抵抗RT1が短絡された状態となり、分圧抵抗は、メイン抵抗RM1とRM2とに分割され、メイン抵抗RM1とRM2とよる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0119】
上記抵抗装置9eの第6の実施形態によれば、バッファ手段10からLoレベル信号を確実に出力させることができ、上記第5の実施形態と略同様の効果を得ることができる。
なお、抵抗装置9dと抵抗装置9eとにおけるスイッチ切換部7d、7eとでは、第1の抵抗RS1又は第2の抵抗RS2のどちらか一方がレ−ザで切断容易な抵抗から構成されている場合について説明したが、別の実施形態によれば、第1の抵抗RS1及び第2の抵抗RS2をレ−ザで切断容易な抵抗で構成してもよく、切断する抵抗を選択することで、バッファ手段10の出力論理を任意に選択することができる。
【0120】
図8は、抵抗装置の第7の実施形態を示す回路図である。但し、分圧検出部4は、上記第1の実施形態で説明したものと略同様であるので、同一機能を有する構成部品には同一符号を付し、ここではその説明を省略することとする。
【0121】
スイッチ切換部7fは、直列に接続された電源電圧VCC側の第1の抵抗RS1と、接地側の第2の抵抗RS2と、第1の抵抗RS1、第2の抵抗RS2間の分圧を基準電圧源Vref1の基準電圧と比較するコンパレ−タ11とを含んで構成され、コンパレ−タ11からの出力信号が信号ライン8を介してアナログスイッチS1に出力されるように接続されている。なお、第1の抵抗RS1は、レ−ザで切断容易な抵抗、例えばポリ抵抗から構成され、第1の抵抗RS1と、第2の抵抗RS2との抵抗比は、基準電圧源Vref1の設定電圧に応じて、種々の抵抗比に設定することができる。ここでは、一例として、基準電圧源Vref1の基準電圧を1.25V、電源電圧を5V、第1の抵抗RS1と第2の抵抗RS2との抵抗比が1:1に設定されたものとして以下説明する。
【0122】
次に、抵抗装置9fにおける分圧検出部4とスイッチ切換部7fとで行われるトリミング処理動作について説明する。
図8に示した状態を初期状態とすると、スイッチ切換部7fでは、第1の抵抗RS1と第2の抵抗RS2とが接続されている状態であるので、第1の抵抗RS1と第2の抵抗RS2との分圧(2.5V)がコンパレ−タ11の反転出力端子−に入力される。
【0123】
コンパレ−タ11では、入力された分圧と非反転出力端子+に入力される基準電圧(1.25V)とを比較し、分圧の方が基準電圧よりも高いと判断して、コンパレ−タ11の出力端子からLレベル信号をアナログスイッチS1に出力する。したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗値と、メイン抵抗RM2とに分圧され、前記合成抵抗と、メイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0124】
そして、電源回路の出力電圧を測定しながら、分圧検出部4の抵抗値の調整が必要であると判断すれば、スイッチ切換部7fの第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0125】
スイッチ切換部7fでは、第1の抵抗RS1が切断され、コンパレ−タ11の反転出力端子−は、第2の抵抗RS2を介して接地され、0V信号が入力される。コンパレ−タ11では、入力されたOV信号と基準電圧(1.25V)とを比較して、基準電圧の方が、0V信号よりも高いと判断し、コンパレ−タ11の出力端子からHレベル信号をアナログスイッチS1に出力する。
【0126】
したがって、アナログスイッチS1はONされ、トリミング抵抗RT1が短絡された状態となり、分圧抵抗は、メイン抵抗RM1とメイン抵抗RM2とに分割され、メイン抵抗RM1とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0127】
上記抵抗装置9fの第7の実施形態によれば、上記第5、第6の実施形態におけるバッファ手段10に代えて、コンパレ−タ11を使用しても、アナログスイッチS1への出力信号を安定化させることができ、アナログスイッチS1のスイッチング状態を安定化させることができる。また、コンパレ−タ11の基準電圧源Vref1の設定電圧に応じて、第1の抵抗RS1と第2の抵抗RS2との抵抗値の設定値を変えることができる。また、コンパレ−タ11の他に、MOS単体
、インバ−タ、シュミットインバ−タのいずれかを使用しても、上記同様の効果を得ることができる。
【0128】
図9は、抵抗装置の第8の実施形態を示す回路図である。但し、分圧検出部4は、上記第1の実施形態で説明したものと略同様であるので、同一機能を有する構成部品には同一符号を付し、ここではその説明を省略することとする。
【0129】
スイッチ切換部7gは、第1の抵抗RS 1と第2の抵抗RS2との間の分圧を
バッファリングする第1〜第3のバッファ手段10a、10b、10cを含んで構成されている。なお、第1の抵抗RS1は、レ−ザで切断容易な抵抗、例えばポリ抵抗から構成され、第1の抵抗RS1は、第2の抵抗RS2より抵抗値が十分小さく、第1の抵抗RS1と第2の抵抗RS2との抵抗比が十分大きくなるように設定されている。
【0130】
次に、抵抗装置9gにおける分圧検出部4とスイッチ切換部7gとで行われるトリミング処理動作について説明する。
図9に示した状態を初期状態とすると、スイッチ切換部7gでは、第1の抵抗RS1と第2の抵抗RS2とがすべて接続されている状態であるので、電源電圧に近い分圧が第1のバッファ手段10aに入力され、第1のバッファ手段10aからHレベル信号が出力され、次段の第1の抵抗RS1を介して、第2のバッファ手段10bに、Hレベル信号が入力され、第2のバッファ手段10bからHレベル信号が出力され、次段の第1の抵抗RS1を介して、第3のバッファ手段10cにHレベル信号が入力され、第3のバッファ手段10cから、Hレベル信号がアナログスイッチS1に出力される。
【0131】
したがって、アナログスイッチS1はONされ、トリミング抵抗RT1が短絡された状態となり、分圧抵抗は、メイン抵抗RM1とメイン抵抗RM2とに分割され、メイン抵抗RM1とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0132】
そして、電源回路の出力電圧を測定しながら、分圧検出部4の抵抗値の調整が必要であると判断すれば、スイッチ切換部7gの第1のバッファ手段10aの入力側の第1の抵抗RS1(ポリ抵抗)をレ−ザで切断する。
【0133】
第1のバッファ手段10aの入力側の第1の抵抗RS1が切断されると、第1のバッファ手段10aの入力側は第2の抵抗RS2を介して接地され、0V電圧が第1のバッファ手段10aに入力され、第1のバッファ手段10aからLレベル信号が出力され、次段の第1の抵抗RS1を介して、第2のバッファ手段10bにLレベル信号が入力され、第2のバッファ手段10bからLレベル信号が出力され、次段の第1の抵抗RS1を介して、第3のバッファ手段10cにLレベル信号が入力され、第3のバッファ手段10cから、Lレベル信号がアナログスイッチS1に出力される。
【0134】
したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに分割され、前記合成抵抗値と、メイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0135】
抵抗装置9gの特徴点は、一旦調整されたトリミング抵抗RT1の接続状態を再度切り換えて抵抗値の再調整が行える点にあり、以下抵抗値の再調整を行う処理について説明する。
【0136】
上記処理に引き続き、第2のバッファ手段10bの入力側の第1の抵抗RS1を切断すると、第2のバッファ手段10bの入力側は第2の抵抗RS2を介して電源側に接続されるので、第2のバッファ手段10bからHレベル信号が出力され、次段の第1の抵抗RS1を介して、第3のバッファ手段10cにHレベル信号が入力され、第3のバッファ手段10cから、Hレベル信号がアナログスイッチS1に出力される。
【0137】
したがって、アナログスイッチS1はONされ、トリミング抵抗RT1が短絡された状態に再調整され、分圧抵抗が、メイン抵抗RM1とメイン抵抗RM2とに再分割され、メイン抵抗RM1とメイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0138】
また、さらにトリミング抵抗RT1の再調整(短絡状態から接続状態への再調整)を行う場合は、第3のバッファ手段10cの入力側の第1の抵抗RS1を切断すると、第3のバッファ手段10cの入力側は第2の抵抗RS2を介して接地されるので、第3のバッファ手段10cからLレベル信号がアナログスイッチS1に出力される。
【0139】
したがって、アナログスイッチS1はOFF(開放)され、トリミング抵抗RT1が接続された状態となり、分圧抵抗は、メイン抵抗RM1とトリミング抵抗RT1との合成抵抗と、メイン抵抗RM2とに再分割され、前記合成抵抗と、メイン抵抗RM2とによる分圧が分圧取出ライン5を介して誤差アンプAMP6に出力される。
【0140】
上記抵抗装置9gの第8の実施形態によれば、スイッチ切換部7gが、複数のバッファ手段10a〜10cを含んで構成されているので、各バッファ段毎に抵抗を切断してバッファ手段の出力論理を切り換えることができ、アナログスイッチS1のスイッチング状態を切り換えることができる。したがって、バッファ段数分だけ抵抗値の再調整を行うことが可能となる。
【0141】
また、上記抵抗装置9、9a〜9gのいずれかを含んで構成される電源回路によれば、高精度の電源電圧を所定の負荷に供給することができ、前記負荷の動作精度を高め、該負荷の制御をより一層安定化させることができる。
【0142】
なお、上記分圧検出部4及び4a〜4cを構成するメイン抵抗RM1、RM2とトリミング抵抗RT1、RT2、RT3との配列は、上記実施形態に限定されるものではなく、上記第1〜第8の実施形態を種々組み合わせた配列とすることもできる。また、アナログスイッチS1、S21、S3の接続も各トリミング抵抗に対応して設ける他に、複数のトリミング抵抗を一度に短絡させることができるように接続されていても良く、トリミング抵抗、アナログスイッチは、調整する抵抗幅等を考慮して、種々組み合わせることが可能である。
【0143】
図10は、実施の形態(2)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。但し実施の形態(2)に係る抵抗装置の構成については、図1に示した抵抗装置におけるスイッチ切換部7の代わりにスイッチ制御部22と、記憶部23とを新たに設けた以外は、略同様の構成となっているので、異なる機能を有するスイッチ制御部22と、記憶部23とには異なる符号を付し、他の同一機能を有する構成部品には同一符号を付し、ここではその説明を省略することとする。
【0144】
抵抗装置20は、分圧検出部21と、スイッチ制御部22と、記憶部23とを含んで構成されている。
分圧検出部21は、図3に示した分圧検出部4aと略同様の構成のものが採用され、メイン抵抗RM1と3つのトリミング抵抗RT1、RT2、RT3と、メイン抵抗RM2とが直列に接続され、各トリミング抵抗RT1、RT2、RT3に対応してアナログスイッチS1、S2、S3が並列に接続されている。メイン抵抗RM2の上流側には、誤差アンプAMP6の反転出力端子−に分圧を出力するための分圧取出ライン5が接続されている。
【0145】
スイッチ制御部22は、記憶部23からアナログスイッチS1、S2、S3のスイッチング状態の切り換えを制御するためのデ−タ(切換デ−タ)を読み出して、アナログスイッチS1、S2、S3にスイッチング状態を切り換える制御信号を出力する制御を行うもので、所定の論理が組まれた論理回路を含んで構成されている。
【0146】
図11は、スイッチ制御部22への入力論理と抵抗値との関係を示した論理テ−ブルである。なおここでは、メイン抵抗RM1の抵抗値が1R、トリミング抵抗RT1、RT2、RT3の抵抗値が1R、2R、4Rにそれぞれ設定されているものとして説明する。また、A、B、Cは、スイッチ制御部22の入力ポ−トをそれぞれ示しており、アナログスイッチS1、S2、S3に対応する切換デ−タが入力されるようになっている。
【0147】
この論理テ−ブルによれば、ポ−トA、B、Cからの入力が全て1、すなわち、ポ−トA、B、Cから全てH信号が入力された場合は、アナログスイッチS1、S2、S3は全てON(接続)され、メイン抵抗RM1からトリミング抵抗RT3までの合成抵抗は、1Rに調整される(図10に示した状態)。また、ポ−トAからの入力が0で、ポ−トB、Cからの入力が1、すなわちポ−トAにL信号、ポ−トB、CにH信号が入力された場合は、アナログスイッチS1は、OFFされ、アナログスイッチS2、S3は、ONされるので、メイン抵抗RM1からトリミング抵抗RT3までの合成抵抗は、2Rに調整される。以下、ポ−トA、B、Cからの入力が全て0の場合を除き、入力ポ−トへの入力デ−タに応じてアナログスイッチS1、S2、S3のスイッチング状態が切り換えられ、抵抗値の調整が行われるようになっている。
【0148】
ポ−トA、B、Cからの入力が全て0の場合、通常の論理であれば、アナログスイッチS1、S2、S3を全てOFFする制御信号を出力するものとなるが、この論理テ−ブルには、ポ−トA、B、Cからの入力が全て0の場合、抵抗値をある固定値に設定する論理が組まれており、ここではメイン抵抗RM1からトリミング抵抗RT3までの合成抵抗が4Rとなるように論理が組まれている。
【0149】
記憶部23は、アナログスイッチS1、S2、S3のスイッチング状態を切り換えるためのデ−タが記憶されており、ROMやRAM等で構成されている。
【0150】
次に電源回路の製造後に行われる抵抗装置20のスイッチ制御部22の行う分圧検出部21の抵抗群のトリミング処理動作について図12に示したフロ−チャ−トに基づいて説明する。なお、ここでは、図10に示した状態(アナログスイッチS1、S2、S3がすべてONの状態)を初期状態として説明する。
【0151】
ステップS1では、出力電圧値の取り込みを行い、ステップS2に進む。ステップS2では、取り込んだ出力電圧値に基づいて、抵抗値の調整が必要か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップS3に進む。ステップS3では、出力電圧値に基づいて、調整するトリミング抵抗の組み合わせの演算処理を行い、その後ステップS4に進む。
【0152】
ステップS4では、記憶部23から調整するトリミング抵抗の組み合わせに対応するアナログスイッチのスイッチング状態を切り換えるための切換デ−タの読出処理を行い、その後ステップS5に進む。
【0153】
ステップS5では、読み出したアナログスイッチの切換デ−タに基づいて、各アナログスイッチS1、S2、S3にスイッチング状態を切り換える制御信号(アナログスイッチをONするHレベル信号、又はOFFにするLレベル信号)を出力し、各アナログスイッチS1、S2、S3のスイッチング状態を切り換え(OFFからONに、又はONからOFFに)、各トリミング抵抗RT1、RT2、RT3を短絡状態又は接続状態として、所定の出力電圧値が得られるように抵抗値の調整を行い、ステップS1に戻る。
一方、ステップS1において、抵抗値の調整が必要ないと判断すれば、処理を終了する。
【0154】
上記実施の形態(2)に係る抵抗装置によれば、スイッチ制御部22が、記憶部23から読み出したデ−タに基づいて、アナログスイッチS1、S2、S3のスイッチング状態を切り換える制御信号を出力するので、信頼性を高めることができる。また、該制御信号を複数回出力することもできるので、トリミング抵抗RT1、RT2、RT3の接続状態を切り換えることができ、抵抗値の再調整を行うことができる。また、記憶部23から読み出したデ−タを使用するので、動作中の抵抗値の調整も可能となる。また、抵抗の切断処理を必要としないので、レ−ザトリミングのできない製造工程においても抵抗値の調整が可能となる。
【0155】
また、スイッチ制御部22には、特定の入力信号に対して、予め設定された抵抗値となるようにアナログスイッチS1、S2、S3を所定のスイッチング状態に切り換える制御信号を出力する論理が組まれているので、抵抗値をある固定値に容易に設定することができる。
【0156】
図13は、実施の形態(3)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
実施の形態(3)に係る抵抗装置と、実施の形態(2)に係る抵抗装置とが相違するのは、スイッチ制御部22Aであり、実施の形態(2)では、抵抗装置20に設けられた記憶部23からアナログスイッチS1、S2、S3の切換デ−タを読み出して、アナログスイッチS1、S2、S3のスイッチング状態を制御する制御信号を出力するようになっているのに対し、実施の形態(3)では、抵抗装置20Aに記憶部を設けず、スイッチ制御部22Aでは、外部のマイコン30から出力された切換デ−タを取り込んで、アナログスイッチS1、S2、S3のスイッチング状態を制御する制御信号を出力するようになっている。
【0157】
スイッチ制御部22Aは、アナログスイッチS1、S2、S3に対応した切換デ−タを取り込むための入力端子24a、24b、24cを介してマイコン30と接続されている。
【0158】
マイコン30は、電源回路の出力電圧値を取り込みながら、抵抗値の調整が必要であるか否かを判断して、抵抗値の調整が必要である場合に、各アナログスイッチS1、S2、S3を切り換える切換デ−タを各入力端子24a、24b、24cを介してスイッチ制御部22Aに出力する機能を備えている。
【0159】
スイッチ制御部22Aは、マイコン30から各入力端子24a、24b、24cを介して入力された切換デ−タに基づいて、アナログスイッチS1、S2、S3にスイッチング状態を切り替える制御信号を出力する制御を行うものであり、所定の論理が組まれた論理回路を含んで構成されている。
【0160】
次に、抵抗装置20Aにおけるスイッチ制御部22Aと外部のマイコン30との行うトリミング処理動作について図14に示したフロ−チャ−トに基づいて説明する。なお、ここでは、図13に示した状態(アナログスイッチS1、S2、S3がすべてONの状態)を初期状態として説明する。
【0161】
まず、ステップS11において、外部のマイコン30では、出力電圧値の取り込みを行い、ステップS12に進む。ステップS12では、取り込んだ出力電圧に基づいて、抵抗値の調整が必要か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップS13に進み、抵抗値の調整が必要でないと判断すれば、ステップS11に戻る。
【0162】
ステップS13では、取り込んだ出力電圧値に基づいて、所望の出力電圧値に調整できるように、調整するトリミング抵抗の組み合わせの演算処理を行い、その後ステップS14に進む。
【0163】
ステップS14では、調整するトリミング抵抗に対応するアナログスイッチを切り換えるための切換デ−タをスイッチ制御部22Aに出力する処理を行い、その後ステップS15に進む。
【0164】
ステップS15では、スイッチ制御部22Aにおいて、マイコン30から出力された切換デ−タの取込処理を行い、その後ステップS16に進む。ステップS16では、取り込んだ切換デ−タを組み合わせて、各アナログスイッチS1、S2、S3に所定のスイッチング状態に切り換える制御信号を出力する処理を行い、その後処理を終了する。
【0165】
上記実施の形態(3)に係る抵抗装置によれば、外部のマイコン30からアナログスイッチS1、S2、S3の切換デ−タを取り込んで、アナログスイッチS1、S2、S3のスイッチング状態をそれぞれ切り換える制御信号を出力するので、外部からの切換デ−タを活用した制御を行うことができ、スイッチ制御部22Aの処理負担を軽減することができる。
【0166】
図15は、実施の形態(4)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
実施の形態(4)に係る抵抗装置が、実施の形態(3)に係る抵抗装置と相違するのは、実施の形態(3)では、外部のマイコン30から出力された切換デ−タを各アナログスイッチに対応して設けられた信号ラインを介して、入力端子24a、24b、24cから取り込むようになっているのに対し、実施の形態(4)では、スイッチ制御部22Bに、通信回路25を設け、通信回路25の汎用の通信ポ−ト25aに通信ライン(デ−タバスライン)26を接続し、通信ライン26を介してマイコン30Aから出力されたアナログスイッチS1、S2、S3の切換デ−タを取り込むようになっている点である。
【0167】
マイコン30Aでは、電源回路の出力電圧値を取り込みながら、抵抗値の調整が必要であるか否かを判断して、抵抗値の調整が必要である場合には、アナログスイッチS1、S2、S3のスイッチング状態を切り換えるための切換デ−タを通信ライン26を介してスイッチ制御部22Bに出力する。
【0168】
スイッチ制御部22Bでは、通信ライン26を介して入力された切換デ−タを通信回路25で受信し、アナログスイッチS1、S2、S3を所定のスイッチング状態に切り換えるための制御信号を各アナログスイッチS1、S2、S3に出力し、所定の抵抗値の調整が行われるようになっている。
【0169】
抵抗装置20Bにおけるスイッチ制御部22Bと外部のマイコン30Aとの行うトリミング処理動作については、図14に示した処理動作と略同様であるのでここではその説明を省略する。
【0170】
上記実施の形態(4)に係る抵抗装置によれば、通信回路25の汎用の通信ポ−ト25aに外部のマイコン30Aが接続されている通信ライン26を接続することで、通信ライン26を介してマイコン30Aとの通信によりデ−タの伝送を行うことができる。従って、外部のマイコン30Aから切換デ−タを取り込むための専用の信号ラインを設ける必要がなく、デ−タを入力するための端子数を少なくすることができる。
【0171】
図16は、実施の形態(5)に係る抵抗装置を含んで構成される電源回路の部分回路構成図である。
実施の形態(5)に係る抵抗装置が、実施の形態(2)に係る抵抗装置と相違するのは、実施の形態(5)では、新たに温度検出手段27と電源電圧検出手段28とがスイッチ制御部22Cに接続されている点にあり、温度や電源電圧の変化に応じてアナログスイッチS1、S2、S3へ出力する制御信号が制御され、使用環境に応じた調整が行われるようになっている。
【0172】
温度検出手段27は、温度を検出するもので、温度センサ等を含んで構成されている。電源電圧検出手段28は、バッテリ1の電源電圧の変動を検出するもので、電圧検出回路を含んで構成されている。これら温度検出手段27と電源電圧検出手段28とを含んでモニタ−手段が構成されている。
【0173】
スイッチ制御部22Cは、温度検出手段27から取り込んだ温度検出信号に基づいて、温度の変化量を演算し、温度の変化量に応じた抵抗値の調整値を演算し(例えば、分圧検出部21を構成する抵抗が拡散抵抗である場合、温度が低下すると抵抗値は低下するので、変化する抵抗値を打ち消す抵抗値の調整値を演算し)、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部23Aから読み出し、各アナログスイッチS1、S2、S3に制御信号を出力し、アナログスイッチS1、S2、S3のスイッチング状態を切り換えて、所望の抵抗値に調整する処理を行うようになっている。
【0174】
また、電源電圧検出手段28から取り込んだ電圧検出信号に基づいて、電源電圧の変化量を演算し、電源電圧の変動量に応じた抵抗値の調整値を演算し、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部23Aから読み出し、各アナログスイッチS1、S2、S3に制御信号を出力し、アナログスイッチS1、S2、S3のスイッチング状態を切り換えて、所望の抵抗値に調整し、出力電圧値を調整する処理を行うようになっている。
【0175】
記憶部23Aは、温度の変化量に応じてアナログスイッチS1、S2、S3のスイッチング状態を切り換えるためのデ−タや、電源電圧の変化量に応じてアナログスイッチS1、S2、S3のスイッチング状態を切り換えるためのデ−タが記憶されており、ROMやRAM等で構成されている。
【0176】
次に、抵抗装置20Cのスイッチ制御部22Cの行うトリミング処理動作について図17に示したフロ−チャ−トに基づいて説明する。なお、本処理動作は、電源回路の動作中において所定のタイミング毎に行われるものとする。
【0177】
まず、ステップS21では、温度検出手段27から温度検出信号の取り込みを行い、ステップS22に進む。ステップS22では、取り込んだ温度検出信号から温度の変動量を演算する処理を行い、その後ステップS23に進む。
【0178】
ステップS23では、演算された温度の変動量に基づいて、抵抗値の調整が必要か否か、すなわち温度の変動量が許容範囲内か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップS24に進み、一方、抵抗値の調整が必要でないと判断すれば、ステップS27に進む。
【0179】
ステップS24では、演算された温度の変動量から抵抗値の調整値を演算する処理を行い、その後ステップS25に進む。ステップS25では、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部23Aから読み出す処理を行い、その後、ステップS26に進む。
【0180】
ステップS26では、記憶部23Aから読み出された切換デ−タに対応する制御信号を各アナログスイッチS1、S2、S3に出力する処理を行い、アナログスイッチのスイッチング状態を切り換えて、所望の抵抗値に調整し、その後、ステップS27に進む。
【0181】
ステップS27では、電源電圧検出手段28から電圧検出信号の取り込みを行い、ステップS28に進む。ステップS28では、取り込んだ電圧検出信号から電源電圧の変動量を演算する処理を行い、その後ステップS29に進む。
【0182】
ステップS29では、演算された電源電圧の変動量に基づいて、抵抗値の調整が必要か否か、すなわち電源電圧の変動量が許容範囲内か否かを判断し、抵抗値の調整が必要であると判断すれば、ステップS30に進み、一方、抵抗値の調整が必要でないと判断すれば、処理を終了する。
【0183】
ステップS30では、演算された電源電圧の変動量から抵抗値の調整値を演算する処理を行い、その後ステップS31に進む。ステップS31では、演算された抵抗値の調整値に応じたアナログスイッチの切換デ−タを記憶部23Aから読み出す処理を行い、その後、ステップS32に進む。
【0184】
ステップS32では、読み出された切換デ−タに対応する制御信号を各アナログスイッチS1、S2、S3に出力する処理を行い、アナログスイッチのスイッチング状態を切り換えて、所望の抵抗値に調整して、出力電圧の調整を行い、処理を終了する。
【0185】
実施の形態(5)に係る抵抗装置によれば、モニタ−手段に電源電圧検出手段28が含まれているので、スイッチ制御部22Cが、電源電圧の変化に応じて、抵抗値及び/又は出力電圧値を適切な値に調整するようにアナログスイッチS1、S2、S3のスイッチング状態を切り換える制御信号を出力することができる。したがって、電源電圧の変化に対応できる抵抗装置20Cを提供することができる。
【0186】
またモニタ−手段に、温度検出手段27が含まれているので、スイッチ制御部22Cが、使用温度の変化に応じて、抵抗値及び/又は出力電圧値を適切な値に調整するようにアナログスイッチS1、S2、S3のスイッチング状態を切り換える制御信号を出力することができる。したがって、使用温度の変化に対応できる抵抗装置20Cを提供することができる。
【0187】
また、別の実施の形態としては、上記実施の形態(1)に係る抵抗装置のスイッチ切換部7、7a〜7gのいずれかと、上記実施の形態(2)〜(5)に係る抵抗装置のスイッチ制御部20、20A〜20Cのいずれかとを組み合わせて、分圧検出部4、4a〜4c、又は21の抵抗値の調整を行うことも可能である。
【0188】
スイッチ切換部とスイッチ制御部とを組み合わせた構成により、抵抗値の調整幅をさらに広げることができ、より正確な抵抗値への微調整が可能となる。さらに、アナログスイッチのスイッチング状態の切換制御のバリエ−ションを増やすことができる。
【0189】
例えば、レ−ザによる抵抗の切断ができる製造工程では、スイッチ切換部の抵抗を切断して、またレ−ザによる抵抗の切断ができない製造工程では、スイッチ制御部によりアナログスイッチのスイッチング状態を切り換えることにより、使用状況に応じて、アナログスイッチのスイッチング状態の切り換え方法を選択することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態(1)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図2】抵抗装置の第1の実施形態を示す回路図である。
【図3】抵抗装置の第2の実施形態を示す回路図である。
【図4】抵抗装置の第3の実施形態を示す回路図である。
【図5】抵抗装置の第4の実施形態を示す回路図である。
【図6】抵抗装置の第5の実施形態を示す回路図である。
【図7】抵抗装置の第6の実施形態を示す回路図である。
【図8】抵抗装置の第7の実施形態を示す回路図である。
【図9】抵抗装置の第8の実施形態を示す回路図である。
【図10】実施の形態(2)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図11】スイッチ制御部への入力論理と抵抗値との関係を示した論理テ−ブルである。
【図12】実施の形態(2)に係る抵抗装置のスイッチ制御部の行うトリミング処理動作を示すフロ−チャ−トである。
【図13】実施の形態(3)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図14】実施の形態(3)に係る抵抗装置のスイッチ制御部と、外部のマイコンとの行うトリミング処理動作を示すフロ−チャ−トである。
【図15】実施の形態(4)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図16】実施の形態(5)に係る抵抗装置を含んで構成される電源回路を示す部分回路構成図である。
【図17】実施の形態(5)に係る抵抗装置のスイッチ制御部の行うトリミング処理動作を示すフロ−チャ−トである。
【図18】従来のツェナ−ザップ法を説明するための抵抗装置を示す回路構成図である。
【図19】従来の厚膜トリミング法を説明するための抵抗装置を示す回路構成図である。
【図20】従来の抵抗構造体を有する半導体IC終端チップの部分実施形態を示す図である。
【図21】従来の半導体トリミング装置の実施形態を示す図である。
【符号の説明】
4、4a〜4c、21 分圧検出部
RM1、RM2 メイン抵抗
RT1、RT2、RT3 トリミング抵抗
S1、S2、S3 アナログスイッチ
5 分圧取出ライン
7、7a〜7g スイッチ切換部
RS1 第1の抵抗
RS2 第2の抵抗
8、8a〜8c 信号ライン
9、9a〜9g、20、20A〜20C 抵抗装置
10、10a〜10c バッファ手段
11 コンパレ−タ
22、22A〜22C スイッチ制御部
23、23A 記憶部
27 温度検出手段
28 電源電圧検出手段
Claims (22)
- メイン抵抗と、
抵抗の値を調整するためのトリミング抵抗と、
該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、
該スイッチ手段のスイッチング状態を切り換えるスイッチ切換手段とを含んで構成され、
該スイッチ切換手段が、
直列に接続された電源側の第1の抵抗と、接地側の第2の抵抗とを含み、前記第1の抵抗又は前記第2の抵抗のどちらか一方が切断されることにより、前記第1の抵抗と前記第2の抵抗とによる分圧信号が変化して前記スイッチ手段のスイッチング状態を切り換え可能に構成されていることを特徴とする抵抗装置。 - 前記トリミング抵抗が、前記メイン抵抗に対して複数個直列に接続され、
前記スイッチ手段が、各トリミング抵抗に並列に接続され、
前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴とする請求項1記載の抵抗装置。 - 前記トリミング抵抗が、前記メイン抵抗に対して複数個並列に接続され、
前記スイッチ手段が、各トリミング抵抗に直列に接続され、
前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴とする請求項1記載の抵抗装置。 - 前記トリミング抵抗が、前記メイン抵抗に対して複数個直列に接続され、
前記スイッチ手段が、前記トリミング抵抗間から分岐した分圧値取出ラインに配設され、
前記スイッチ切換手段が、各スイッチ手段に対応して配設されていることを特徴とする請求項1記載の抵抗装置。 - 前記トリミング抵抗の値が、重み付けされていることを特徴とする請求項2〜4のいずれかの項に記載の抵抗装置。
- 請求項1〜5のいずれかの項に記載の抵抗装置のトリミング方法であって、
前記スイッチ切換手段を構成する前記第1の抵抗又は前記第2の抵抗を切断し、
抵抗切断後の分圧信号を前記スイッチ手段に出力し、
前記分圧信号に基づいて前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整及び/又は出力電圧値の調整を行うことを特徴とする抵抗装置のトリミング方法。 - 前記第1の抵抗が、カッティング容易な抵抗で構成され、
前記スイッチ切換手段が、
前記第1の抵抗と前記第2の抵抗とによる分圧出力をバッファリングして出力を行うバッファ手段を備えていることを特徴とする請求項1〜5のいずれかの項に記載の抵抗装置。 - 前記第2の抵抗が、カッティング容易な抵抗で構成され、
前記スイッチ切換手段が、
前記第1の抵抗と前記第2の抵抗とによる分圧出力をバッファリングして出力を行うバッファ手段を備えていることを特徴とする請求項1〜5のいずれかの項に記載の抵抗装置。 - 前記第1の抵抗及び前記第2の抵抗がカッティング容易な抵抗で構成され、
前記スイッチ切換手段が、
前記第1の抵抗と前記第2の抵抗とによる分圧出力をバッファリングして、前記第1の抵抗又は前記第2の抵抗の切断状態に基づいて所定の論理信号の出力を行うバッファ手段を備えていることを特徴とする請求項1〜5のいずれかの項に記載の抵抗装置。 - 前記バッファ手段に代えて、
コンパレ−タ、MOS単体、インバ−タ、シュミットインバ−タのいずれかが使用されていることを特徴とする請求項7〜9のいずれかの項に記載の抵抗装置。 - 前記スイッチ切換手段が、
前記バッファ手段を複数段含んで構成されているものであることを特徴とする請求項7〜9のいずれかの項に記載の抵抗装置。 - 切断される前記第1の抵抗又は前記第2の抵抗が、ポリ抵抗で構成されていることを特徴とする請求項1〜5、7〜11のいずれかの項に記載の抵抗装置。
- 請求項7〜11のいずれかの項に記載の抵抗装置のトリミング方法であって、
前記スイッチ切換手段を構成する前記第1の抵抗又は前記第2の抵抗を切断し、
前記スイッチ切換手段から出力する論理信号を切り換えて前記スイッチ手段に出力し、
出力された論理信号に基づいて前記スイッチ手段のスイッチング状態を切り換えて、抵抗値の調整及び/又は出力電圧値の調整を行うことを特徴とする抵抗装置のトリミング方法。 - メイン抵抗と、
抵抗の値を調整するためのトリミング抵抗と、
該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、
該スイッチ手段のスイッチング状態を制御するスイッチ制御手段と、
前記スイッチ手段を制御するためのデ−タが記憶された記憶手段とを含んで構成され、
前記スイッチ制御手段が、前記記憶手段から読み出したデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴とする抵抗装置。 - メイン抵抗と、
抵抗の値を調整するためのトリミング抵抗と、
該トリミング抵抗の接続状態を切り換えるためのスイッチ手段と、
該スイッチ手段のスイッチング状態を制御するスイッチ制御手段とを含んで構成され、
前記スイッチ制御手段が、外部より入力されたデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴とする抵抗装置。 - 前記スイッチ制御手段が、
外部とのデ−タ通信を行うための通信手段を含んで構成され、
該通信手段を介して取り込んだデ−タに基づいて、前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴とする請求項15記載の抵抗装置。 - 前記スイッチ制御手段が、
特定の入力信号に対して、予め設定された抵抗値となるように前記スイッチ手段を所定のスイッチング状態に切り換える制御信号を出力するものであることを特徴とする請求項14〜16のいずれかの項に記載の抵抗装置。 - 所定の使用環境をモニタリングするモニタ−手段が接続され、
前記スイッチ制御手段が、
前記モニタ−手段でモニタリングされたモニタ−信号に基づいて、抵抗値及び/又は出力電圧値を適切な値に調整するように前記スイッチ手段のスイッチング状態を切り換える制御信号を出力するものであることを特徴とする請求項14〜17のいずれかの項に記載の抵抗装置。 - 前記モニタ−手段が、電源電圧をモニタリングする電源電圧検出手段を含んでいることを特徴とする請求項18記載の抵抗装置。
- 前記モニタ−手段が、使用温度をモニタリングする温度検出手段を含んでいることを特徴とする請求項18記載の抵抗装置。
- 請求項1〜6、8〜12、及び14〜20のいずれかの項に記載の前記スイッチ切換手段と、前記スイッチ手段と、前記トリミング抵抗と、前記スイッチ制御手段とのいずれかを組み合わせて使用するものであることを特徴とする抵抗装置。
- 請求項1〜6、8〜12、及び14〜21のいずれかの項に記載の抵抗装置を含んで構成されていることを特徴とする電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002258616A JP2004096036A (ja) | 2002-09-04 | 2002-09-04 | 抵抗装置、該抵抗装置のトリミング方法、及び電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002258616A JP2004096036A (ja) | 2002-09-04 | 2002-09-04 | 抵抗装置、該抵抗装置のトリミング方法、及び電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004096036A true JP2004096036A (ja) | 2004-03-25 |
Family
ID=32063188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002258616A Withdrawn JP2004096036A (ja) | 2002-09-04 | 2002-09-04 | 抵抗装置、該抵抗装置のトリミング方法、及び電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004096036A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123692A (ja) * | 2005-10-31 | 2007-05-17 | New Japan Radio Co Ltd | レーザートリミング回路及びそのトリミング方法 |
JP2014103276A (ja) * | 2012-11-20 | 2014-06-05 | Shindengen Electric Mfg Co Ltd | トリミング回路、集積回路装置、及びトリミング方法 |
JP2014165390A (ja) * | 2013-02-26 | 2014-09-08 | Seiko Instruments Inc | ヒューズ回路及び半導体集積回路装置 |
JP2017092057A (ja) * | 2015-11-02 | 2017-05-25 | コニカミノルタ株式会社 | 半導体集積回路及び画像形成装置 |
-
2002
- 2002-09-04 JP JP2002258616A patent/JP2004096036A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123692A (ja) * | 2005-10-31 | 2007-05-17 | New Japan Radio Co Ltd | レーザートリミング回路及びそのトリミング方法 |
JP2014103276A (ja) * | 2012-11-20 | 2014-06-05 | Shindengen Electric Mfg Co Ltd | トリミング回路、集積回路装置、及びトリミング方法 |
JP2014165390A (ja) * | 2013-02-26 | 2014-09-08 | Seiko Instruments Inc | ヒューズ回路及び半導体集積回路装置 |
TWI585802B (zh) * | 2013-02-26 | 2017-06-01 | 精工半導體有限公司 | 保險絲電路及半導體積體電路裝置 |
JP2017092057A (ja) * | 2015-11-02 | 2017-05-25 | コニカミノルタ株式会社 | 半導体集積回路及び画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8581657B2 (en) | Voltage divider, constant voltage circuit using same, and trimming method in the voltage divider circuit | |
US7541787B2 (en) | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor | |
US5880593A (en) | On-chip substrate regulator test mode | |
US20070014065A1 (en) | Inverted circuit overcurrent protection device and hybrid integrated circuit device with the same incorporated | |
JPH1049243A (ja) | 内部電源回路 | |
US6169393B1 (en) | Trimming circuit | |
JP2006352034A (ja) | ヒューズ回路及び電子回路 | |
CN100553132C (zh) | 电源装置 | |
US20030154456A1 (en) | Resistor circuit | |
US7112984B2 (en) | System LSI | |
JP2004096036A (ja) | 抵抗装置、該抵抗装置のトリミング方法、及び電源回路 | |
US8587358B2 (en) | Semiconductor integrated circuit including variable resistor circuit | |
JP4368547B2 (ja) | 電圧検出回路 | |
JP2001014040A (ja) | 電圧出力回路装置 | |
US7265608B1 (en) | Current mode trimming apparatus | |
US8289073B2 (en) | Semiconductor device having voltage regulator | |
US6586985B1 (en) | Methods and apparatus for trimming packaged electrical devices | |
US8179189B2 (en) | Trimming circuit | |
JP3939924B2 (ja) | バッファ回路及びバッファ回路付きメモリ集積回路 | |
US20190379202A1 (en) | Methods and apparatus for a battery | |
US20140240080A1 (en) | Fuse circuit and semiconductor integrated circuit device | |
JP2008102094A (ja) | 電圧監視方法及びその装置 | |
US20010050576A1 (en) | On-chip substrate regulator test mode | |
JP2002353786A (ja) | 比較回路 | |
US10559954B2 (en) | Methods and apparatus for voltage and current calibration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |