JP2007123692A

JP2007123692A - レーザートリミング回路及びそのトリミング方法

Info

Publication number: JP2007123692A
Application number: JP2005316300A
Authority: JP
Inventors: Eiji Kitahara; 英治北原
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2005-10-31
Filing date: 2005-10-31
Publication date: 2007-05-17
Anticipated expiration: 2025-10-31
Also published as: JP4960619B2

Abstract

【課題】チップ面積の増大を招くことなく、複数回の調整を可能としたレーザートリミング回路を提供する。
【解決手段】トリミング用抵抗と、トリミング用抵抗と並列に接続したスイッチング回路と、スイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え可能とし、トリミング用抵抗の両端を短絡／非短絡状態に切り替える制御回路とで構成した。第０のヒューズＦ０を切断することにより１回目のトリミングを行い、さらに必要があれば第１のヒューズＦ１から第ＮのヒューズＦＮまで順に１本ずつ切断することにより、最大（Ｎ＋１）回のトリミングが可能となる。
【選択図】図４

Description

本発明は半導体集積回路において、抵抗値の調整用に設けられる再調整可能なレーザートリミング回路及びそのトリミング方法に関する。

従来、半導体集積回路においては、ウエハープロセスで作り込まれた拡散抵抗等の抵抗値を調整可能とするために、トリミング回路と呼ばれる抵抗値調整用の回路が広く用いられている。この種のトリミング回路では、抵抗と並列に接続したヒューズ等で形成されたトリミング回路を、レーザー光を照射して切断（レーザートリミング）したり、大きな電流を流して切断（溶断電流によるトリミング）して抵抗値の調節を行っていた。

図５は従来のレーザートリミング回路である。Ｖ１及びＶ２は接続端子、Ｒは抵抗、Ｒａ及びＲｂはトリミング用抵抗、Ｆａ及びＦｂはヒューズである。トリミング用抵抗Ｒａ及びトリミング用抵抗Ｒｂにそれぞれ並列してヒューズＦａ及びヒューズＦｂを設けた構成となっている（図５ａ）。

このようなトリミング回路では、図５（ｂ）に示すように、ヒューズＦａにレーザー光を照射し、切断することによりトリミング用抵抗Ｒａの抵抗成分が抵抗Ｒに直列に付加されることになる。同様にヒューズＦｂにレーザー光を照射し切断することにより、トリミング用抵抗Ｒｂが抵抗Ｒ及びＲａに直列に付加されることになる。

そのためトリミング回路を、一旦切断してしまうと、再度トリミング回路の接続を回復することができなかった。このような問題を解消するため、本願出願人は、溶断電流により２回の抵抗値調整を可能としたトリミング回路及びトリミング方法を提案している（特許文献１）。

図６は特許文献１に開示したトリミング回路である。図６において、Ｖ１及びＶ２は接続端子、Ｒ及びＲ２は抵抗、Ｒ１はトリミング用抵抗、Ｆはヒューズ、Ｄはツェナーダイオード、Ｔ１及びＴ２は調整端子である。トリミング回路部分は、ヒューズＦとツェナーダイオードＤとの並列回路で構成されている。調整端子Ｔ１、Ｔ２は電極パッドで形成し、この電極パッドにプローブを立て、電流（溶断電流）を印加してヒューズＦを溶断してトリミングを行う。

図６に示すトリミング回路では、まず、調整端子Ｔ１、Ｔ２間に、例えば電流約１００ｍＡを流し、ヒューズＦを溶断してオープンにする。その結果、ツェナーダイオードＤのブレークダウン電圧以下で使用する範囲においては、接続端子Ｖ１、Ｖ２間は、抵抗Ｒと抵抗Ｒ１が直列に接続した抵抗値となる。

抵抗値の再調整が必要となり、抵抗Ｒ１、Ｒ２の並列回路に復帰させたい場合には、２回目のトリミングを行う。この場合のトリミングは、調整端子Ｔ１、Ｔ２間に、例えば約７Ｖの逆電圧（パルス電圧）を印加してツェナーダイオードＤのジャンクションを破壊し、約５００ｍＡのパルス電流を流す。その結果、ツェナーダイオードＤはショート状態となり、ヒューズFの溶断前と等価な並列回路に復帰させることができる。
特開平１０−３３５５９４号公報

図５に示すような従来のレーザートリミング回路では、一度ヒューズを切断した箇所については、それを再調整して回復させることは不可能であった。このようなトリミング回路においては、抵抗値の合わせ込みが不十分であった場合や、トリミング作業中のトラブルにより間違ったトリミングをした場合など、一旦トリミングしたものを元通りに復帰させることができず、その半導体装置が不良品となってしまうという問題があった。

また図６に示すトリミング回路及びトリミング方法では、一度ヒューズを切断した箇所について、それを再調整して回復させることが可能となるが、溶断電流を流すためには調整端子としてプロービング用の電極パッドを別途設ける必要がある。この電極パッド面積はプローブのために必要な面積が必要となるため、チップ面積の増大を招くという問題があった。

加えて、先に提案したトリミング回路及びトリミング方法では、２回のトリミングは可能であるが、３回以上のトリミングはできないという問題もあった。

本発明はこのような問題点に鑑み、チップ面積の増大を招くことなく、複数回の抵抗値の調整を可能としたレーザートリミング回路及びそのトリミング方法を提供することを目的とする。

上記課題を解決するために、本願請求項１にかかる発明は、トリミング用抵抗と、該トリミング用抵抗と並列に接続したスイッチング回路と、該スイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え、前記トリミング用抵抗の両端を短絡／非短絡状態に切り替える制御回路とを備えたことを特徴とするものである。

本願請求項２にかかる発明は、前記スイッチング回路は、第１電極、第２電極及び制御電極を備えたスイッチング用トランジスタからなり、前記トリミング用抵抗の一端を第１電極に、前記トリミング用抵抗の他端を第２電極に接続して構成され、前記制御回路は、１個の抵抗回路部とＮ個のトランジスタ回路部からなり、前記抵抗回路部は、第１電源電位と第２電源電位との間に、第０の抵抗と第０のヒューズが直列に接続して構成され、前記トランジスタ回路部は、１個の抵抗と、第１電極、第２電極及び制御電極を備えた１個の制御用トランジスタと、１個のヒューズからなり、前記第１電源電位と前記抵抗の一端が接続し、該抵抗の他端に前記制御用トランジスタの前記第１電極が接続し、該制御用トランジスタの前記第２電極に前記第１のヒューズの一端が接続し、該第１のヒューズの他端に前記第２電源電位が接続して構成され、前記第１電源電位と前記第２電源電位との間に、１個の前記抵抗回路部とＮ個の前記トランジスタ回路部が並列に接続し、前記第０の抵抗と前記第０のヒューズの接続点を一の前記トランジスタ回路部の前記制御用トランジスタの前記制御電極に接続し、該制御用トランジスタの前記第１電極と前記抵抗との接続点を別の前記トランジスタ回路部を構成する前記制御用トランジスタの前記制御電極に接続して、Ｎ−１個の前記制御用トランジスタの前記制御電極と前記制御用トランジスタの前記第１電極と前記抵抗との接続点を順に接続し、Ｎ個目の前記制御用トランジスタの前記第１電極と前記抵抗との接続点を前記スイッチング用トランジスタの制御電極に接続したことを特徴とするものである。

本願請求項３にかかる発明は、トリミング用抵抗と、第１電極、第２電極及び制御電極を備えたスイッチング用トランジスタからなり、前記トリミング用抵抗の一端を第１電極に、前記トリミング用抵抗の他端を第２電極に接続して構成されたスイッチング回路と、該スイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え、前記トリミング用抵抗の両端を短絡／非短絡状態に切り替える１個の抵抗回路部とＮ個のトランジスタ回路部からなる制御回路とを備え、前記抵抗回路部は、第１電源電位と第２電源電位との間に、第０の抵抗と第０のヒューズが直列に接続して構成され、前記トランジスタ回路部は、１個の抵抗と、第１電極、第２電極及び制御電極を備えた１個の制御用トランジスタと、１個のヒューズからなり、前記第１電源電位と前記抵抗の一端が接続し、該抵抗の他端に前記制御用トランジスタの前記第１電極が接続し、該制御用トランジスタの前記第２電極に前記第１のヒューズの一端が接続し、該第１のヒューズの他端に前記第２電源電位が接続して構成され、前記第１電源電位と前記第２電源電位との間に、１個の前記抵抗回路部とＮ個の前記トランジスタ回路部が並列に接続し、前記第０の抵抗と前記第０のヒューズの接続点を一の前記トランジスタ回路部の前記制御用トランジスタの前記制御電極に接続し、該制御用トランジスタの前記第１電極と前記抵抗との接続点を別の前記トランジスタ回路部を構成する前記制御用トランジスタの前記制御電極に接続して、Ｎ−１個の前記制御用トランジスタの前記制御電極と前記制御用トランジスタの前記第１電極と前記抵抗との接続点を順に接続し、Ｎ個目の前記制御用トランジスタの前記第１電極と前記抵抗との接続点を前記スイッチング用トランジスタの制御電極に接続したレーザートリミング回路のトリミング方法において、前記第０のヒューズを切断することにより１回目のトリミングを行い、必要があれば、該第０のヒューズの前記一端を制御電極に接続している前記制御用トランジスタの前記第２電極に接続している前記ヒューズを切断し、更に必要があれば、切断した該ヒューズの一端を前記制御電極が接続している別の前記制御用トランジスタの前記第２電極に接続している前記ヒューズを順に切断することを特徴とする方法である。

本発明は、トリミング用抵抗に並列に接続されたスイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え可能とすることにより、トリミング用抵抗の両端を短絡／非短絡状態とすることが可能となる。それにより、一度トリミングを行い非短絡状態となったトリミング用抵抗を再度短絡状態に、あるいは短絡状態となったトリミング用抵抗を再度非短絡状態に復帰させることを可能とするものである。従って、最初のトリミングの結果、抵抗値の合わせ込みが不十分であった場合やトリミング中のトラブルにより間違ったトリミングをした場合などに、トリミング前の状態に復帰させることができるので、歩留まりの向上、抵抗値合わせ込みの精度が向上するという利点がある。

さらに、従来のトリミング回路では不可能であった３回以上のトリミングが可能となり、より一層の歩留まりの向上、抵抗値合わせ込みの精度向上等に役立つという利点がある。特に抵抗値の異なるトリミング用抵抗を複数個備えるトリミング回路において、抵抗値の合わせ込みができ、所望の抵抗値に調整することが可能となり、半導体集積回路の特性向上を図ることができる。

また本発明はレーザートリミングによるため、溶断電流を印加するためのプロービング用の電極パッドを設ける必要が無いので、チップ面積を小さくすることができるという利点もある。

本発明は、トリミング用抵抗に並列に接続されたスイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え可能とすることにより、トリミング用抵抗の両端を短絡／非短絡状態に切り替えることを可能とし、抵抗値の再調整を可能とするものである。以下、実施例に基づき、本発明のレーザートリミング回路及びそのトリミング方法について詳しく説明する。

図１は本発明の第１の実施例のレーザートリミング回路を示す図である。Ｖ１及びＶ２は接続端子、ＶＤＤは電源端子、ＧＮＤは接地端子、Ｒは抵抗、Ｒａはトリミング用抵抗、Ｒｆ０ａは第０の抵抗、Ｒｆ１ａは第１の抵抗、Ｆ０ａは第０のヒューズ、Ｆ１ａは第１のヒューズ、Ｔ１ａは第１の制御用トランジスタ、Ｔ２ａはスイッチング用トランジスタである。ここでは第１の制御用トランジスタＴ１ａ及びスイッチング用トランジスタＴ２ａは、いずれもエンハンスメント型ｎチャネルＭＯＳトランジスタを使用している。

図１に示すように、接続端子Ｖ１、Ｖ２間に抵抗Ｒとトリミング用抵抗Ｒａが直列に接続している。トリミング用抵抗Ｒａの両端には、スイッチング回路を構成するスイッチング用トランジスタＴａのソース電極、ドレイン電極（第１電極、第２電極）が接続している。このスイッチング用トランジスタＴａのゲート電極（制御電極）には、制御回路が接続している。

図１（ａ）に示すように本実施例の制御回路は、１個の抵抗回路部と１個のトランジスタ回路部から構成されている。ここで抵抗回路部は、電源端子ＶＤＤ（第１電源電位）と接地電位ＧＮＤ（第２電源電位）との間に、第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａが直列に接続した構成となっている。一方トランジスタ回路は、電源電圧ＶＤＤと接地電位ＧＮＤとの間に、第１の抵抗Ｒｆ１ａ、第１の制御用トランジスタＴ１ａ及び第１のヒューズＦ１ａが直列に接続しており、抵抗回路部の第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａの接続点と第１の制御用トランジスタＴ１ａのゲート電極（制御電極）が接続している。また、トランジスタ回路部の第１の抵抗Ｒｆ１ａと第１の制御用トランジスタＴ１ａのソース電極（第１電極）の接続点がスイッチング用トランジスタＴ２ａのゲート電極が接続している。

図１（ａ）はヒューズ切断前の状態を示している。このとき、第１の制御用トランジスタＴ１ａはゲート電極とソース電極が同電位になるためＯＦＦ状態である。また、スイッチング用トランジスタＴ２ａはゲート電極がほぼ電源電位になるためＯＮ状態となり、スイッチング回路が短絡状態である。つまり、トリミング用抵抗Ｒａの両端は短絡状態であり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態である。

最初のトリミングは第０のヒューズＦ０ａを切断することにより行う。図１（ｂ）は図１（ａ）に示す状態から第０のヒューズＦ０ａを切断した状態を示している。第０のヒューズＦ０ａを切断することにより、第１の制御用トランジスタＴ１ａはゲート電極がほぼ電源電位になるためＯＮ状態となる。それに伴い、スイッチング用トランジスタＴ２ａのゲート電極がほぼ接地電位になるためＯＦＦ状態となる。この結果、スイッチング回路が非短絡状態、つまりトリミング用抵抗Ｒａの両端は非短絡状態となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加された状態になる。

２回目のトリミングは、トリミング用抵抗Ｒａを抵抗Ｒに直列に付加されない状態に復帰させたい場合に行う。この場合のトリミングは、第１のヒューズＦ１ａを切断することにより行う。図１（ｃ）は図１（ｂ）に示す状態からさらに第１のヒューズＦ１ａを切断した状態を示している。第１のヒューズＦ１ａを切断することにより、第１の制御用トランジスタＴ１ａはソース電極が浮いた状態になるためＯＦＦ状態となり、スイッチング用トランジスタＴ２ａのゲート電極がほぼ電源電位になるためＯＮ状態となる。この結果、スイッチング回路が短絡状態、つまりトリミング用抵抗Ｒａの両端は短絡状態となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態に戻る。

このように本発明のトリミング回路では、一旦直列に接続したトリミング用抵抗Ｒａを直列に付加されないトリミング前の状態に復帰させることが可能である。そのため、誤ったトリミングを行った場合に、トリミング前の状態に戻すことができ、歩留まりの向上、抵抗値合わせ込みの精度向上等を図ることができる。

また溶断電流を印加するための電極パッドを設ける必要がないので、従来の再調整可能なトリミング回路に比べ、チップ面積を小さくすることが可能となる。

図２は本発明の第２の実施例のレーザートリミング回路を示す図である。図１同様、Ｖ１及びＶ２は接続端子、ＶＤＤは電源端子、ＧＮＤは接地端子、Ｒは抵抗、Ｒａはトリミング用抵抗、Ｒｆ０ａは第０の抵抗、Ｒｆ１ａは第１の抵抗、Ｆ０ａは第０のヒューズ、Ｆ１ａは第１のヒューズ、Ｔ１ａは第１の制御用トランジスタ、Ｔ２ａはスイッチング用トランジスタである。ここで本実施例では、第１の制御用トランジスタＴ１ａおよびスイッチング用トランジスタＴ２ａにはいずれもエンハンスメント型ｐチャネルＭＯＳトランジスタを使用している。

図２に示すように、接続端子Ｖ１、Ｖ２間に抵抗Ｒとトリミング用抵抗Ｒａが直列に接続している。トリミング用抵抗Ｒａの両端には、スイッチング回路を構成するスイッチング用トランジスタＴａのソース電極、ドレイン電極（第１電極、第２電極）が接続している。このスイッチング用トランジスタＴａのゲート電極（制御電極）には、制御回路が接続している。

図２において制御回路は、１個の抵抗回路部と１個のトランジスタ回路部から構成されている。ここで抵抗回路部は、接地電位ＧＮＤ（第１電源電位）と電源電位ＶＤＤ（第２電源電位）との間に、第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａが直列に接続した構成となっている。一方トランジスタ回路は、接地電位ＧＮＤと電源電圧ＶＤＤとの間に、第１の抵抗Ｒｆ１ａ、第１の制御用トランジスタＴ１ａ及び第１のヒューズＦ１ａが直列に接続しており、抵抗回路部の第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａの接続点と第１の制御用トランジスタＴ１ａのゲート電極が接続している。また、トランジスタ回路部の第１の抵抗Ｒｆ１ａと第１の制御用トランジスタＴ１ａのドレイン電極の接続点がスイッチング用トランジスタＴ２ａのゲート電極が接続している。

図２はヒューズ切断前の状態を示している。このとき、第１の制御用トランジスタＴ１ａはゲート電極とソース電極が同電位になるためＯＦＦ状態である。また、スイッチング用トランジスタＴ２ａはゲート電極がほぼ接地電位になるためＯＮ状態である。そのため、スイッチング回路は短絡状態、つまりトリミング用抵抗Ｒａの両端は短絡状態であり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態である。

実施例１同様、最初のトリミングは第０のヒューズＦ０ａを切断することにより行う。第０のヒューズＦ０ａを切断することにより、第１の制御用トランジスタＴ１ａはゲート電極がほぼ接地電位になるためＯＮ状態となる。そのため、スイッチング用トランジスタＴ２ａはゲート電極がほぼ電源電位になるためＯＦＦ状態となる。この結果、スイッチング回路は非短絡状態、つまりトリミング用抵抗Ｒａは非短絡状態となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加された状態になる。

２回目のトリミングは、トリミング用抵抗Ｒａを抵抗Ｒに直列に付加されない状態に復帰させたい場合に行う。この場合のトリミングは第１のヒューズＦ１ａを切断することにより行う。第１のヒューズＦ１ａを切断することにより、第１の制御用トランジスタＴ１ａはソース電極が浮いた状態になるためＯＦＦ状態となり、スイッチング用トランジスタＴ２ａのゲート電極がほぼ接地電位になるためＯＮ状態となる。この結果、スイッチング回路が短絡状態、つまりトリミング用抵抗Ｒａは短絡状態となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態に戻ることになる。

このように第２の実施例においても、第１の実施例と同様に、一旦直列に接続したトリミング用抵抗Ｒａを直列に付加されないトリミング前の状態に復帰させることが可能である。そのため、誤ったトリミングを行った場合に、トリミング前の状態に戻すことができ、歩留まりの向上、抵抗値合わせ込みの精度向上等を図ることができる。また従来の再調整可能なトリミング回路に比べ、チップ面積を小さくすることも可能となる。

図３は本発明の第３の実施例のレーザートリミング回路を示す図である。Ｖ１及びＶ２は接続端子、ＶＤＤは電源端子、ＧＮＤは接地端子、Ｒは抵抗、Ｒａ及びＲｂはトリミング用抵抗、Ｒｆ０ａ及びＲｆ０ｂは第０の抵抗、Ｒｆ１ａ及びＲｆ１ｂは第１の抵抗、Ｆ０ａ及びＦ０ｂは第０のヒューズ、Ｆ１ａ及びＦ１ｂは第１のヒューズ、Ｔ１ａ及びＴ１ｂは第１の制御用トランジスタ、Ｔ２ａ及びＴ２ｂはスイッチング用トランジスタである。ここで本実施例では、第１の制御用トランジスタＴ１ａ及びＴ１ｂと、スイッチング用トランジスタＴ２ａ及びＴ２ｂにはいずれもエンハンスメント型ｎチャネルＭＯＳトランジスタを使用している。

第１の実施例で説明したトリミング回路に加えて、トリミング用抵抗Ｒｂを備えた構成となっている。本実施例は、トリミング用抵抗が直列に接続した構成であり、それぞれのトリミング用抵抗に対してスイッチング回路及び制御回路を備えている。それぞれのスイッチング回路および制御回路の動作は、第１の実施例で説明した通りである。

このように構成することにより、それぞれのトリミング用抵抗に対して再トリミングが可能となり、より一層の歩留まりの向上、抵抗値合わせ込みの精度向上を図ることができる。また従来の再調整可能なトリミング回路に比べ、チップ面積を小さくすることも可能となる。

なお、各トリミング用抵抗に対応するスイッチング回路および制御回路を、第２の実施例で示したエンハンスメント型ｐチャネルＭＯＳトランジスタを使用した構成に置き換えた場合でも、第２の実施例同様の効果を得ることが可能である。

また、本実施例ではトリミング用抵抗を２つに直列に接続した場合を示したが、トリミング用抵抗を３つ以上直列に接続した場合も同様の効果があることはいうまでもない。

図４は本発明の第４の実施例のレーザートリミング回路を示す図である。Ｖ１及びＶ２は接続端子、ＶＤＤは電源端子、ＧＮＤは接地端子、Ｒａはトリミング用抵抗、Ｒｆ０〜ＲｆＮはそれぞれ第０の抵抗〜第Ｎの抵抗、Ｆ０〜ＦＮはそれぞれ第０のヒューズ〜第Ｎのヒューズ、Ｔ１−１〜Ｔ１−Ｎは第１の制御用トランジスタ〜第Ｎの制御用トランジスタ、Ｔ２はスイッチング用トランジスタである。ここで、第１の制御用トランジスタ〜第Ｎの制御用トランジスタＴ１−１〜Ｔ１−Ｎ及びスイッチング用トランジスタＴ２はいずれもエンハンスメント型ｎチャネルＭＯＳトランジスタを使用している。また、本実施例の説明中、Ｎは自然数（１、２、３・・・）である。

図４に示すように、接続端子Ｖ１、Ｖ２間に抵抗Ｒとトリミング用抵抗Ｒａが直列に接続している。トリミング用抵抗Ｒａの両端には、スイッチング回路を構成するスイッチング用トランジスタＴａのソース電極、ドレイン電極（第１電極、第２電極）が接続している。このスイッチング用トランジスタＴａのゲート電極（制御電極）には、制御回路が接続している。

図４において制御回路は、１個の抵抗回路部とＮ個のトランジスタ回路部から構成されている。ここで抵抗回路部は、電源端子ＶＤＤ（第１電源電位）と接地電位ＧＮＤ（第２電源電位）との間に、第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａが直列に接続した構成となっている。一方トランジスタ回路は、電源電圧ＶＤＤと接地電位ＧＮＤとの間に、抵抗、制御用トランジスタ及びヒューズが直列に接続した単位回路がＮ個並列に接続した構成となっている。すなわち電源電圧ＶＤＤと接地電位ＧＮＤとの間に、第１の抵抗Ｒｆ１、第１の制御用トランジスタＴ１−１及び第１のヒューズＦ１が直列に接続し、同様に第２〜Ｎの抵抗Ｒｆ２〜ＲｆＮ、第２〜第Ｎの制御用トランジスタＴ２〜Ｔ１−Ｎ及び第２〜第ＮのヒューズＦ２〜ＦＮがそれぞれ直列に接続した構成となっている。

抵抗回路部の第０の抵抗Ｒｆ０ａと第０のヒューズＦ０ａの接続点は第１の制御用トランジスタＴ１−１のゲート電極（制御電極）が接続している。また、トランジスタ回路部の第１の抵抗Ｒｆ１と第１の制御用トランジスタＴ１−１のソース電極の接続点が、第２の制御用トランジスタＴ１−２のゲート電極に接続している。同様に第２の抵抗Ｒｆ２と第２の制御用トランジスタＴ１−２のソース電極の接続点が、第３の制御用トランジスタＴ１−３のゲート電極に接続し、順次第Ｎの制御用トランジスタＴ１−Ｎのゲート電極まで接続している。

そして、第Ｎの抵抗ＲｆＮと第Ｎの制御用トランジスタＴ１−Ｎのソース電極の接続点がスイッチング用トランジスタＴ２のゲート電極が接続している。

図４はヒューズ切断前の状態を示している。このとき、第１の制御用トランジスタＴ１ａはゲート電極とソース電極が同電位になるためＯＦＦ状態である。

ここでＮが奇数の場合、スイッチング用トランジスタＴ２はゲート電極がほぼ電源電位になるためＯＮ状態となっている。すなわち、スイッチング回路が短絡状態、つまりトリミング用抵抗Ｒａの両端が短絡状態であり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態である。

また、Ｎが偶数の場合、スイッチング用トランジスタＴ２はゲート電極がほぼ接地電位になるためＯＦＦ状態となっている。すなわち、スイッチング回路が非短絡状態、つまりトリミング用抵抗Ｒａの両端が非短絡状態であり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加された状態である。

以下、Ｎが奇数の場合を主に説明する。上述のように、最初のトリミングは第０のヒューズＦ０を切断することにより行う。第０のヒューズＦ０ａを切断することにより、第１の制御用トランジスタＴ１ａはゲート電極がほぼ電源電位になるためＯＮ状態（Ｎが偶数の場合はＯＦＦ状態、以下同様に、Ｎが偶数の場合を括弧内に記載することとする）となる。それに伴い、スイッチング用トランジスタＴ２のゲート電極がほぼ接地電位（電源電位）になるためＯＦＦ状態（ＯＮ状態）となる。この結果、スイッチング回路が非短絡状態（短絡状態）となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加された状態（付加されない状態）になる。

２回目のトリミングは、トリミング用抵抗Ｒａを抵抗Ｒに直列に付加されない状態（付加された状態）に復帰させたい場合に行う。この場合のトリミングは第１のヒューズＦ１ａを切断することにより行う。第１のヒューズＦ１を切断することにより、第１の制御用トランジスタＴ１−１はソース電極が浮いた状態になるためＯＦＦ状態となり、スイッチング用トランジスタＴ２のゲート電極がほぼ接地電位（電源電位）になるためＯＮ状態（ＯＦＦ状態）となる。この結果、スイッチング回路が短絡状態（非短絡状態）となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態（付加された状態）に戻ることになる。

３回目のトリミングは、トリミング用抵抗Ｒａを抵抗Ｒに直列に付加された状態（付加されない状態）に復帰させたい場合に行う。この場合のトリミングは第２のヒューズＦ１ａを切断することにより行う。第２のヒューズＦ２を切断することにより、第２の制御用トランジスタＴ１ａはソース電極がほぼ電源電位になるためＯＮ状態となり、スイッチング用トランジスタＴ２ａのゲート電極がほぼ接地電位（電源電位）になるためＯＮ状態（ＯＦＦ状態）となる。この結果、スイッチング回路が短絡状態（非短絡状態）となり、トリミング用抵抗Ｒａは抵抗Ｒに直列に付加されない状態（付加された状態）に戻ることになる。

このように本実施例では、制御回路を構成するトランジスタ回路部をＮ個設けることにより、スイッチング用トランジスタＴ２のＯＮ／ＯＦＦ状態を最大（Ｎ＋１）回切り替え可能としたものである。これにより、トリミング用抵抗Ｒａを最大（Ｎ＋１）回、抵抗Ｒに直列に付加した状態と付加されない状態に切り替えることが可能となる。

このようにトリミング用抵抗Ｒａの接続状態を複数回切り替え可能にすることは、抵抗値の異なるトリミング用抵抗を直列に接続して、所望の抵抗値に正確に合わせ込む場合に、特に効果的である。

本実施例においても、電極パッドを設ける必要がないので、従来の再調整可能なトリミング回路に比べ、チップ面積を小さくすることも可能となる。

なお本実施例においても、スイッチング回路と、制御回路を構成する抵抗回路部及びＮ個のトランジスタ回路部を、第２の実施例同様、エンハンスメント型ｐチャネルＭＯＳトランジスタを使用する構成としたり、第３の実施例同様、トリミング用抵抗を２つ以上直列に接続する構成とすることも可能である。

本発明の第１の実施例の説明図である。本発明の第２の実施例の説明図である。本発明の第３の実施例の説明図である。本発明の第４の実施例の説明図である。従来のレーザートリミング回路の一例である。従来の再調整可能なトリミング回路の一例である。

符号の説明

ＶＤＤ：電源端子、ＧＮＤ：接地端子、Ｖ１、Ｖ２：接続端子、Ｒ、Ｒ２：抵抗、
Ｒａ、Ｒｂ、Ｒ１：トリミング用抵抗、Ｒｆ０ａ、Ｒｆ０ｂ：第０の抵抗、
Ｒｆ１ａ、Ｒｆ１ｂ：第１の抵抗、Ｆ０ａ、Ｆ０ｂ：第０のヒューズ、
Ｆ１ａ、Ｆ１ｂ：第１のヒューズ、Ｔ１ａ、Ｔ１ｂ：第１の制御用トランジスタ、
Ｔ２ａ、Ｔ２ｂ：スイッチング用トランジスタ、
Ｒｆ０〜ＲｆＮ：第０の抵抗〜第Ｎの抵抗、
Ｆ０〜ＦＮ：第０のヒューズ〜第Ｎのヒューズ、
Ｔ１−１〜Ｔ１−Ｎ：第１の制御用トランジスタ〜第Ｎの制御用トランジスタ、
Ｔ２：スイッチング用トランジスタ、Ｆ：ヒューズ、Ｄ：ツェナーダイオード、
Ｔ１、Ｔ２：調整端子

Claims

トリミング用抵抗と、
該トリミング用抵抗と並列に接続したスイッチング回路と、
該スイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え、前記トリミング用抵抗の両端を短絡／非短絡状態に切り替える制御回路とを備えたことを特徴とするレーザートリミング回路。
前記スイッチング回路は、第１電極、第２電極及び制御電極を備えたスイッチング用トランジスタからなり、前記トリミング用抵抗の一端を第１電極に、前記トリミング用抵抗の他端を第２電極に接続して構成され、
前記制御回路は、１個の抵抗回路部とＮ個のトランジスタ回路部からなり、
前記抵抗回路部は、第１電源電位と第２電源電位との間に、第０の抵抗と第０のヒューズが直列に接続して構成され、
前記トランジスタ回路部は、１個の抵抗と、第１電極、第２電極及び制御電極を備えた１個の制御用トランジスタと、１個のヒューズからなり、前記第１電源電位と前記抵抗の一端が接続し、該抵抗の他端に前記制御用トランジスタの前記第１電極が接続し、該制御用トランジスタの前記第２電極に前記第１のヒューズの一端が接続し、該第１のヒューズの他端に前記第２電源電位が接続して構成され、
前記第１電源電位と前記第２電源電位との間に、１個の前記抵抗回路部とＮ個の前記トランジスタ回路部が並列に接続し、前記第０の抵抗と前記第０のヒューズの接続点を一の前記トランジスタ回路部の前記制御用トランジスタの前記制御電極に接続し、該制御用トランジスタの前記第１電極と前記抵抗との接続点を別の前記トランジスタ回路部を構成する前記制御用トランジスタの前記制御電極に接続して、Ｎ−１個の前記制御用トランジスタの前記制御電極と前記制御用トランジスタの前記第１電極と前記抵抗との接続点を順に接続し、Ｎ個目の前記制御用トランジスタの前記第１電極と前記抵抗との接続点を前記スイッチング用トランジスタの制御電極に接続したことを特徴とするレーザートリミング回路。
トリミング用抵抗と、第１電極、第２電極及び制御電極を備えたスイッチング用トランジスタからなり、前記トリミング用抵抗の一端を第１電極に、前記トリミング用抵抗の他端を第２電極に接続して構成されたスイッチング回路と、該スイッチング回路のＯＮ／ＯＦＦ状態を複数回切り替え、前記トリミング用抵抗の両端を短絡／非短絡状態に切り替える１個の抵抗回路部とＮ個のトランジスタ回路部からなる制御回路とを備え、前記抵抗回路部は、第１電源電位と第２電源電位との間に、第０の抵抗と第０のヒューズが直列に接続して構成され、前記トランジスタ回路部は、１個の抵抗と、第１電極、第２電極及び制御電極を備えた１個の制御用トランジスタと、１個のヒューズからなり、前記第１電源電位と前記抵抗の一端が接続し、該抵抗の他端に前記制御用トランジスタの前記第１電極が接続し、該制御用トランジスタの前記第２電極に前記第１のヒューズの一端が接続し、該第１のヒューズの他端に前記第２電源電位が接続して構成され、前記第１電源電位と前記第２電源電位との間に、１個の前記抵抗回路部とＮ個の前記トランジスタ回路部が並列に接続し、前記第０の抵抗と前記第０のヒューズの接続点を一の前記トランジスタ回路部の前記制御用トランジスタの前記制御電極に接続し、該制御用トランジスタの前記第１電極と前記抵抗との接続点を別の前記トランジスタ回路部を構成する前記制御用トランジスタの前記制御電極に接続して、Ｎ−１個の前記制御用トランジスタの前記制御電極と前記制御用トランジスタの前記第１電極と前記抵抗との接続点を順に接続し、Ｎ個目の前記制御用トランジスタの前記第１電極と前記抵抗との接続点を前記スイッチング用トランジスタの制御電極に接続したレーザートリミング回路のトリミング方法において、
前記第０のヒューズを切断することにより１回目のトリミングを行い、必要があれば、該第０のヒューズの前記一端を制御電極に接続している前記制御用トランジスタの前記第２電極に接続している前記ヒューズを切断し、更に必要があれば、切断した該ヒューズの一端を前記制御電極が接続している別の前記制御用トランジスタの前記第２電極に接続している前記ヒューズを順に切断することを特徴とするレーザートリミング回路のトリミング方法。