JP2006114733A - トリミング抵抗 - Google Patents

Abstract

【課題】 生産効率を向上し得るトリミング抵抗を提供する。
【解決手段】 トリミング抵抗２０では、半導体基板にトリミング可能に形成される抵抗体Ｒ11と、半導体基板にトリミング可能に形成され抵抗体Ｒ12に接続されて入力端子IN、出力端子OUT 間で抵抗体Ｒ11とともに合成抵抗Ｒ10を構成可能な抵抗体Ｒ12と、半導体基板に形成され抵抗体Ｒ11および抵抗体Ｒ12に接続されるアナログスイッチASであって、オン状態における入力端子IN、出力端子OUT 間の抵抗値をオフ状態における入力端子IN、出力端子OUT 間の抵抗値よりも低下させるアナログスイッチASと、を備える。
【選択図】 図１

Description

本発明は、半導体基板に形成されるトリミング抵抗に関するものである。

従来より、高精度な抵抗体を形成する技術として、例えば、下記特許文献１に開示される「抵抗体およびそのトリミング方法」があり、レーザ加工等により抵抗体をトリミングすることによって目標の抵抗値（以下「規定値」という。）を得ている。具体的には、レーザ加工等により抵抗体の一部をカットすることで抵抗値が増加することを利用して当該抵抗体の抵抗値が規定値の範囲内に収まるように調整する。なお、以下、このような調整を「レーザトリミング」という。

このため、例えば、図８(A) に示すように、トリミング前の抵抗体の抵抗値（以下「初期抵抗値」という。）の分布（個数Ｎ）が、規定値範囲の抵抗値よりも低くなるところに集まるように、予め抵抗体の形成時に設定している。つまり、初期抵抗値分布のピークを規定値範囲の下側に設定している。これにより、レーザトリミングによって抵抗値を上げることで規定値範囲内に収まる抵抗体の製造を可能にしている。
特開２００４−１４６９７号公報（第１頁、図１）

しかしながら、このようなレーザトリミングでは、抵抗体の一部をカットすることにより抵抗値を調整していることから、抵抗体の抵抗値を増加させることはできても、抵抗値を減少させることはできない。そのため、例えば図８(B) に示すように、抵抗体の形成工程の都合等により規定値範囲の抵抗値よりも高いところに初期抵抗値の分布が集まった場合、つまり初期抵抗値分布のピークが規定値範囲の上側に存在していた場合には、これらの抵抗体の抵抗値を下げるようなレーザトリミングはできない。したがって、このような規定値範囲を上側に超えた抵抗体は、規定値を満たすことができないため、製品の歩留り低下に直結し生産効率の低下を招くという問題がある。

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、生産効率を向上し得るトリミング抵抗を提供することにある。

上記目的を達成するため、特許請求の範囲に記載の請求項１のトリミング抵抗では、半導体基板にトリミング可能に形成される第１の抵抗体［Ｒ11，Ｒ21］と、前記半導体基板にトリミング可能に形成され前記第１の抵抗体［Ｒ11，Ｒ21］に接続されて２端子［IN，OUT ］間で前記第１の抵抗体［Ｒ11，Ｒ21］とともに合成抵抗［Ｒ10，Ｒ20］を構成可能な第２の抵抗体［Ｒ12，Ｒ22］と、前記半導体基板に形成され前記第１の抵抗体［Ｒ11，Ｒ21］および前記第２の抵抗体［Ｒ12，Ｒ22］に接続される半導体スイッチ［AS］であって、オン状態における前記２端子［IN，OUT ］間の抵抗値をオフ状態における前記２端子［IN，OUT ］間の抵抗値よりも低下させる半導体スイッチ［AS］と、を備えることを技術的特徴とする。なお、「トリミング可能」とは、抵抗体の抵抗値が調整可能であることをいう。また、［ ］内の数字等は、［発明を実施するための最良の形態］の欄で説明する符号に対応し得るものである（以下同じ）。

また、特許請求の範囲に記載の請求項２のトリミング抵抗では、請求項１において、前記合成抵抗［Ｒ10］は、前記第１の抵抗体［Ｒ11］と前記第２の抵抗体［Ｒ12］とを並列に接続したもので、前記半導体スイッチ［AS］は、前記第１の抵抗体［Ｒ11］または前記第２の抵抗体［Ｒ12］に対し直列に接続され、オフ状態で前記合成抵抗［Ｒ10］の形成を妨げ、オン状態で前記合成抵抗［Ｒ10］を形成し、オン状態における前記２端子［IN，OUT ］間の抵抗値をオフ状態における前記２端子［IN，OUT ］間の抵抗値よりも低下させることを技術的特徴とする。

さらに、特許請求の範囲に記載の請求項３のトリミング抵抗では、請求項１において、前記合成抵抗［Ｒ20］は、前記第１の抵抗体［Ｒ21］と前記第２の抵抗体［Ｒ22］とを直列に接続したもので、前記半導体スイッチ［AS］は、前記第１の抵抗体［Ｒ21］または前記第２の抵抗体［Ｒ22］に対し並列に接続され、オン状態で前記合成抵抗［Ｒ20］の形成を妨げ、オフ状態で前記合成抵抗［Ｒ20］を形成し、オン状態における前記２端子［IN，OUT ］間の抵抗値をオフ状態における前記２端子［IN，OUT ］間の抵抗値よりも低下させることを技術的特徴とする。

上記目的を達成するため、特許請求の範囲に記載の請求項４のトリミング抵抗では、半導体基板にトリミング可能に形成される第１の抵抗体［Ｒ31］と、前記半導体基板に形成される電界効果トランジスタ［Tr］で、前記第１の抵抗体［Ｒ31］の一端にドレイン電極またはソース電極が接続されて、前記第１の抵抗体［Ｒ31］の一端に接続されていないソース電極またはドレイン電極と前記第１の抵抗体［Ｒ31］の他端とによる２端子［IN，OUT ］間で、前記第１の抵抗体［Ｒ31］とともに合成抵抗を構成可能な電界効果トランジスタ［Tr］と、前記半導体基板にトリミング可能に形成され、前記電界効果トランジスタ［Tr］のゲート電極に印加されるゲート電圧を変更可能な第２の抵抗体と［Ｒ32，Ｒ33］、を備えることを技術的特徴とする。

請求項１の発明では、トリミング可能な第１の抵抗体［Ｒ11，Ｒ21］および第２の抵抗体［Ｒ12，Ｒ22］を半導体基板に形成し、２端子［IN，OUT ］間で第１の抵抗体［Ｒ11，Ｒ21］および第２の抵抗体［Ｒ12，Ｒ22］により合成抵抗［Ｒ10，Ｒ20］を構成可能に接続する。また、当該半導体基板に半導体スイッチ［AS］を形成し、第１の抵抗体［Ｒ11，Ｒ21］および第２の抵抗体［Ｒ12，Ｒ22］に接続することにより、当該半導体スイッチ［AS］のオン状態における２端子［IN，OUT ］間の抵抗値をオフ状態における２端子間［IN，OUT ］の抵抗値よりも低下させる。これにより、半導体スイッチ［AS］をオン状態にすることで、２端子間［IN，OUT ］の抵抗値を、オフ状態における２端子［IN，OUT ］間の抵抗値よりも下げることができる。このため、抵抗値を上げるだけでなく、抵抗値を下げることも可能にするので、２端子［IN，OUT ］間の抵抗値が規定値範囲よりも高い場合であっても、抵抗値を下げて当該規定値内に収まるようにトリミングすることができる。

例えば、第１の抵抗体［Ｒ11，Ｒ21］をレーザトリミングすれば当該２端子［IN，OUT ］間の抵抗値を上げることが可能となる一方で、半導体スイッチ［AS］をオン状態にすると当該２端子［IN，OUT ］間の抵抗値を下げることが可能となる。このため、抵抗値を上げるだけでなく、抵抗値を下げることも可能にするので、２端子［IN，OUT ］間の抵抗値が規定値範囲よりも高い場合であっても、抵抗値を下げて当該規定値内に収まるようにトリミングすることができる。したがって、歩留まりの低下を大幅に抑制するため、生産効率を向上することができる。

請求項２の発明では、合成抵抗［Ｒ10］は、第１の抵抗体［Ｒ11］と第２の抵抗体［Ｒ12］とを並列に接続したもので、半導体スイッチ［AS］は、第１の抵抗体［Ｒ11］または第２の抵抗体［Ｒ12］に対し直列に接続され、オフ状態で合成抵抗［Ｒ10］の形成を妨げ、オン状態で合成抵抗［Ｒ10］を形成する。そして、オン状態における２端子［IN，OUT ］間の抵抗値をオフ状態における２端子［IN，OUT ］間の抵抗値よりも低下させる。これにより、半導体スイッチ［AS］をオン状態にすることで、２端子間［IN，OUT ］の抵抗値を、オフ状態における２端子［IN，OUT ］間の抵抗値よりも下げることができる。したがって、２端子［IN，OUT ］間の抵抗値が規定値範囲よりも高い場合であっても、抵抗値を下げて当該規定値内に収まるようにトリミングすることができるので、歩留まりの低下を大幅に抑制するため、生産効率を向上することができる。

請求項３の発明では、合成抵抗［Ｒ20］は、第１の抵抗体［Ｒ21］と第２の抵抗体［Ｒ22］とを直列に接続したもので、半導体スイッチ［AS］は、第１の抵抗体［Ｒ21］または第２の抵抗体［Ｒ22］に対し並列に接続され、オン状態で合成抵抗［Ｒ20］の形成を妨げ、オフ状態で合成抵抗［Ｒ20］を形成する。そして、オン状態における２端子［IN，OUT ］間の抵抗値をオフ状態における２端子［IN，OUT ］間の抵抗値よりも低下させる。これにより、半導体スイッチ［AS］をオン状態にすることで、２端子間［IN，OUT ］の抵抗値を、オフ状態における２端子［IN，OUT ］間の抵抗値よりも下げることができる。したがって、２端子［IN，OUT ］間の抵抗値が規定値範囲よりも高い場合であっても、抵抗値を下げて当該規定値内に収まるようにトリミングすることができるので、歩留まりの低下を大幅に抑制するため、生産効率を向上することができる。

請求項４の発明では、第１の抵抗体［Ｒ31］の一端にドレイン電極またはソース電極が接続される電界効果トランジスタ［Tr］は、第１の抵抗体［Ｒ31］の一端に接続されていないソース電極またはドレイン電極と第１の抵抗体［Ｒ31］の他端とによる２端子［IN，OUT ］間で、第１の抵抗体［Ｒ31］とともに合成抵抗［Ｒ30］を構成可能にする。そして、第２の抵抗体［Ｒ32，Ｒ33］により、電界効果トランジスタ［Tr］のゲート電極に印加されるゲート電圧を変更可能にする。これにより、第２の抵抗体［Ｒ32，Ｒ33］をトリミングすることにより電界効果トランジスタ［Tr］のゲート電圧を増加または減少させることから、電界効果トランジスタ［Tr］のドレイン−ソース間の抵抗値を増減させることができるので、第１の抵抗体［Ｒ31］と電界効果トランジスタ［Tr］のドレイン−ソース間の抵抗とによる合成抵抗［Ｒ30］全体として幅広い抵抗値を得ることができる。したがって、歩留まりの低下を大幅に抑制するため、生産効率を向上することができる。

以下、本発明のトリミング抵抗の実施形態について図を参照して説明する。
［第１実施形態］
本発明のトリミング抵抗を適用した第１実施形態を図１、図２および図７に基づいて説明する。図１には、トリミング抵抗２０の構成を示す回路図が示されており、図２(A) および図２(B) には、それぞれトリミング抵抗２０の作動を示す説明図が示されている。

図１に示すように、本第１実施形態に係るトリミング抵抗２０は、合成抵抗Ｒ10、アナログスイッチAS、スイッチ制御抵抗Ｒｃ、入力端子INおよび出力端子OUT から構成されており、半導体基板上の２端子間（入力端子INおよび出力端子OUT ）において調整可能な抵抗値を提供するものである。

合成抵抗Ｒ10は、半導体基板にトリミング可能に形成される抵抗体Ｒ11（第１の抵抗体）と、この半導体基板にトリミング可能に形成され抵抗体Ｒ11に接続されて入力端子INおよび出力端子OUT 間で抵抗体Ｒ11とともに合成抵抗Ｒ10を構成可能な抵抗体Ｒ12（第２の抵抗体）と、から構成されている。例えば、本第１実施形態では、抵抗体Ｒ11と抵抗体Ｒ12とからなる並列抵抗が当該合成抵抗Ｒ10に相当する。

アナログスイッチASは、抵抗体Ｒ11、Ｒ12の形成される半導体基板と同じ半導体基板に形成され抵抗体Ｒ11および抵抗体Ｒ12に接続されることにより、オン状態における入力端子INおよび出力端子OUT 間の抵抗値をオフ状態における同端子間の抵抗値よりも低下させ得るものである。即ち、本第１実施形態では、入力端子INおよび出力端子OUT 間で、合成抵抗Ｒ10としての並列抵抗を構成し得る抵抗体Ｒ11および抵抗体Ｒ12のうち、抵抗体Ｒ12と出力端子OUT との間に当該アナログスイッチASが介在させることにより、オフ状態で合成抵抗Ｒ10の形成を妨げ、オン状態で合成抵抗Ｒ10を形成し得るように接続される。

このアナログスイッチASの具体的な構成例として、例えば、図１に示すように、ＰチャネルタイプのＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果トランジスタ）によるスイッチング素子SW-pと、ＮチャネルタイプのＭＯＳ−ＦＥＴ（ＭＯＳ型電界効果トランジスタ）によるスイッチング素子SW-nと、を組み合わせたものがあり、本実施形態ではこれを用いている。なお、この種のアナログスイッチASでは、それぞれのドレインおよびソースを互いに接続し合ったスイッチング素子SW-nおよびスイッチング素子SW-pのゲート電圧を閾値電圧Ｖthよりも高く設定することで、ドレイン−ソース間に電流が流れるＭＯＳ−ＦＥＴの特性を利用してスイッチング動作を可能にしている。

スイッチ制御抵抗Ｒｃは、前述したアナログスイッチASのゲート電圧を設定する機能を有するもので、半導体基板にトリミング可能に形成される抵抗体Ｒ１〜Ｒ４の４本の抵抗により構成されている。即ち、直列接続されている抵抗体Ｒ１および抵抗体Ｒ２と、直列接続されている抵抗体Ｒ３および抵抗体Ｒ４と、を電源とグランドGND との間にそれぞれ接続する。そして、抵抗体Ｒ１と抵抗体Ｒ２とにより電源電圧の分圧Ｖ１をアナログスイッチASを構成するスイッチング素子SW-pのゲート電極に印加し、また抵抗体Ｒ３と抵抗体Ｒ４とにより電源電圧の分圧Ｖ２をアナログスイッチASを構成するスイッチング素子SW-nのゲート電極に印加するように構成する。

本実施形態の場合、電源電圧として５Ｖを設定しているので、例えば、前述の分圧Ｖ１を閾値電圧Ｖth（例えば４．３Ｖ）よりも高くなるように抵抗体Ｒ１、Ｒ２の抵抗値を設定し、分圧Ｖ２を当該閾値電圧Ｖthよりも低くなるように抵抗体Ｒ３、Ｒ４の抵抗値を設定する。これにより、アナログスイッチASを構成するスイッチング素子SW-pのゲート電圧を閾値電圧Ｖthよりも高くし、またスイッチング素子SW-nのゲート電圧を閾値電圧Ｖthよりも低くするので、両スイッチング素子をそれぞれオフ状態にして当該アナログスイッチASをオフ状態に制御することが可能となる。

これとは逆に、例えば、前述の分圧Ｖ１を閾値電圧Ｖthよりも低くなるように抵抗体Ｒ１、Ｒ２の抵抗値を設定し、分圧Ｖ２を閾値電圧Ｖthよりも高くなるように抵抗体Ｒ３、Ｒ４の抵抗値を設定する。これにより、アナログスイッチASを構成するスイッチング素子SW-pのゲート電圧を閾値電圧Ｖthよりも低くし、またスイッチング素子SW-nのゲート電圧を閾値電圧Ｖthよりも高くするので、両スイッチング素子をそれぞれオン状態にして当該アナログスイッチASをオン状態に制御することが可能となる。

即ち、当該スイッチ制御抵抗Ｒｃでは、アナログスイッチASを構成するスイッチング素子SW-pおよびスイッチング素子SW-nが両方ともにオン状態またはオフ状態の同じスイッチング状態をとるように、それぞれに印加されるゲート電圧を制御している。

このようにトリミング抵抗２０を構成することにより、アナログスイッチASがオン状態の場合には、入力端子INと出力端子OUT との２端子間で、抵抗体Ｒ11と抵抗体Ｒ12との並列接続からなる合成抵抗Ｒ10を形成するため、並列接続の合成抵抗値ｒ11//ｒ12（＝（ｒ11×ｒ12）／（ｒ11＋ｒ12））となる。これに対し、アナログスイッチASがオフ状態の場合には、抵抗体Ｒ12と出力端子OUT との間に介在するアナログスイッチASが極めて高い抵抗値（数百ｋΩ以上）となるため、抵抗体Ｒ11と抵抗体Ｒ12とからなる合成抵抗の構成を妨げられ、その結果、入力端子INと出力端子OUT との２端子間では、抵抗体Ｒ11だけの抵抗値ｒ11となる。

つまり、入力端子INと出力端子OUT との間の抵抗値は、アナログスイッチASがオフ状態の場合には抵抗体Ｒ11だけの値となり、アナログスイッチASがオン状態の場合には抵抗体Ｒ11と抵抗体Ｒ12との並列接続による合成抵抗の値となる。このため、スイッチ制御抵抗Ｒｃにより、入力端子INと出力端子OUT との２端子間の抵抗値を制御することができる。

次に、トリミング抵抗２０の動作を図２に基づいて説明する。
前述したように、スイッチ制御抵抗Ｒｃを構成する抵抗体Ｒ１、Ｒ２の抵抗値を分圧Ｖ１が閾値電圧Ｖthよりも高くなるように設定し、また抵抗体Ｒ３、Ｒ４の抵抗値を分圧Ｖ２が閾値電圧Ｖthよりも低くなるように設定している場合には、アナログスイッチASがオフ状態に制御されているので、入力端子INと出力端子OUT との２端子間の抵抗値は、抵抗体Ｒ11だけの抵抗値ｒ11となる。

そこで、図２(A) に示すトリミング抵抗２０’のように、スイッチ制御抵抗Ｒｃを構成する抵抗体Ｒ１および抵抗体Ｒ４をレーザトリミングによりほぼ断線状態にカットする（図２(A) に示す×印）。すると、抵抗体Ｒ１および抵抗体Ｒ４の抵抗値は、それぞれＭΩオーダの極めて高い値となるので、抵抗体Ｒ２には電源電圧の５Ｖが供給されなくなり、抵抗体Ｒ３にはグランドGND が接続されなくなる。このため、分圧Ｖ１の電位はグランドGND にほぼ等しくなり、スイッチング素子SW-nのゲート電圧が閾値電圧Ｖth（例えば４．３Ｖ）よりも低くなることから、それまでオフ状態だったスイッチング素子SW-pはオン状態に移行する。一方、分圧Ｖ２の電位は電源電圧の５Ｖにほぼ等しくなり、スイッチング素子SW-pのゲート電圧が閾値電圧Ｖth（例えば４．３Ｖ）よりも高くなることから、それまでオフ状態だったスイッチング素子SW-pはオン状態に移行する。

これにより、アナログスイッチAS全体がオフ状態からオン状態に切り替わることで、抵抗体Ｒ11と抵抗体Ｒ12とによる並列接続の合成抵抗Ｒ10が形成されるので、入力端子INと出力端子OUT との２端子間の抵抗値は、並列接続の合成抵抗値ｒ11//ｒ12となる。したがって、アナログスイッチASのオン状態における当該２端子間は、アナログスイッチASのオフ状態における抵抗体Ｒ11の抵抗値ｒ11よりも、低い合成抵抗Ｒ10の抵抗値ｒ11//ｒ12となる。つまり、抵抗体Ｒ11をレーザトリミングすれば当該２端子間の抵抗値を上げることが可能となる一方で、アナログスイッチASをオン状態にすると合成抵抗Ｒ10（抵抗値ｒ11//ｒ12）により当該２端子間の抵抗値を下げることが可能となる。

このため、抵抗値を上げるだけでなく、抵抗値を下げることも可能にするので、例えば、図７に示す破線による初期抵抗値の分布のように当該２端子間の抵抗値が規定値範囲よりも低い側に集まっている場合に限らず、一点鎖線のように当該２端子間の抵抗値が規定値範囲よりも高い側に集まっている場合であっても、抵抗値を下げて実線によるトリミング後の分布のように当該規定値内に収まるようにトリミングすることができる。したがって、歩留まりの低下を大幅に抑制するため、生産効率を向上することができる。

一方、前述したように、スイッチ制御抵抗Ｒｃを構成する抵抗体Ｒ１、Ｒ２の抵抗値を分圧Ｖ１が閾値電圧Ｖthよりも低くなるように設定し、また抵抗体Ｒ３、Ｒ４の抵抗値を分圧Ｖ２が閾値電圧Ｖthよりも高くなるように設定している場合には、アナログスイッチASがオン状態に制御されているので、入力端子INと出力端子OUT との２端子間の抵抗値は、抵抗体Ｒ11と抵抗体Ｒ12とによる並列接続の合成抵抗値ｒ11//Ｒ12となる。

そこで、図２(B) に示すトリミング抵抗２０”のように、スイッチ制御抵抗Ｒｃを構成する抵抗体Ｒ２および抵抗体Ｒ３をレーザトリミングによりほぼ断線状態にカットする（図２(B) に示す×印）。すると、抵抗体Ｒ２および抵抗体Ｒ３の抵抗値は、それぞれＭΩオーダの極めて高い値となるので、抵抗体Ｒ１にはグランドGND が接続されなくなり、抵抗体Ｒ４には電源電圧の５Ｖが供給されなくなる。このため、分圧Ｖ１の電位は電源電圧の５Ｖにほぼ等しくなり、スイッチング素子SW-pのゲート電圧が閾値電圧Ｖth（例えば４．３Ｖ）よりも高くなることから、それまでオン状態だったスイッチング素子SW-pはオフ状態に移行する。一方、分圧Ｖ２の電位はグランドGND にほぼ等しくなり、スイッチング素子SW-nのゲート電圧が閾値電圧Ｖth（例えば４．３Ｖ）よりも低くなることから、それまでオン状態だったスイッチング素子SW-pはオフ状態に移行する。

これにより、アナログスイッチAS全体がオン状態からオフ状態に切り替わることで、抵抗体Ｒ11と抵抗体Ｒ12とは並列接続ではなくなるので、合成抵抗Ｒ10の形成が妨げられて、入力端子INと出力端子OUT との２端子間の抵抗値は、抵抗体Ｒ11だけの抵抗値ｒ11となる。したがって、アナログスイッチASのオフ状態における当該２端子間は、アナログスイッチASのオン状態における並列接続の合成抵抗値ｒ11//ｒ12よりも、高い抵抗体Ｒ11の抵抗値ｒ11となる。つまり、当該２端子間の抵抗値は、合成抵抗Ｒ10（抵抗値ｒ11//ｒ12）のレーザトリミングにより上げるだけでなく、アナログスイッチASのオフ状態により一段と上げることが可能となるため、トリミング可能な範囲を大幅に拡げることができる。

なお、上述したトリミング抵抗２０では、合成抵抗Ｒ10を構成している抵抗体Ｒ12と出力端子OUT との間にアナログスイッチASを直列に接続したが、入力端子INとの間にアナログスイッチASを直列に接続しり、また合成抵抗Ｒ10を構成している抵抗体Ｒ22と出力端子OUT との間あるいは抵抗体Ｒ22と入力端子INとの間にアナログスイッチASを直列に接続しても良い。これらの構成においても、上述と同様の作用および効果を得ることができる。

［第２実施形態］
本発明のトリミング抵抗を適用した第２実施形態を図３〜図５および図７に基づいて説明する。図３には、トリミング抵抗３０の構成を示す回路図が示されており、図４(A) および図４(B) には、それぞれトリミング抵抗２０の作動を示す説明図が示されている。また図５には、トリミング抵抗３０の変形例としてトリミング抵抗３５の回路図が示されている。

図３に示すように、本第２実施形態に係るトリミング抵抗３０も、前述した第１実施形態のトリミング抵抗２０とほぼ同様に、合成抵抗Ｒ20、アナログスイッチAS、スイッチ制御抵抗Ｒｃ、入力端子INおよび出力端子OUT から構成されている。なお、第１実施形態のトリミング抵抗２０を実質的に同一の構成部分については、同一符号を付している。

このトリミング抵抗３０では、合成抵抗Ｒ20を構成する抵抗体Ｒ21および抵抗体Ｒ22が直列に接続されている点と、この合成抵抗Ｒ20の抵抗体Ｒ22に対しアナログスイッチASが並列に接続されている点とが、第１実施形態のトリミング抵抗２０と異なる。そのため、ここでは回路構成上の相違およびその動作を中心に説明し、第１実施形態のトリミング抵抗２０と実質的に同一の構成部分については説明を省略する。

合成抵抗Ｒ20は、第１実施形態の合成抵抗Ｒ10と同様に、半導体基板にトリミング可能に形成される抵抗体Ｒ21（第１の抵抗体）と、この半導体基板にトリミング可能に形成され抵抗体Ｒ21に接続されて入力端子INおよび出力端子OUT 間で抵抗体Ｒ21とともに合成抵抗Ｒ20を構成可能な抵抗体Ｒ22（第２の抵抗体）と、から構成されており、本第２実施形態では、抵抗体Ｒ21と抵抗体Ｒ22とからなる直列抵抗が当該合成抵抗Ｒ20に相当する。

そして、このように直列に接続される合成抵抗Ｒ20に対し、その抵抗体Ｒ22と並列にアナログスイッチASを接続することにより、オン状態で合成抵抗Ｒ20の形成を妨げ、オフ状態で合成抵抗Ｒ20を形成し得るように接続される。これにより、アナログスイッチASがオフ状態の場合には、入力端子INと出力端子OUT との２端子間で、抵抗体Ｒ21と抵抗体Ｒ22との直列接続からなる合成抵抗Ｒ20を形成するため、直列接続の合成抵抗値ｒ11＋ｒ12となる。これに対し、アナログスイッチASがオン状態の場合には、抵抗体Ｒ22と並列に接続されるアナログスイッチASが極めて低い抵抗値（オン抵抗；数Ω以下）となるため、抵抗体Ｒ21と抵抗体Ｒ22とからなる合成抵抗の構成を妨げられ、その結果、入力端子INと出力端子OUT との２端子間では、抵抗体Ｒ21だけの抵抗値ｒ21となる。

つまり、入力端子INと出力端子OUT との間の抵抗値は、アナログスイッチASがオフ状態の場合には抵抗体Ｒ21と抵抗体Ｒ22との直列接続による合成抵抗の値となり、アナログスイッチASがオン状態の場合にはほぼ抵抗体Ｒ21の値となる。このため、本実施形態に係るトリミング抵抗３０においても、スイッチ制御抵抗Ｒｃにより、入力端子INと出力端子OUT との２端子間の抵抗値を制御することができる。

次に、トリミング抵抗３０の動作を図４に基づいて説明する。
スイッチ制御抵抗Ｒｃを構成する抵抗体Ｒ１、Ｒ２の抵抗値を分圧Ｖ１が閾値電圧Ｖthよりも高くなるように設定し、また抵抗体Ｒ３、Ｒ４の抵抗値を分圧Ｖ２が閾値電圧Ｖthよりも低くなるように設定している場合には、アナログスイッチASがオフ状態に制御されているので、入力端子INと出力端子OUT との２端子間の抵抗値は、抵抗体Ｒ21と抵抗体Ｒ22との直列接続による合成抵抗の抵抗値ｒ21＋ｒ22となる。

そこで、図４(A) に示すトリミング抵抗３０’のように、スイッチ制御抵抗Ｒｃを構成する抵抗体Ｒ１および抵抗体Ｒ４をレーザトリミングによりほぼ断線状態にカットすると（図４(A) に示す×印）、第１実施形態のスイッチ制御抵抗Ｒｃと同様に、アナログスイッチAS全体はオフ状態からオン状態に切り替えられ、合成抵抗Ｒ20を構成している抵抗体Ｒ22の両端抵抗値がアナログスイッチASのほぼオン抵抗値に下げられるので、入力端子INと出力端子OUT との２端子間の抵抗値は、ほぼ抵抗体Ｒ21の抵抗値ｒ21となる。

したがって、アナログスイッチASのオン状態における当該２端子間は、アナログスイッチASのオフ状態における合成抵抗Ｒ20の抵抗値ｒ21＋ｒ22よりも、低いほぼ抵抗値ｒ21となる。つまり、抵抗体Ｒ21や抵抗体Ｒ22をレーザトリミングすれば当該２端子間の抵抗値を上げることが可能となる一方で、アナログスイッチASをオン状態にすると抵抗体Ｒ22の両端をほぼ短絡状態にすること合成抵抗Ｒ20（抵抗値ｒ21＋ｒ22）により当該２端子間の抵抗値をほぼ抵抗体Ｒ21の抵抗値ｒ21にまで下げることが可能となる。

このため、本実施形態に係るトリミング抵抗３０においても、抵抗値を上げるだけでなく、抵抗値を下げることも可能にするので、例えば、図７に示す破線による初期抵抗値の分布のように当該２端子間の抵抗値が規定値範囲よりも低い側に集まっている場合に限らず、一点鎖線のように当該２端子間の抵抗値が規定値範囲よりも高い側に集まっている場合であっても、抵抗値を下げて実線によるトリミング後の分布のように当該規定値内に収まるようにトリミングすることができる。したがって、歩留まりの低下を大幅に抑制するため、生産効率を向上することができる。

一方、前述したように、スイッチ制御抵抗Ｒｃを構成する抵抗体Ｒ１、Ｒ２の抵抗値を分圧Ｖ１が閾値電圧Ｖthよりも低くなるように設定し、また抵抗体Ｒ３、Ｒ４の抵抗値を分圧Ｖ２が閾値電圧Ｖthよりも高くなるように設定している場合には、アナログスイッチASがオン状態に制御されているので、入力端子INと出力端子OUT との２端子間の抵抗値は、抵抗体Ｒ21と抵抗体Ｒ22とによる直列接続の合成抵抗値ｒ21＋Ｒ22となる。

そこで、図４(B) に示すトリミング抵抗３０”のように、スイッチ制御抵抗Ｒｃを構成する抵抗体Ｒ２および抵抗体Ｒ３をレーザトリミングによりほぼ断線状態にカットすると（図４(B) に示す×印）、第１実施形態のスイッチ制御抵抗Ｒｃと同様に、アナログスイッチAS全体はオン状態からオフ状態に切り替えられ、抵抗体Ｒ21と抵抗体Ｒ22との直列接続が有効に機能するので、入力端子INと出力端子OUT との２端子間の抵抗値は、抵抗体Ｒ21と抵抗体Ｒ22とによる直列の合成抵抗Ｒ20の抵抗値ｒ21＋ｒ22となる。したがって、アナログスイッチASのオフ状態における当該２端子間は、アナログスイッチASのオン状態における抵抗体Ｒ21の抵抗値ｒ21よりも、高い合成抵抗Ｒ20の抵抗値ｒ21＋ｒ22となる。つまり、当該２端子間の抵抗値は、抵抗体Ｒ21のレーザトリミングにより上げるだけでなく、アナログスイッチASのオフ状態により一段と上げることが可能となるため、トリミング可能な範囲を大幅に拡げることができる。

なお、上述したトリミング抵抗３０では、合成抵抗Ｒ20を構成している抵抗体Ｒ22に並列にアナログスイッチASを接続したが、合成抵抗Ｒ20を構成している抵抗体Ｒ21に並列にアナログスイッチASを接続しても、上述と同様の作用および効果を得ることができる。

なお、図３および図４に示す合成抵抗Ｒ20は、例えば、図５に示すトリミング抵抗３５のように、抵抗値を可変できるタイプの可変抵抗Ｒｖとして構成しても良い。このトリミング抵抗３５の場合には、例えば、当該可変抵抗Ｒｖの一方側端子を入力端子INに接続し、可変タップと他方側端子との間にアナログスイッチASを接続する。このように抵抗体Ｒ21と抵抗体Ｒ22とからなる合成抵抗Ｒ20に代えて可変抵抗Ｒｖを用いることで、半導体基板上における当該抵抗の形成に要する面積を小さくすることが可能となるので、よりコンパクトにトリミング抵抗３５を構成することも可能になる。

また、上述したトリミング抵抗３５では、可変抵抗Ｒｖの一方側端子を入力端子INに接続し、可変タップと他方側端子との間にアナログスイッチASを接続したが、これとは逆に可変抵抗Ｒｖの一方側端子を出力端子OUT に接続し、可変タップと他方側端子との間にアナログスイッチASを接続しても、上述と同様の作用および効果を得ることができる。

［第３実施形態］
本発明のトリミング抵抗を適用した第３実施形態を図６に基づいて説明する。図６には、トリミング抵抗４０の構成を示す回路図が示されている。

図６に示すように、本第３実施形態に係るトリミング抵抗４０は、合成抵抗Ｒ30、抵抗値制御抵抗Ｒｄ、入力端子INおよび出力端子OUT から構成されており、半導体基板上の２端子間（入力端子INおよび出力端子OUT ）において調整可能な抵抗値を提供するものである。

合成抵抗Ｒ30は、半導体基板にトリミング可能に形成される抵抗体Ｒ31（第１の抵抗体）と、この半導体基板にトリミング可能に形成され抵抗体Ｒ31の一端にドレイン電極が接続される電界効果トランジスタ（以下「トランジスタ」という。）Trと、から構成されており、抵抗体Ｒ31の他端とトランジスタTrのソース端子との間による２端子間（入力端子INおよび出力端子OUT ）で、合成抵抗Ｒ30の抵抗値が得られるように構成されている。

即ち、合成抵抗Ｒ30は、入力端子INと出力端子OUT との間において、トランジスタTrのドレイン−ソース間の抵抗値ｒdsと抵抗体Ｒ31の抵抗値ｒ31との直列抵抗による抵抗値ｒ31＋ｒdsが得られるように構成されている。

抵抗値制御抵抗Ｒｄ（第２の抵抗体）は、半導体基板にトリミング可能に形成される抵抗体Ｒ32および抵抗体Ｒ33からなり、これらは直列に接続されて電源とグランドGND との間に介在するように接続されている。そして、抵抗体Ｒ32と抵抗体Ｒ33とによる電源電圧の分圧Ｖ３を合成抵抗Ｒ30のトランジスタTrのゲート電極に印加し得るように構成する。これにより、抵抗体Ｒ32または抵抗体Ｒ33をレーザトリミングすることによって、トランジスタTrのゲート電圧を調整することができるので、トランジスタTrのドレイン−ソース間の抵抗値ｒdsを変動させることが可能となる。

このようにトリミング抵抗３０を構成することにより、抵抗体Ｒ32または抵抗体Ｒ33をトリミングすることによりトランジスタTrのゲート電圧を増加または減少させることから、トランジスタTrのドレイン−ソース間の抵抗値ｒdsを増減させることができ、抵抗体Ｒ31とトランジスタTrのドレイン−ソース間の抵抗とによる合成抵抗Ｒ30全体として幅広い抵抗値を得ることができる。したがって、歩留まりの低下を大幅に抑制するため、生産効率を向上することができる。また、このトランジスタTrのドレイン−ソース間の抵抗値ｒdsは、オン領域（飽和領域）におけるオン抵抗（数Ω以下）からオフ領域（遮断領域）における抵抗（数百ｋΩ以上）まで広範囲において抵抗値が得られるため、高い抵抗値を必要とする場合に本第３実施形態に係るトリミング抵抗３０は特に有効となる。

なお、本実施形態では、トランジスタTrに直列に抵抗体Ｒ31を接続したが、トランジスタTrのドレイン−ソース間の抵抗だけでも、数Ωオーダ〜数ＭΩオーダの広範囲の抵抗値ｒdsが得られるため、抵抗体Ｒ31は必ずしも必要ではないが、例えば、トランジスタTrの半導体特有の特性等によりゲート電圧による抵抗値ｒdsの調整が困難な場合には、抵抗体Ｒ31を直列接続することにより抵抗体Ｒ31のトリミングによる微調整が可能となる。

また、上述したトリミング抵抗４０では、Ｎチャネルタイプの電界効果トランジスタを用いたが、Ｐチャネルタイプの電界効果トランジスタを用いても上述と同様の作用および効果を得ることができる。

さらに、上述したトリミング抵抗４０では、合成抵抗Ｒ30の構成において、入力端子IN側に抵抗体Ｒ31を接続し出力端子OUT 側にトランジスタTrを接続したが、これとは逆に入力端子IN側にトランジスタTrを接続し出力端子OUT 側に抵抗体Ｒ31を接続しても、上述と同様の作用および効果を得ることができる。

本発明の第１実施形態に係るトリミング抵抗の構成を示す回路図である。 図２(A) および図２(B) は、それぞれ図１に示すトリミング抵抗の作動を示す説明図である。 本発明の第２実施形態に係るトリミング抵抗の構成を示す回路図である。 図４(A) および図４(B) は、それぞれ図３に示すトリミング抵抗の作動を示す説明図である。 第２実施形態に係るトリミング抵抗の変形例の構成を示す回路図である。 本発明の第３実施形態に係るトリミング抵抗の構成を示す回路図である。 規定値範囲に対する初期抵抗値等の分布例を示す説明図で、破線は規定値範囲に対し低い側に集まっている場合の分布例、一点鎖線は規定値範囲に対し高い側に集まっている場合の分布例、実線はトリミング後の分布例をそれぞれ示すものある。 規定値範囲に対する初期抵抗値の分布例を示す説明図で、図８(A) は規定値範囲に対し低い側に集まっている場合、図８(B) は規定値範囲に対し高い側に集まっている場合、をそれぞれ示すものである。

符号の説明

２０、３０、３５、４０…トリミング抵抗
AS…アナログスイッチ（半導体スイッチ）
IN…入力端子（２端子の一方）
OUT …出力端子（２端子の他方）
Ｒ１、Ｒ２、Ｒ３、Ｒ４…抵抗体
Ｒ11、Ｒ21、Ｒ31…抵抗体（第１の抵抗体）
Ｒ12、Ｒ22、Ｒ32、Ｒ33…抵抗体（第２の抵抗体）
Ｒ10、Ｒ20、Ｒ30…合成抵抗
Ｒｃ…スイッチ制御抵抗
Ｒｄ…抵抗値制御抵抗
Ｒｖ…可変抵抗（第１の抵抗体、第２の抵抗体）
SW-p、SW-n…スイッチング素子
Tr…トランジスタ（電界効果トランジスタ）

Claims (4)

1. 半導体基板にトリミング可能に形成される第１の抵抗体と、
   前記半導体基板にトリミング可能に形成され前記第１の抵抗体に接続されて２端子間で前記第１の抵抗体とともに合成抵抗を構成可能な第２の抵抗体と、
   前記半導体基板に形成され前記第１の抵抗体および前記第２の抵抗体に接続される半導体スイッチであって、オン状態における前記２端子間の抵抗値をオフ状態における前記２端子間の抵抗値よりも低下させる半導体スイッチと、
   を備えることを特徴とするトリミング抵抗。
2. 前記合成抵抗は、前記第１の抵抗体と前記第２の抵抗体とを並列に接続したもので、
   前記半導体スイッチは、前記第１の抵抗体または前記第２の抵抗体に対し直列に接続され、オフ状態で前記合成抵抗の形成を妨げ、オン状態で前記合成抵抗を形成し、オン状態における前記２端子間の抵抗値をオフ状態における前記２端子間の抵抗値よりも低下させることを特徴とする請求項１記載のトリミング抵抗。
3. 前記合成抵抗は、前記第１の抵抗体と前記第２の抵抗体とを直列に接続したもので、
   前記半導体スイッチは、前記第１の抵抗体または前記第２の抵抗体に対し並列に接続され、オン状態で前記合成抵抗の形成を妨げ、オフ状態で前記合成抵抗を形成し、オン状態における前記２端子間の抵抗値をオフ状態における前記２端子間の抵抗値よりも低下させることを特徴とする請求項１記載のトリミング抵抗。
4. 半導体基板にトリミング可能に形成される第１の抵抗体と、
   前記半導体基板に形成される電界効果トランジスタで、前記第１の抵抗体の一端にドレイン電極またはソース電極が接続されて、前記第１の抵抗体の一端に接続されていないソース電極またはドレイン電極と前記第１の抵抗体の他端とによる２端子間で、前記第１の抵抗体とともに合成抵抗を構成可能な電界効果トランジスタと、
   前記半導体基板にトリミング可能に形成され、前記電界効果トランジスタのゲート電極に印加されるゲート電圧を変更可能な第２の抵抗体と、
   を備えることを特徴とするトリミング抵抗。

Images