JP2007096731A - ミュート回路 - Google Patents
ミュート回路 Download PDFInfo
- Publication number
- JP2007096731A JP2007096731A JP2005283152A JP2005283152A JP2007096731A JP 2007096731 A JP2007096731 A JP 2007096731A JP 2005283152 A JP2005283152 A JP 2005283152A JP 2005283152 A JP2005283152 A JP 2005283152A JP 2007096731 A JP2007096731 A JP 2007096731A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- mute
- back gate
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
Abstract
【課題】入出力インターフェースにおいてミューティング用MOSトランジスタの耐圧により制限される電源電圧範囲を拡大できるミュート回路を提供することを目的とする。
【解決手段】正負の信号が出力される出力端子10のミューティング用NchMOSトランジスタ1と、このトランジスタ1のゲートに印加される電圧を切換え、トランジスタ1のオン/オフを制御するミュート切換回路3を備え、トランジスタ1のバックゲートを、出力端子10と所定のマイナス電位VSSとの間に直列に接続される抵抗R1と抵抗R2の抵抗分割でバイアスする。この回路構成によれば、トランジスタ1がオフされることによるミュートオフ時に、トランジスタ1のバックゲート電圧が、出力端子10に出力される信号の変動に伴い変動され電源電位VCCの範囲に抑えられることにより、トランジスタ1の耐圧を電源電位VCCの範囲に抑えることができる。
【選択図】図1
【解決手段】正負の信号が出力される出力端子10のミューティング用NchMOSトランジスタ1と、このトランジスタ1のゲートに印加される電圧を切換え、トランジスタ1のオン/オフを制御するミュート切換回路3を備え、トランジスタ1のバックゲートを、出力端子10と所定のマイナス電位VSSとの間に直列に接続される抵抗R1と抵抗R2の抵抗分割でバイアスする。この回路構成によれば、トランジスタ1がオフされることによるミュートオフ時に、トランジスタ1のバックゲート電圧が、出力端子10に出力される信号の変動に伴い変動され電源電位VCCの範囲に抑えられることにより、トランジスタ1の耐圧を電源電位VCCの範囲に抑えることができる。
【選択図】図1
Description
本発明は、入出力インターフェースにおけるミュート回路に関し、特にMOSトランジスタをスイッチ素子に使用するミュート回路に関するものである。
近年、正負の信号が出力されるオーディオ増幅器等の入出力インターフェースにおいて、入出力のミューティング用にMOSトランジスタを使用する技術が提案されている。
しかしながら、ミューティング用のMOSトランジスタがOFFのときに入出力信号がマイナス側に大きく振幅されると、このMOSトランジスタのバックゲートとドレインまたはソース間にできる寄生ダイオードがONすることがある。このため、入出力信号がクランプされ、信号に歪みを発生させるという短所を有している。
しかしながら、ミューティング用のMOSトランジスタがOFFのときに入出力信号がマイナス側に大きく振幅されると、このMOSトランジスタのバックゲートとドレインまたはソース間にできる寄生ダイオードがONすることがある。このため、入出力信号がクランプされ、信号に歪みを発生させるという短所を有している。
そこで、この入出力信号のクランプを回避するため、MOSトランジスタのバックゲートにマイナス電圧を印加する技術が、特許文献1に提案されている。
以下、この特許文献1に開示されている、出力信号のクランプを回避するミュート回路の一例を、図9を参照しながら説明する。
以下、この特許文献1に開示されている、出力信号のクランプを回避するミュート回路の一例を、図9を参照しながら説明する。
図9において、1は、ソースが接地電位GNDに接続されたミューティング用のNch(チャネル)MOSトランジスタであり、2はこのNchMOSトランジスタ1のドレイン−バックゲート間にできる寄生ダイオードである。また3は、電源電位VCC、またはこの電源電位VCCをマイナスの電位としたマイナス電位VSSの一方を選択してNchMOSトランジスタ1のゲートに印加し、NchMOSトランジスタ1のオン/オフを制御するミュート切換回路である。また4は、出力センターレベルを接地電位GNDのレベルとした正負の信号を出力する増幅器であり、入力端子9に入力される信号は増幅器4で駆動され、抵抗R3を介して出力端子10へ出力される。この出力端子10の接続点に、NchMOSトランジスタ1のドレインが接続されている。またR8は、NchMOSトランジスタ1のゲート−バックゲート間に接続された抵抗である。
以上のように構成されたミュート回路について、以下その動作を説明する。
ミュートON(オン)時は、ミュート切換回路3により、NchMOSトランジスタ1のゲート、および抵抗R8を介してバックゲートに電源電位VCCが印加され、NchMOSトランジスタ1がONする。NchMOSトランジスタ1のONにより入力端子9に入力された信号は増幅器4の出力において、抵抗R3とNchMOSトランジスタ1のON抵抗との比でミューティングされる。
ミュートON(オン)時は、ミュート切換回路3により、NchMOSトランジスタ1のゲート、および抵抗R8を介してバックゲートに電源電位VCCが印加され、NchMOSトランジスタ1がONする。NchMOSトランジスタ1のONにより入力端子9に入力された信号は増幅器4の出力において、抵抗R3とNchMOSトランジスタ1のON抵抗との比でミューティングされる。
また、ミュートOFF(オフ)時は、ミュート切換回路3によりNchMOSトランジスタ1のゲート、および抵抗R8を介してバックゲートにマイナス電位VSSが印加され、NchMOSトランジスタ1がOFFする。NchMOSトランジスタ1のOFFにより入力端子9に入力された信号はミューティングされることなく増幅器4で駆動され、出力端子10に出力される。
このようにミューティング機能が動作する。
ここで、図10はミュートOFF時の出力信号VoおよびNchMOSトランジスタ1のバックゲート電圧V1のタイミングチャートであり、同図に示すように、ミュートOFF時はNchMOSトランジスタ1のバックゲートにマイナス電位VSSが印加されており、出力信号Voがマイナス側に出力されるとき、出力信号VoがNchMOSトランジスタ1のバックゲート電圧V1を下回ることがないため、ミュートOFF時において、NchMOSトランジスタ1のドレイン−バックゲート間にできる寄生ダイオード2がONすることがない。
ここで、図10はミュートOFF時の出力信号VoおよびNchMOSトランジスタ1のバックゲート電圧V1のタイミングチャートであり、同図に示すように、ミュートOFF時はNchMOSトランジスタ1のバックゲートにマイナス電位VSSが印加されており、出力信号Voがマイナス側に出力されるとき、出力信号VoがNchMOSトランジスタ1のバックゲート電圧V1を下回ることがないため、ミュートOFF時において、NchMOSトランジスタ1のドレイン−バックゲート間にできる寄生ダイオード2がONすることがない。
このように、ミュートOFF時の出力信号のクランプを回避して、出力信号の歪みの発生が防止される。
特開2002−111446号公報
しかしながら、このような従来のミュート回路では、ミュートOFF時において、図10からわかるように、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2は、出力信号Voがプラス側に最大に出力されるとき最大となり、電源電位VCCとマイナス電位VSSとの電圧差と同等になる場合がある。このため、NchMOSトランジスタ1の耐圧が、この電源電位VCCとマイナス電位VSSとの電圧差以上であることが必要とされる。例えば、電源電位VCCが3V、マイナス電位VSSが(−3)Vとすると、ミュートOFF時にNchMOSトランジスタ1のドレイン−バックゲート間に最大で約6Vが印加される場合があり、ミューティング用のNchMOSトランジスタ1の耐圧が6V以上であることが必要とされる。逆にNchMOSトランジスタ1の耐圧が6Vの場合は、電源電位VCCが3V以内の範囲に制限されるとともにマイナス電位VSSが(−3)V以内の範囲に制限される。このように、プラス側及びマイナス側の電源電圧範囲がミューティング用のNchMOSトランジスタ1の耐圧の1/2の範囲内に制限されるという問題がある。
そこで、本発明は、入出力インターフェースにおいて、ミューティング用にMOSトランジスタを使用し、入出力信号のクランプが防止され、ミューティング用のMOSトランジスタの耐圧により制限される電源電圧範囲を拡大することができるミュート回路を提供することを目的としたものである。
前述した目的を達成するために、本発明のうち請求項1に記載の発明は、ドレインが、正負の信号が出力される出力端子に接続され、ソースが接地電位に接続されたNchMOSトランジスタと、前記NchMOSトランジスタのゲートに印加される電圧を切換え、前記NchMOSトランジスタのオン/オフを制御するミュート切換回路を備え、前記NchMOSトランジスタがオンすることにより前記出力端子に出力される信号がミューティングされるミュート回路であって、前記NchMOSトランジスタのバックゲート電圧を、ミュートオフ時に前記出力端子に出力される信号の変動に伴い変動させることを特徴としている。
次に、請求項2に記載の発明は、請求項1に記載の発明であって、前記NchMOSトランジスタのバックゲートを、抵抗比が1:1付近で前記出力端子と所定のマイナス電位との間に直列に接続される第1の抵抗と第2の抵抗の抵抗分割でバイアスすることを特徴としている。
また、請求項3に記載の発明は、請求項1に記載の発明であって、前記NchMOSトランジスタのバックゲートを、第3の抵抗を介して前記出力端子に接続するとともに、直列に所定の個数が接続されるダイオードを順方向に介してマイナス電位に接続することを特徴としている。
また請求項4に記載の発明は、ソースが、正負の信号が出力される出力端子に接続され、ドレインが接地電位に接続されたPchMOSトランジスタと、前記PchMOSトランジスタのゲートに印加される電圧を切換え、前記PchMOSトランジスタのオン/オフを制御するミュート切換回路を備え、前記PchMOSトランジスタがオンすることにより前記出力端子に出力される信号がミューティングされるミュート回路であって、前記PchMOSトランジスタのバックゲートを、抵抗比が1:1付近で前記出力端子と電源電位との間に直列に接続される第4の抵抗と第5の抵抗の抵抗分割でバイアスし、前記PchMOSトランジスタのバックゲート電圧を、ミュートオフ時に前記出力端子に出力される信号の変動に伴い変動させることを特徴としている。
さらに請求項5に記載の発明は、ドレインが、正負の信号が入力される入力端子に第6の抵抗を介して接続され、ソースが接地電位に接続されるNchMOSトランジスタと、前記NchMOSトランジスタのゲートに印加される電圧を切換え、前記NchMOSトランジスタのオン/オフを制御するミュート切換回路を備え、前記NchMOSトランジスタがオンすることにより前記入力端子に入力される信号がミューティングされる構成のミュート回路であって、前記NchMOSトランジスタのバックゲートを、抵抗比が1:1付近で前記NchMOSトランジスタのドレインと所定のマイナス電位との間に直列に接続される第7の抵抗と第8の抵抗の抵抗分割でバイアスし、前記NchMOSトランジスタのバックゲート電圧を、ミュートオフ時に前記入力端子に入力される信号の変動に伴い変動させることを特徴としている。
本発明のミュート回路は、正負の信号を出力するオーディオ増幅器等の入出力インターフェースにおいて、入出力のミューティング用にMOSトランジスタを使用し、ミュートオフ時に入出力信号の変動に伴って、ミューティング用MOSトランジスタのバックゲート電圧を変動させることにより、入出力信号がクランプされることなく、ミューティング用MOSトランジスタのバックゲートとドレインまたはソース間の最大の電圧差をプラス側およびマイナス側の電源電圧と同等にすることができ、ミューティング用MOSトランジスタの耐圧と同等まで、使用する電源電圧の範囲を拡げることができる、という効果を有している。
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、図9の背景技術のミュート回路と同一の構成には、同一の符号を付して説明を省略する。
[実施の形態1]
図1は本発明の実施の形態1におけるミュート回路の回路図である。
[実施の形態1]
図1は本発明の実施の形態1におけるミュート回路の回路図である。
本実施の形態1では、直列に接続された抵抗(第1の抵抗に相当する)R1と抵抗(第2の抵抗に相当する)R2が新たに設けられ、抵抗R1の一端が出力端子10に接続され、抵抗R1と抵抗R2の接続点が、NchMOSトランジスタ1のバックゲートに接続され、さらに抵抗R2の他端が、マイナス電位VSSに接続されている。すなわち、NchMOSトランジスタ1のバックゲートを、出力端子10の出力信号Voと所定のマイナス電位VSSとの間の電圧差を、直列に接続される抵抗R1と抵抗R2による抵抗分割でバイアスしている。また、抵抗R1と抵抗R2の相対比は1:1付近である。また、抵抗R3の抵抗値は抵抗R1、R2の抵抗値に対して十分小さい値としている。
以上で構成されたミュート回路について、以下その動作を説明する。
図1において、ミュートON時はNchMOSトランジスタ1のゲートに電源電位VCCが印加され、NchMOSトランジスタ1がONする。NchMOSトランジスタ1のONにより、出力端子10がNchMOSトランジスタ1のON抵抗を介して接地電位GNDにショートされるので、増幅器4に入力された信号は、抵抗R3とNchMOSトランジスタ1のON抵抗との比でミューティングされる。
図1において、ミュートON時はNchMOSトランジスタ1のゲートに電源電位VCCが印加され、NchMOSトランジスタ1がONする。NchMOSトランジスタ1のONにより、出力端子10がNchMOSトランジスタ1のON抵抗を介して接地電位GNDにショートされるので、増幅器4に入力された信号は、抵抗R3とNchMOSトランジスタ1のON抵抗との比でミューティングされる。
また、ミュートOFF時はNchMOSトランジスタ1のゲートにマイナス電位VSSが印加され、NchMOSトランジスタ1がOFFする。NchMOSトランジスタ1のOFFにより出力端子10は接地電位GNDにショートされないため、増幅器4に入力された信号はミューティングされず、出力端子10に出力される。このとき、抵抗R3の抵抗値は抵抗R1,R2の抵抗値に対して十分小さいため、抵抗R3と抵抗R1,R2との比で信号が減衰されるレベルは殆ど無視できる。
このように、ミューティング機能が動作する。
次に、図2はミュートOFF時の出力信号VoおよびNchMOSトランジスタ1のバックゲート電圧V1のタイミングチャートである。ここで、NchMOSトランジスタ1のバックゲートが出力端子10とマイナス電位VSSとの間に接続される抵抗R1、R2による抵抗分割でバイアスされていることにより、同図に示すように、NchMOSトランジスタ1のバックゲート電圧V1は、出力信号Voに伴って変動し、出力信号Voより高くなることがない。このため、NchMOSトランジスタ1のドレイン−バックゲート間にできる寄生ダイオード2がONすることがないので、ミュートOFF時の出力信号Voのクランプを防止できる。このとき、NchMOSトランジスタ1のバックゲート電圧V1は、次の(1)式で示される。
次に、図2はミュートOFF時の出力信号VoおよびNchMOSトランジスタ1のバックゲート電圧V1のタイミングチャートである。ここで、NchMOSトランジスタ1のバックゲートが出力端子10とマイナス電位VSSとの間に接続される抵抗R1、R2による抵抗分割でバイアスされていることにより、同図に示すように、NchMOSトランジスタ1のバックゲート電圧V1は、出力信号Voに伴って変動し、出力信号Voより高くなることがない。このため、NchMOSトランジスタ1のドレイン−バックゲート間にできる寄生ダイオード2がONすることがないので、ミュートOFF時の出力信号Voのクランプを防止できる。このとき、NchMOSトランジスタ1のバックゲート電圧V1は、次の(1)式で示される。
V1=Vo−(Vo−VSS){R1/(R1+R2)}・・・(1)
また、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2は出力信号VoとNchMOSトランジスタ1のバックゲート電圧V1の電圧差になるので、(1)式から次の(2)式で表される。
また、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2は出力信号VoとNchMOSトランジスタ1のバックゲート電圧V1の電圧差になるので、(1)式から次の(2)式で表される。
V2=(Vo−VSS){R1/(R1+R2)}・・・(2)
ここで、例えば、電源電位VCCが3V、マイナス電位VSSが(−3)V、また、抵抗R1と抵抗R2の抵抗比を1:1とすると、(2)式のNchMOSトランジスタ1のドレイン−バックゲート間電圧差V2は、次の(3)式で表される。
ここで、例えば、電源電位VCCが3V、マイナス電位VSSが(−3)V、また、抵抗R1と抵抗R2の抵抗比を1:1とすると、(2)式のNchMOSトランジスタ1のドレイン−バックゲート間電圧差V2は、次の(3)式で表される。
V2=(Vo+3)/2・・・(3)
(3)式からわかるように、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2が最大となるのは、出力信号Voがプラス側に最大となるときで、出力信号Voのプラス側の最大値は電源電位VCCの3Vを超えることがないため、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2は3V以下で変動する。このように、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2はプラス側およびマイナス側の電源電位以上になることがないので、例えば、NchMOSトランジスタ1の耐圧が3Vの場合において、3Vの電源電位VCCが使用できる。従って、ミューティング用のNchMOSトランジスタ1の耐圧は、プラス側またはマイナス側の電源電位に対し同等以上であればいいので、ミューティング用のNchMOSトランジスタ1の耐圧と同等の電源電位が使用可能となる。
(3)式からわかるように、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2が最大となるのは、出力信号Voがプラス側に最大となるときで、出力信号Voのプラス側の最大値は電源電位VCCの3Vを超えることがないため、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2は3V以下で変動する。このように、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2はプラス側およびマイナス側の電源電位以上になることがないので、例えば、NchMOSトランジスタ1の耐圧が3Vの場合において、3Vの電源電位VCCが使用できる。従って、ミューティング用のNchMOSトランジスタ1の耐圧は、プラス側またはマイナス側の電源電位に対し同等以上であればいいので、ミューティング用のNchMOSトランジスタ1の耐圧と同等の電源電位が使用可能となる。
なお、抵抗R1と抵抗R2の相対比を1:1付近としているのは、抵抗R1が抵抗R2より大きい場合、(2)式からわかるように、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2の最大値が電源電位VCCより大きくなり、NchMOSトランジスタ1の耐圧が電源電位VCC以上を必要とされ、使用可能な電源電圧範囲が狭くなるからであり、また、抵抗R2が抵抗R1より大きい場合、(1)式からわかるようにNchMOSトランジスタ1のバックゲート電圧V1が接地電位GNDのレベルを超えることがあり、NchMOSトランジスタ1のソース−バックゲート間にできる寄生ダイオードがONして出力信号がクランプされるからである。
以上のように実施の形態1によれば、ミュートOFF時に出力信号のクランプを防止できるとともに、NchMOSトランジスタ1のドレイン−バックゲート間電圧差の最大値を電源電位VCCと同等にすることができるので、電源電位VCCの使用範囲を出力のミューティング用のNchMOSトランジスタ1の耐圧と同等まで拡げることができる。
[実施の形態2]
図3は本発明の実施の形態2におけるミュート回路の回路図である。なお、図1の実施の形態1と同一の構成には同一の符号を付して、詳細な説明を省略する。
[実施の形態2]
図3は本発明の実施の形態2におけるミュート回路の回路図である。なお、図1の実施の形態1と同一の構成には同一の符号を付して、詳細な説明を省略する。
本実施の形態2において、出力のミューティング用のNchMOSトランジスタ1のバックゲートは、直列に接続されたダイオード5、6、7、8を順方向に介して接地電位GNDに接続されるとともに、抵抗(第3の抵抗に相当する)R4を介して出力端子10に接続されている。
次に本実施の形態2のミュート回路の動作について説明する。なお、ミューティング機能の動作については、実施の形態1と同様のため詳細な説明を省略する。
図4は、ミュートOFF時の出力信号VoおよびNchMOSトランジスタ1のバックゲート電圧V1のタイミングチャートである。同図に示すように、出力信号Voがプラス側に出力される場合、NchMOSトランジスタ1のバックゲート電圧V1は、ダイオード5〜8が全てONすることにより電圧制限がかかり、ダイオード5〜8がそれぞれONする電圧をV5、V6、V7、V8とすると、次の(4)式で表される。
図4は、ミュートOFF時の出力信号VoおよびNchMOSトランジスタ1のバックゲート電圧V1のタイミングチャートである。同図に示すように、出力信号Voがプラス側に出力される場合、NchMOSトランジスタ1のバックゲート電圧V1は、ダイオード5〜8が全てONすることにより電圧制限がかかり、ダイオード5〜8がそれぞれONする電圧をV5、V6、V7、V8とすると、次の(4)式で表される。
V1=V5+V6+V7+V8+VSS・・・(4)
また、出力信号Voがマイナス側に出力される場合、NchMOSトランジスタ1のバックゲート電圧V1は、ダイオード5〜8によって電圧が制限されないため、出力信号Voと同様に変動する。このように、NchMOSトランジスタ1のバックゲート電圧V1は、出力信号Voに伴って変動し、出力信号Voより高くなることがない。このため、第1の実施形態と同様に出力信号Voのクランプを防止できる。
また、出力信号Voがマイナス側に出力される場合、NchMOSトランジスタ1のバックゲート電圧V1は、ダイオード5〜8によって電圧が制限されないため、出力信号Voと同様に変動する。このように、NchMOSトランジスタ1のバックゲート電圧V1は、出力信号Voに伴って変動し、出力信号Voより高くなることがない。このため、第1の実施形態と同様に出力信号Voのクランプを防止できる。
次に、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2は、出力信号VoとNchMOSトランジスタ1のバックゲート電圧V1の電圧差なので、出力信号Voがマイナス側に出力される場合、殆ど0Vになる。また、出力信号Voがプラス側に出力される場合、(4)式から次の(5)式で表される。
V2=Vo−(V5+V6+V7+V8+VSS)・・・(5)
ここで、例えば、電源電位VCCが3V、マイナス電位VSSが(−3)V、ダイオード5〜8がONする電圧V5〜V8をそれぞれ0.7Vとすると、(5)式からわかるように、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2が最大となるのは、出力信号Voがプラス側に最大となるときで、出力信号Voのプラス側の最大値は電源電位VCCの3Vを超えることがないため、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2は3.2V以下で変動する。このように、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2の最大値がプラス側およびマイナス側の電源電圧と殆ど同等となるので、NchMOSトランジスタ1の耐圧と同等の電源電圧を使用できる。
ここで、例えば、電源電位VCCが3V、マイナス電位VSSが(−3)V、ダイオード5〜8がONする電圧V5〜V8をそれぞれ0.7Vとすると、(5)式からわかるように、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2が最大となるのは、出力信号Voがプラス側に最大となるときで、出力信号Voのプラス側の最大値は電源電位VCCの3Vを超えることがないため、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2は3.2V以下で変動する。このように、NchMOSトランジスタ1のドレイン−バックゲート間電圧差V2の最大値がプラス側およびマイナス側の電源電圧と殆ど同等となるので、NchMOSトランジスタ1の耐圧と同等の電源電圧を使用できる。
なお、NchMOSトランジスタ1のバックゲートとGNDとの間に接続されるダイオードの個数について、出力信号Voがプラス側に出力されるときのNchMOSトランジスタ1のバックゲート電圧V1が0V付近になるように、マイナス電位VSSに応じて、ダイオードを所定の個数にすることで、同様の効果が得られる。
以上のように実施の形態2によれば、実施の形態1と同様に、ミュートOFF時に出力信号のクランプを防止でき、電源電圧VCCの使用範囲を出力のミューティング用のNchMOSトランジスタ1の耐圧と同等まで拡げることができる。
[実施の形態3]
図5は本発明の実施の形態3におけるミュート回路の回路図である。なお、図1の実施の形態1と同一の構成には同一の符号を付して、詳細な説明を省略する。
[実施の形態3]
図5は本発明の実施の形態3におけるミュート回路の回路図である。なお、図1の実施の形態1と同一の構成には同一の符号を付して、詳細な説明を省略する。
本実施の形態3では、実施の形態1のNchMOSトランジスタ1に代えて、ミューティング機能が切換るミューティング用MOSトランジスタとしてPchMOSトランジスタ11が設けられており、PchMOSトランジスタ11のソースが出力端子10に接続され、ドレインが接地電位GNDに接続され、ゲートには、ミュート切換回路3により選択された電源電位VCCまたはマイナス電位VSSが印加されている。PchMOSトランジスタ11のソース−バックゲート間に寄生ダイオード12ができる。
また、出力端子10と電源電位VCCとの間に、抵抗(第4の抵抗に相当する)R5と抵抗(第5の抵抗に相当する)R6が直列接続され、この抵抗R5と抵抗R6との接続点に、PchMOSトランジスタ11のバックゲートが接続されており、PchMOSトランジスタ11のバックゲートは抵抗R5と抵抗R6による抵抗分割でバイアスされる。なお、抵抗R5と抵抗R6の相対比は1:1付近である。
次に本実施の形態3のミュート回路の動作について説明する。なお、ミューティング機能の動作については、実施の形態1と同様のため詳細な説明を省略する。
図6はミュートOFF時の出力信号VoおよびPchMOSトランジスタ11のバックゲート電圧V3のタイミングチャートであり、同図に示すように、PchMOSトランジスタ11のバックゲート電圧V3が出力信号Voに伴って変動する。このように、PchMOSトランジスタ11のバックゲート電圧V3は出力信号Voより下がることがないため、PchMOSトランジスタ11のソース−バックゲート間にできる寄生ダイオード12がONすることがなく、ミュートOFF時の出力信号Voのクランプが防止される。また、実施の形態1と同様にミューティング用のPchMOSトランジスタ11のソース−バックゲート間電圧差V4がプラス側およびマイナス側の電源電圧と同等以下で変動する。従って、ミューティング用のPchMOSトランジスタ11の耐圧と同等の電源電圧が使用可能となる。
図6はミュートOFF時の出力信号VoおよびPchMOSトランジスタ11のバックゲート電圧V3のタイミングチャートであり、同図に示すように、PchMOSトランジスタ11のバックゲート電圧V3が出力信号Voに伴って変動する。このように、PchMOSトランジスタ11のバックゲート電圧V3は出力信号Voより下がることがないため、PchMOSトランジスタ11のソース−バックゲート間にできる寄生ダイオード12がONすることがなく、ミュートOFF時の出力信号Voのクランプが防止される。また、実施の形態1と同様にミューティング用のPchMOSトランジスタ11のソース−バックゲート間電圧差V4がプラス側およびマイナス側の電源電圧と同等以下で変動する。従って、ミューティング用のPchMOSトランジスタ11の耐圧と同等の電源電圧が使用可能となる。
なお、抵抗R5と抵抗R6の相対比を1:1付近としているのは、実施の形態1で抵抗R1と抵抗R2の相対比を1:1付近としていることと同様である。
以上のように実施の形態3によれば、実施の形態1と同様にミュートOFF時に出力信号のクランプを防止でき、電源電圧VCCの使用範囲を出力のミューティング用のMOSトランジスタの耐圧と同等まで拡げることができる。
[実施の形態4]
図7は本発明の実施の形態4におけるミュート回路の回路図である。なお、図1の実施の形態1と同一の構成には同一の符号を付して、詳細な説明を省略する。
以上のように実施の形態3によれば、実施の形態1と同様にミュートOFF時に出力信号のクランプを防止でき、電源電圧VCCの使用範囲を出力のミューティング用のMOSトランジスタの耐圧と同等まで拡げることができる。
[実施の形態4]
図7は本発明の実施の形態4におけるミュート回路の回路図である。なお、図1の実施の形態1と同一の構成には同一の符号を付して、詳細な説明を省略する。
本実施の形態4では、増幅器4を無くして、入力端子9から入力された信号を、抵抗(第6の抵抗に相当する)R7を介して内部回路21に入力しており、NchMOSトランジスタ1のドレインが、抵抗R7を介して入力端子9に接続されている。なお、抵抗R7の抵抗値は抵抗(第7の抵抗に相当する)R1と抵抗(第8の抵抗に相当する)R2の抵抗値に対して十分小さい値である。
次に本実施の形態3のミュート回路の動作について説明する。
図7において、ミュートON時は、入力端子9に入力された信号がNchMOSトランジスタ1のONにより、抵抗R7とNchMOSトランジスタ1のON抵抗との比でミューティングされる。また、ミュートOFF時は、NchMOSトランジスタ1のOFFにより、入力端子9に入力された信号はミューティングされず、内部回路21に入力される。このとき、抵抗R7の抵抗値は抵抗R1、R2の抵抗値に対して十分小さいため、抵抗R7と抵抗R1、R2との比で信号が減衰されるレベルは殆ど無視できる。
図7において、ミュートON時は、入力端子9に入力された信号がNchMOSトランジスタ1のONにより、抵抗R7とNchMOSトランジスタ1のON抵抗との比でミューティングされる。また、ミュートOFF時は、NchMOSトランジスタ1のOFFにより、入力端子9に入力された信号はミューティングされず、内部回路21に入力される。このとき、抵抗R7の抵抗値は抵抗R1、R2の抵抗値に対して十分小さいため、抵抗R7と抵抗R1、R2との比で信号が減衰されるレベルは殆ど無視できる。
このように、ミューティング機能が動作する。
次に、図8はミュートOFF時の入力信号Vi及びNchMOSトランジスタ1のバックゲート電圧V1のタイミングチャートである。同図に示すように、NchMOSトランジスタ1のバックゲート電圧V1は、入力信号Viに伴って変動し、入力信号Viより高くなることがない。このため、NchMOSトランジスタ1のドレイン−バックゲート間に出来る寄生ダイオード2がONすることがないので、ミュートOFF時の入力信号Viのクランプを防止できる。また、実施の形態1と同様にミューティング用のNchMOSトランジスタ1のソース−バックゲート間電圧差V2がプラス側およびマイナス側の電源電位と同等以下で変動する。従って、ミューティング用のNchMOSトランジスタ1の耐圧と同等の電源電圧が使用できる。
次に、図8はミュートOFF時の入力信号Vi及びNchMOSトランジスタ1のバックゲート電圧V1のタイミングチャートである。同図に示すように、NchMOSトランジスタ1のバックゲート電圧V1は、入力信号Viに伴って変動し、入力信号Viより高くなることがない。このため、NchMOSトランジスタ1のドレイン−バックゲート間に出来る寄生ダイオード2がONすることがないので、ミュートOFF時の入力信号Viのクランプを防止できる。また、実施の形態1と同様にミューティング用のNchMOSトランジスタ1のソース−バックゲート間電圧差V2がプラス側およびマイナス側の電源電位と同等以下で変動する。従って、ミューティング用のNchMOSトランジスタ1の耐圧と同等の電源電圧が使用できる。
なお、抵抗R1と抵抗R2の相対比を1:1付近としているのは、実施の形態1と同様である。
以上のように実施の形態4によれば、ミュートOFF時に入力信号のクランプを防止でき、電源電圧VCCの使用範囲を入力のミューティング用のMOSトランジスタの耐圧と同等まで拡げることができる。
以上のように実施の形態4によれば、ミュートOFF時に入力信号のクランプを防止でき、電源電圧VCCの使用範囲を入力のミューティング用のMOSトランジスタの耐圧と同等まで拡げることができる。
本発明にかかるミュート回路は、入出力インターフェースにおいて、入出力のミュート等のスイッチ素子にMOSトランジスタを使用し、入出力信号のクランプを防止するミュート等のスイッチ回路に有用である。
1 NchMOSトランジスタ
11 PchMOSトランジスタ
2,12 寄生ダイオード
3 ミュート切換回路
4 増幅器
R1〜R8 抵抗
5〜8 ダイオード
9 入力端子
10 出力端子
21 内部回路
VCC 電源電位
GND 接地電位
VSS マイナス電位
11 PchMOSトランジスタ
2,12 寄生ダイオード
3 ミュート切換回路
4 増幅器
R1〜R8 抵抗
5〜8 ダイオード
9 入力端子
10 出力端子
21 内部回路
VCC 電源電位
GND 接地電位
VSS マイナス電位
Claims (5)
- ドレインが、正負の信号が出力される出力端子に接続され、ソースが接地電位に接続されたNchMOSトランジスタと、前記NchMOSトランジスタのゲートに印加される電圧を切換え、前記NchMOSトランジスタのオン/オフを制御するミュート切換回路を備え、前記NchMOSトランジスタがオンすることにより前記出力端子に出力される信号がミューティングされるミュート回路であって、
前記NchMOSトランジスタのバックゲート電圧を、ミュートオフ時に前記出力端子に出力される信号の変動に伴い変動させること
を特徴とするミュート回路。 - 前記NchMOSトランジスタのバックゲートを、抵抗比が1:1付近で前記出力端子と所定のマイナス電位との間に直列に接続される第1の抵抗と第2の抵抗の抵抗分割でバイアスすること
を特徴とする請求項1に記載のミュート回路。 - 前記NchMOSトランジスタのバックゲートを、第3の抵抗を介して前記出力端子に接続するとともに、直列に所定の個数が接続されるダイオードを順方向に介してマイナス電位に接続すること
を特徴とする請求項1に記載のミュート回路。 - ソースが、正負の信号が出力される出力端子に接続され、ドレインが接地電位に接続されたPchMOSトランジスタと、前記PchMOSトランジスタのゲートに印加される電圧を切換え、前記PchMOSトランジスタのオン/オフを制御するミュート切換回路を備え、前記PchMOSトランジスタがオンすることにより前記出力端子に出力される信号がミューティングされるミュート回路であって、
前記PchMOSトランジスタのバックゲートを、抵抗比が1:1付近で前記出力端子と電源電位との間に直列に接続される第4の抵抗と第5の抵抗の抵抗分割でバイアスし、前記PchMOSトランジスタのバックゲート電圧を、ミュートオフ時に前記出力端子に出力される信号の変動に伴い変動させること
を特徴とするミュート回路。 - ドレインが、正負の信号が入力される入力端子に第6の抵抗を介して接続され、ソースが接地電位に接続されるNchMOSトランジスタと、前記NchMOSトランジスタのゲートに印加される電圧を切換え、前記NchMOSトランジスタのオン/オフを制御するミュート切換回路を備え、前記NchMOSトランジスタがオンすることにより前記入力端子に入力される信号がミューティングされる構成のミュート回路であって、
前記NchMOSトランジスタのバックゲートを、抵抗比が1:1付近で前記NchMOSトランジスタのドレインと所定のマイナス電位との間に直列に接続される第7の抵抗と第8の抵抗の抵抗分割でバイアスし、前記NchMOSトランジスタのバックゲート電圧を、ミュートオフ時に前記入力端子に入力される信号の変動に伴い変動させること
を特徴とするミュート回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005283152A JP2007096731A (ja) | 2005-09-29 | 2005-09-29 | ミュート回路 |
US11/492,120 US7372325B2 (en) | 2005-09-29 | 2006-07-25 | Mute circuit |
US12/099,500 US7579893B2 (en) | 2005-09-29 | 2008-04-08 | Mute circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005283152A JP2007096731A (ja) | 2005-09-29 | 2005-09-29 | ミュート回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007096731A true JP2007096731A (ja) | 2007-04-12 |
Family
ID=37901971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005283152A Withdrawn JP2007096731A (ja) | 2005-09-29 | 2005-09-29 | ミュート回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7372325B2 (ja) |
JP (1) | JP2007096731A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012124933A (ja) * | 2012-02-01 | 2012-06-28 | Rohm Co Ltd | ミュート回路およびそれを用いたオーディオ信号増幅回路 |
JP2015115937A (ja) * | 2013-12-16 | 2015-06-22 | 日本電信電話株式会社 | トランスインピーダンスアンプ、コア回路、および利得制御回路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007096731A (ja) * | 2005-09-29 | 2007-04-12 | Matsushita Electric Ind Co Ltd | ミュート回路 |
KR100839487B1 (ko) * | 2006-10-16 | 2008-06-19 | 삼성전자주식회사 | 팝업 노이즈 방지 회로, 이를 포함하는 디지털 앰프 및디지털 앰프의 팝업 노이즈 방지 방법 |
US8560591B2 (en) * | 2007-04-25 | 2013-10-15 | International Business Machines Corporation | Detection of potential need to use a larger data format in performing floating point operations |
US8627050B2 (en) | 2007-10-08 | 2014-01-07 | International Business Machines Corporation | Executing perform floating point operation instructions |
US8752219B2 (en) * | 2008-08-15 | 2014-06-17 | Masco Corporation Of Indiana | Bath system |
US8306563B2 (en) * | 2009-01-29 | 2012-11-06 | Adc Telecommunications, Inc. | Method and apparatus for muting a digital link in a distributed antenna system |
TW201137592A (en) * | 2010-04-20 | 2011-11-01 | Hon Hai Prec Ind Co Ltd | Power supply driver circuit |
US9128502B2 (en) * | 2013-08-07 | 2015-09-08 | Qualcomm Incorporated | Analog switch for RF front end |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3112522B2 (ja) * | 1991-09-11 | 2000-11-27 | ローム株式会社 | オーディオ信号増幅回路 |
JP2002111446A (ja) | 2000-09-26 | 2002-04-12 | Mitsumi Electric Co Ltd | ミュート回路 |
JP4497265B2 (ja) * | 2001-03-08 | 2010-07-07 | ミツミ電機株式会社 | ミュート回路 |
JP4878092B2 (ja) * | 2001-07-06 | 2012-02-15 | 旭化成エレクトロニクス株式会社 | ミュート回路 |
JP2004320490A (ja) | 2003-04-16 | 2004-11-11 | Mitsumi Electric Co Ltd | ミューティング回路 |
JP4800688B2 (ja) * | 2005-07-08 | 2011-10-26 | パナソニック株式会社 | ミューティング回路を設けた半導体集積回路 |
JP2007096731A (ja) * | 2005-09-29 | 2007-04-12 | Matsushita Electric Ind Co Ltd | ミュート回路 |
-
2005
- 2005-09-29 JP JP2005283152A patent/JP2007096731A/ja not_active Withdrawn
-
2006
- 2006-07-25 US US11/492,120 patent/US7372325B2/en not_active Expired - Fee Related
-
2008
- 2008-04-08 US US12/099,500 patent/US7579893B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012124933A (ja) * | 2012-02-01 | 2012-06-28 | Rohm Co Ltd | ミュート回路およびそれを用いたオーディオ信号増幅回路 |
JP2015115937A (ja) * | 2013-12-16 | 2015-06-22 | 日本電信電話株式会社 | トランスインピーダンスアンプ、コア回路、および利得制御回路 |
Also Published As
Publication number | Publication date |
---|---|
US7372325B2 (en) | 2008-05-13 |
US20070076903A1 (en) | 2007-04-05 |
US20080211565A1 (en) | 2008-09-04 |
US7579893B2 (en) | 2009-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007096731A (ja) | ミュート回路 | |
JP6175100B2 (ja) | 低歪みのプログラマブルゲインアンプ用の動的スイッチドライバ | |
US20060186928A1 (en) | Comparators capable of output offset calibration | |
US8368429B2 (en) | Hysteresis comparator | |
US7498847B2 (en) | Output driver that operates both in a differential mode and in a single mode | |
JP2009037303A (ja) | 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器 | |
US20090134930A1 (en) | Level shift circuit | |
US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
US8957708B2 (en) | Output buffer and semiconductor device | |
US7629834B2 (en) | Limiter circuit | |
KR102304514B1 (ko) | 증폭 회로 | |
US6911871B1 (en) | Circuit with voltage clamping for bias transistor to allow power supply over-voltage | |
US6525602B1 (en) | Input stage for a buffer with negative feed-back | |
JP2004129276A (ja) | トラックアンドホールド回路 | |
US20210384870A1 (en) | Apparatus and methods for amplifier input-overvoltage protection with low leakage current | |
US10797853B2 (en) | High-speed decision device | |
JP4654666B2 (ja) | アナログスイッチ回路 | |
JP3907640B2 (ja) | 過電流防止回路 | |
US20060145671A1 (en) | Circuit for preventing latch-up in DC-DC converter | |
EP3334039A1 (en) | Source follower | |
US20050052800A1 (en) | Semiconductor integrated circuit device | |
JP4335078B2 (ja) | ソースフォロワ回路 | |
JP2019213056A (ja) | レベルシフト回路 | |
US11626864B1 (en) | Level shift circuit | |
JP5203809B2 (ja) | 電流ミラー回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080218 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091125 |