CN100553132C

CN100553132C - 电源装置

Info

Publication number: CN100553132C
Application number: CNB2005800052734A
Authority: CN
Inventors: 西田淳二
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2004-02-18
Filing date: 2005-02-17
Publication date: 2009-10-21
Anticipated expiration: 2025-02-17
Also published as: JP4435597B2; US7538529B2; WO2005078929A1; KR100744593B1; CN1922785A; US20080218144A1; JP2005236535A; KR20060121970A

Abstract

公开一种用于通过一个或多个开关元件输出电压的电源装置。该装置包括：电压生成电路，用于生成与开关元件的输入端和输出端之间的电压成比例的输出电压Vo；和控制电路，用于根据输出电压Vo，控制开关元件的操作。当输出电压Vo超过预定电压Vs时，控制电路使开关元件减少输出电流。

Description

电源装置

技术领域

本发明总的涉及一种包括用于防止过电流输出的保护电路的电源装置，具体涉及一种包括这样的保护电路的电源装置，当施加到用于输出被输入到输入端的电压的开关元件上的电压达到预定电压或更高时，该保护电路为了保护的目的，切断开关元件。

背景技术

在如图8所示的现有电源装置中，用于保护开关元件的电路根据输入到输入端IN的输入电压Vin，从输出端OUT输出输出电压Vout。通常使用电路来将由于与构成开关元件的PMOS晶体管Ma串联的固定电阻器Ra而引起的压降与参考电压Vs进行比较。当如上所述的压降超过参考电压Vs时，该电路控制开关元件Ma的栅极电压，使得开关元件Ma的阻抗增加，以便限制从输出端OUT输出的电流。

此外，图9是合并了开关元件Ma与恒压电路的电源装置的示例电路。在图9的情况下，开关元件Ma的导通状态电阻设置得比构成恒压电路的电压控制晶体管Mb的要小。这样，当输入端IN的电压Vin等于或低于所述恒压电路的额定输出电压时导通开关元件Ma，这使得能够减少输入电压Vin和输出电压Vout之间的电压差。

现在，当输入电压Vin达到所述恒压电路的额定输出电压以便使恒压电路能够输出额定输出电压时，输入到开关元件Ma的栅极的控制信号切断开关元件Ma，从而输出电压Vout被箝位在所述恒压电路的额定输出电压上。

此外，在输入电压Vin低于所述恒压电路的额定输出电压、从而开关元件Ma被导通的情况下，当发生诸如负载短路之类的事故时，由于开关元件Ma的导通状态电阻小，因此过电流从输入端IN流过开关元件Ma，从而使开关元件Ma中产生故障。为了保护开关元件Ma不被该过电流损坏，添加如图8所示的电流控制电路，它将固定电阻器Ra与开关元件Ma串联。此外，有一种过电流保护系统和过电流保护电路，能够在不使用具有内置保险丝的IPS的情况下防止诸如MOSFET之类的半导体开关毁坏(例如，参照专利文献1)。

专利文献1

日本专利特许公开09-046200

然而，在如图8和9所示的常规电路中，存在这样的问题，即，加上开关元件自身导致的压降，由于用于电流保护的固定电阻器而引起的压降导致输出电压Vout的下降变大。更具体地说，在图9中，当在输入电压Vin小于恒压电路的额定输出电压的状态下工作时，希望将输入端IN与输出端OUT之间的电压差设置得尽可能的小。然而，不管将开关元件Ma的导通状态电阻设置为多么小，由于固定电阻器Ra，减少输入端IN与输出端OUT之间的阻抗仍然受到限制。

发明内容

本发明的总的目的是提供一种用于防止过电流输出的保护电路。

本发明的一个更具体的目的是提供一种包括这样的保护电路的电源装置，当施加到用于输出被输入到输入端的电压的开关元件上的电压达到预定电压或更高时，该保护电路切断开关元件以便保护电源装置。

根据本发明的一个特征，提供一种电源装置，用于通过该电源装置中的一个或多个开关元件从所述电源装置的输出端输出被输入到所述电源装置的输入端的电压，每个开关元件具有控制电极，该电源装置包括：电压生成电路，用于生成与所述开关元件的输入端和输出端之间的电压成比例的输出电压Vo，从而输出所生成的电压；和控制电路，用于根据电压生成电路的输出电压Vo，控制所述开关元件的操作；其中，当电压生成电路的输出电压Vo超过预定参考电压Vs时，控制电路使开关元件减少输出电流，并且其中，电压生成电路包括：第一MOS晶体管，其源极连接到所述开关元件的输入端，其栅极连接到所述开关元件的输出端并且连接到该电源装置的输出端；和第二MOS晶体管，其源极、漏极和栅极分别连接到第一MOS晶体管的漏极、地电压和预定电压Vbias；并且其中，所述第一MOS晶体管和所述第二MOS晶体管属于相同类型的MOS晶体管，从所述第一MOS晶体管和所述第二MOS晶体管的接点输出与所述开关元件的输入端和输出端之间的电压成比例的电压Vo。

本发明还提供一种电源装置，用于通过该电源装置中的一个或多个开关元件的每一个从所述电源装置的输出端输出被输入到所述电源装置的输入端的电压，每个开关元件具有控制电极，该电源装置包括：电压生成电路，用于生成与所述输入端和所述输出端之间的电压成比例的输出电压Vo，以便输出所生成的电压；和控制电路，用于根据电压生成电路的输出电压Vo，控制所述开关元件的操作；其中，当电压生成电路的输出电压Vo超过预定参考电压Vs时，控制电路使开关元件减少输出电流，并且其中，电压生成电路包括：第一MOS晶体管，其源极连接到所述输入端，并且栅极连接到所述输出端；和第二MOS晶体管，其源极、漏极和栅极分别连接到第一MOS晶体管的漏极、地电压和预定电压Vbias；并且其中，所述第一MOS晶体管和所述第二MOS晶体管属于相同类型的MOS晶体管，从所述第一MOS晶体管和所述第二MOS晶体管的接点输出与所述输入端和输出端之间的电压成比例的电压Vo。

本发明还提供一种电源装置，用于控制输入到所述电源装置的输入端的电压，使得该电压达到或低于预定箝位电压，以便从所述电源装置的输出端输出所述受控制的电压，该电源装置包括：一个或多个开关元件，每一个具有连接在所述输入端和输出端之间的控制电极；电压生成电路，用于生成与每一个所述开关元件的输入端和输出端之间的电压成比例的输出电压Vo，以便输出所生成的电压；和控制电路，用于根据电压生成电路的输出电压Vo，控制所述开关元件的操作；其中，当电压生成电路的输出电压Vo超过预定参考电压Vs时，控制电路使开关元件减少输出电流，并且其中，电压生成电路包括：第一MOS晶体管，其源极连接到所述开关元件的输入端，其栅极连接到所述开关元件的输出端并且连接到该电源装置的输出端；第二MOS晶体管，其源极、漏极和栅极分别连接到第一MOS晶体管的漏极、地电压和预定电压Vbias；并且其中，所述第一MOS晶体管和所述第二MOS晶体管属于相同类型的MOS晶体管，从所述第一MOS晶体管和所述第二MOS晶体管的接点输出与所述开关元件的输入端和输出端之间的电压成比例的电压Vo。

本发明还提供一种电源装置，用于控制输入到所述电源装置的输入端的电压，使得该电压达到或低于预定箝位电压，以便从所述电源装置的输出端输出所述受控制的电压，该电源装置包括：一个或多个开关元件，每一个具有连接在所述输入端和输出端之间的控制电极；电压生成电路，用于生成与所述输入端和所述输出端之间的电压成比例的输出电压Vo，以便输出所生成的电压；和控制电路，用于根据电压生成电路的输出电压Vo，控制每个所述开关元件的操作；其中，当电压生成电路的输出电压Vo超过预定参考电压Vs时，控制电路使开关元件减少输出电流，并且其中，电压生成电路包括：第一MOS晶体管，其源极连接到所述输入端，并且栅极连接到所述输出端；和第二MOS晶体管，其源极、漏极和栅极分别连接到第一MOS晶体管的漏极、地电压和预定电压Vbias；并且其中，所述第一MOS晶体管和所述第二MOS晶体管属于相同类型的MOS晶体管，从所述第一MOS晶体管和所述第二MOS晶体管的接点输出与所述输入端和输出端之间的电压成比例的电压Vo。

附图说明

图1示出根据本发明第一实施例的电源装置的示例电路；

图2示出图1中的每个电压相对于负载电流io的变化而变化的示例；

图3示出根据本发明第一实施例的电源装置的另一示例电路；

图4示出根据本发明第一实施例的电源装置的再一个示例电路；

图5示出根据本发明第一实施例的电源装置的再一个示例电路；

图6示出图5中的每个电压相对于输入电压Vin的变化而变化的示例；

图7示出根据本发明第一实施例的电源装置的再一个示例电路；

图8示出常规电源装置的示例电路；以及

图9示出常规电源装置的另一示例电路。

具体实施方式

下面参照附图描述本发明的实施例。

[第一实施例]

图1示出根据本发明第一实施例的电源装置的示例电路。

在图1中，电源装置1将来自AC-DC转换器10的输出电压作为输入电压Vin输入到输入端IN，并且电源装置1通过开关元件M1，从输出端OUT将输出电压Vout输出到负载11。

电源装置1包括偏压生成电路2、参考电压生成电路3、PMOS晶体管M1到M3和运算放大器电路AMP。应当注意，PMOS晶体管M2构成第一MOS晶体管，PMOS晶体管M3构成第二MOS晶体管，参考电压生成电路3和运算放大器电路AMP构成控制电路，并且运算放大器电路AMP构成比较器电路。

上述开关元件M1包括连接在输入端IN和输出端OUT之间的PMOS晶体管，该PMOS晶体管的栅极连接到运算放大器电路AMP的输出端。此外，PMOS晶体管M2和M3串联在输入端IN和地电压之间。PMOS晶体管M2和M3之间的接点连接到运算放大器电路AMP的非反相输入端，而来自参考电压生成电路3的预定电压Vs被输入到运算放大器AMP的反相输入端。

PMOS晶体管M2的栅极连接到输出端OUT，而来自偏压生成电路2的预定偏压Vbias被输入到PMOS晶体管M3的栅极。此外，负载11连接在输出端OUT和地电压之间。PMOS晶体管M2、M3和偏压生成电路2构成电压生成电路5，用于生成与输入端IN和输出端OUT之间的电压成比例的电压Vo，以便将所生成的电压输出到运算放大器AMP的非反相输入端。

在如上所述的配置中，由于PMOS晶体管M2和M3串联，因此PMOS晶体管M2和M3的各个漏极电流是相同的。因此，PMOS晶体管M2的栅极-源极电压Vgs2和PMOS晶体管M3的栅极-源极电压Vgs3相互成比例，并且可以表示为下面的等式(1)，其中K是比例常数：

Vgs2＝K×Vgs3............(1)

PMOS晶体管M2的栅极-源极电压Vgs2与PMOS晶体管M1的源极-漏极电压Vsd1(图1中未示出)相同，而PMOS晶体管M3的源极电压Vo等于偏压Vbias加上PMOS晶体管M3的栅极-源极电压Vgs3。基于上述，适用下面的等式(2)：

Vo＝Vbias+Vgs3＝Vbias+Vgs2/K＝Vbias+Vsd1/K............(2)

换句话说，可以理解的是，PMOS晶体管M3的源极电压包括与PMOS晶体管M1的源极-漏极电压Vsd成线性比例的部分。

此外，将PMOS晶体管M2的电特性和PMOS晶体管M3的电特性设置得相同，导致Vgs2＝Vgs3，从而上述等式(2)可以用下面等式(3)表示：

Vo＝Vbias+Vgs3＝Vbias+Vgs2＝Vbias+Vsd1............(3)

换句话说，可以理解的是，PMOS晶体管M3的源极电压Vo将等于偏压Vbias加上PMOS晶体管M1的源极-漏极电压Vsd1(即，输入端IN与输出端OUT之间的电压)。

运算放大器AMP将PMOS晶体管M3的源极电压Vo与参考电压Vs进行比较，并且当PMOS晶体管M3的源极电压Vo升高以达到参考电压Vs时，AMP输出电压升高，以控制PMOS晶体管M1的栅极电压并且抑制从输出端OUT输出的电流的增加。

利用图2来稍微详细地描述上述操作。当从输出端OUT流过负载11的负载电流io为0(零)时，输入电压Vin和输出电压Vout相同。此外，PMOS晶体管M3的源极电压Vo等于偏压Vbias。由于参考电压Vs大于偏压Vbias，因此运算放大器电路AMP的输出信号处于低电平。

由于PMOS晶体管的导通状态电阻约为几欧姆，因此随着负载电流io增加，PMOS晶体管M1的源极-漏极电压Vsd1增加，而输出电压Vout下降。另一方面，PMOS晶体管M3的源极电压Vo以与输出电压Vout下降的速率相同的速率上升。当PMOS晶体管M3的源极电压Vo超过参考电压Vs时，运算放大器电路AMP的输出电压升高，并且限制PMOS晶体管M1的输出电流的升高，此外当负载电流io增加时，输出电压Vout迅速地下降。

接下来，图3示出包括多个具有相同特性的开关元件的示例。当负载电流io超过仅一个开关元件的电流容量时或者当试图将开关元件的导通状态电阻设置得尽可能的小时，使用图3所示的配置。要注意，在图3中，对与图1相同或相似的部分给予相同的标记，从而省略对其的说明。在如图3的情况下，分别在PMOS晶体管M1a和M1b的源极与输入端IN之间彼此并联地插入固定电阻器R1和R2，每个电阻具有小的电阻值，这使得能够将流过每个PMOS晶体管M1a和M1a的电流值设置得相同。

此外，当开关元件如图3所示配置时，电压生成电路5的PMOS晶体管M2的源极连接到输入端IN。在图4中，该源极连接到PMOS晶体管M1b。可以根据设置要检测的电压生成电路5中的电压时要保护的对象是输入端IN与输出端OUT之间的电压还是开关元件自身的压降，来选择上述配置之一。

图5示出除了图1的配置外还包括用于将输出电压Vout箝位在预定电压上的电路的情况的示例，而图6示出图5中的各个部分上的电压变化的示例。要注意，在图5中，对与图1相同的部分给予相同的标记，从而这里省略对其的说明，而仅仅描述与图1的差别。

图5与图1之间的差别在于，图1的运算放大器电路AMP被改为比较器CMP，在输入端IN与输出端OUT之间添加了用于提供电流的固定电阻器R3，并且在输出端OUT与地电压之间添加了齐纳(Zener)二极管ZD。要注意，PMOS晶体管M1的导通状态电阻被设置得比固定电阻器R3小得多。

在图5中，当输入电压Vin处于或低于齐纳二极管ZD的齐纳电压Vz时，由于PMOS晶体管M1被导通，因此电流从输入端IN主要通过PMOS晶体管M1提供到负载11。然后，当输入电压Vin超过齐纳电压Vz时，如图6所示，输出电压Vout被箝位在齐纳电压Vz上。当输入电压Vin进一步升高到超过电压(Vz+Vs-Vbias)，即参考电压Vs减去偏压Vbias(Vs-Vbias)加上齐纳电压Vz时，由于PMOS晶体管M3的源极电压Vo超过参考电压Vs，因此比较器CMP的输出信号的信号电平反相，切断PMOS晶体管M1。在这种状态下，电流通过固定电阻器R3提供到负载11。

在输入电压Vin处于或低于齐纳二极管ZD的齐纳电压Vz且PMOS晶体管M1被导通的情况下，当由于负载11短路等而流入过载电流io时，输入端IN与输出端OUT之间的压降变大。当压降达到或高于参考电压Vs与偏压Vbias之间的电压差时，由于PMOS晶体管M3的源极电压Vo超过参考电压Vs，因此比较器CMP的输出信号被反相变为高电平。这样，PMOS晶体管M1被切断，从而使固定电阻器R3成为向负载11提供电流的唯一通路，这使得能够保护PMOS晶体管M1不被过电流损坏，并且能够向负载11提供小的电流。

接下来，图7示出使用恒压电路代替图5中的齐纳二极管ZD的情况的示例。要注意，在图7中，对与图5相同或相似的部分给予相同的标记，从而省略对其的说明。

在图7中，用比较器CMP代替图5中的运算放大器电路AMP，同时恒压电路21包括运算放大器电路AMP1、用于生成预定参考电压Vref并输出所生成电压的参考电压生成电路22、用于电压控制的PMOS晶体管和NMOS晶体管M5、以及用于输出电压检测的电阻器R4和R5。

PMOS晶体管M4和NMOS晶体管M5串联在输入端IN与地电压之间，同时PMOS晶体管M4和NMOS晶体管M5的栅极分别连接到运算放大器电路AMP1的输出端。电阻器R4和R5串联在PMOS晶体管M4和NMOS晶体管M5的接点以及地电压之间，同时电阻器R4和R5的接点连接到运算放大器电路AMP1的非反相输入端。此外，参考电压Vref输入到运算放大器AMP1的反相输入端。

在如上所述的配置中，当电压Vin处于或低于恒压电路21的额定输出电压时，由于作为开关元件的PMOS晶体管M1被导通，因此电流从输入端IN主要经由PMOS晶体管M1提供到负载11。此时，尽管提供到负载11的电流也从恒压电路21的PMOS晶体管M4流过，但由于PMOS晶体管M4的导通状态电阻比PMOS晶体管M1的导通状态电阻大得多，因此大部分负载电流io从PMOS晶体管M1提供。

当输入电压Vin超过恒压电路21的额定输出电压Vx时，输出电压Vout被箝位在额定输出电压Vx上。当输入电压Vin进一步升高到超过电压(Vx+Vs-Vbias)，即参考电压Vs减去偏压Vbias的电压(Vs-Vbias)加上恒压电路21的额定输出电压Vx时，由于PMOS晶体管M3的源极电压Vo超过参考电压Vs，因此比较器CMP的输出信号的信号电平反相，切断PMOS晶体管M1。在上述状态下，电流从恒压电路21提供到负载11。在输入电压Vin处于或低于恒压电路21的额定输出电压Vx、从而PMOS晶体管M1被导通时的操作与图5的操作几乎相同。

当由于负载11短路等而导致从输出端OUT流出过电流时，输入端IN与输出端OUT之间的压降变大。当压降达到或高于参考电压Vs与偏压Vbias之间的电压差时，PMOS晶体管M3的源极电压Vo超过参考电压Vs，从而比较器CMP的输出信号的信号电平被反相变为高电平。这样，PMOS晶体管M1被切断，能够保护PMOS晶体管M1不被过电流损坏。只有来自恒压电路21的PMOS晶体管M4的电流提供到负载11。如前面所述，由于PMOS晶体管M4的电流供应容量比PMOS晶体管M1小得多，因此可以减少向负载11提供电流的容量。

要注意，尽管图5和7中作为示例示出了具有单个PMOS晶体管M1作为开关元件的情况，但即使在如3和4中那样具有多个PMOS晶体管M1的情况中，也执行相同的操作。在后一种情况下，当输入端IN与输出端OUT之间的电压要作为电压生成电路21中检测的电压时，PMOS晶体管M2的源极可以连接到输入端IN，而当开关元件自身的压降要作为检测的电压时，PMOS晶体管M2的源极可以连接到开关元件之一的源极。

Claims

1.一种电源装置，用于通过该电源装置中的一个或多个开关元件的每一个从所述电源装置的输出端输出被输入到所述电源装置的输入端的电压，每个开关元件具有控制电极，该电源装置包括：

电压生成电路，用于生成与所述开关元件的输入端和输出端之间的电压成比例的输出电压Vo，以便输出所生成的电压；和

控制电路，用于根据电压生成电路的输出电压Vo，控制所述开关元件的操作；

其中，当电压生成电路的输出电压Vo超过预定参考电压Vs时，控制电路使开关元件减少输出电流，

并且其中，电压生成电路包括：

第一MOS晶体管，其源极连接到所述开关元件的输入端，其栅极连接到所述开关元件的输出端并且连接到该电源装置的输出端；和

第二MOS晶体管，其源极、漏极和栅极分别连接到第一MOS晶体管的漏极、地电压和预定电压Vbias；

并且其中，所述第一MOS晶体管和所述第二MOS晶体管属于相同类型的MOS晶体管，从所述第一MOS晶体管和所述第二MOS晶体管的接点输出与所述开关元件的输入端和输出端之间的电压成比例的电压Vo。

2.一种电源装置，用于通过该电源装置中的一个或多个开关元件的每一个从所述电源装置的输出端输出被输入到所述电源装置的输入端的电压，每个开关元件具有控制电极，该电源装置包括：

电压生成电路，用于生成与所述输入端和所述输出端之间的电压成比例的输出电压Vo，以便输出所生成的电压；和

并且其中，电压生成电路包括：

第一MOS晶体管，其源极连接到所述输入端，并且栅极连接到所述输出端；和

并且其中，所述第一MOS晶体管和所述第二MOS晶体管属于相同类型的MOS晶体管，从所述第一MOS晶体管和所述第二MOS晶体管的接点输出与所述输入端和输出端之间的电压成比例的电压Vo。

3.一种电源装置，用于控制输入到所述电源装置的输入端的电压，使得该电压达到或低于预定箝位电压，以便从所述电源装置的输出端输出所述受控制的电压，该电源装置包括：

一个或多个开关元件，每一个具有连接在所述输入端和输出端之间的控制电极；

电压生成电路，用于生成与每一个所述开关元件的输入端和输出端之间的电压成比例的输出电压Vo，以便输出所生成的电压；和

并且其中，电压生成电路包括：

4.一种电源装置，用于控制输入到所述电源装置的输入端的电压，使得该电压达到或低于预定箝位电压，以便从所述电源装置的输出端输出所述受控制的电压，该电源装置包括：

控制电路，用于根据电压生成电路的输出电压Vo，控制每个所述开关元件的操作；

并且其中，电压生成电路包括：

5.如权利要求1所述的电源装置，

其中，所述第一MOS晶体管和所述第二MOS晶体管具有相同的电特性。

6.如权利要求1所述的电源装置，

其中，所述第一MOS晶体管和所述第二MOS晶体管中的每一个是PMOS晶体管。

7.如权利要求1所述的电源装置，

其中所述成比例的电压Vo是第二MOS晶体管的栅极-源极电压与预定电压Vbias相加的电压。

8.如权利要求1所述的电源装置，

其中，所述控制电路包括：

参考电压生成电路，用于生成预定参考电压Vs，以便输出所生成的电压；和

比较器电路，用于控制所述开关元件的操作，使得所述成比例的输出电压Vo达到所述参考电压Vs。

9.如权利要求1所述的电源装置，

其中，所述开关元件、所述电压生成电路和所述控制电路被集成到一个集成电路中。