CN107846207B - 差动信号偏斜检测电路 - Google Patents

差动信号偏斜检测电路 Download PDF

Info

Publication number
CN107846207B
CN107846207B CN201610837531.5A CN201610837531A CN107846207B CN 107846207 B CN107846207 B CN 107846207B CN 201610837531 A CN201610837531 A CN 201610837531A CN 107846207 B CN107846207 B CN 107846207B
Authority
CN
China
Prior art keywords
circuit
differential signal
common mode
value
skew
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610837531.5A
Other languages
English (en)
Other versions
CN107846207A (zh
Inventor
闵绍恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201610837531.5A priority Critical patent/CN107846207B/zh
Publication of CN107846207A publication Critical patent/CN107846207A/zh
Application granted granted Critical
Publication of CN107846207B publication Critical patent/CN107846207B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种差动信号偏斜检测电路，用来检测一差动信号的偏斜，该电路的一实施例包含：一共模电压输出电路，用来依据一差动信号输出一共模参考电压以及一共模偏斜电压；以及一偏斜检测电路，用来依据一时脉信号检测该共模参考电压与该共模偏斜电压，从而输出一偏斜检测值，其中当该偏斜检测电路检测到该差动信号的偏斜时，该偏斜检测值为一第一值；当该偏斜检测电路未检测到该差动信号的偏斜时，该偏斜检测值为一第二值。

Description

差动信号偏斜检测电路
技术领域
本发明涉及差动信号的检测，尤其涉及差动信号偏斜的检测。
背景技术
由于一差动信号的正负极信号的传输路径难以完全相同，该正负极信号通常无法同时到达接收端，因此该接收端可能会错误地解析该差动信号而产生错误的数据，此现象称为一差动信号对的内部偏斜(intra-pair skew)，如图1所示，其中实线与圆点虚线分别代表该差动信号的正负极信号，且真实的差动信号的波形与规律性通常较复杂。一般而言，当传输速率愈高时，该内部偏斜的影响愈显著，但目前技术无法有效地处理该内部偏斜。
发明内容
鉴于现有技术的不足，本发明的一目的在于提供差动信号偏斜检测电路与方法，以改善现有技术。
本发明公开了一种差动信号偏斜检测电路，用来检测一差动信号的偏斜，该电路的一实施例包含：一共模电压输出电路，用来依据该差动信号输出一共模参考电压以及一共模偏斜电压；以及一偏斜检测电路，用来依据一时脉信号检测该共模参考电压与该共模偏斜电压，从而输出一偏斜检测值，其中当该偏斜检测电路检测到该差动信号的偏斜时，该偏斜检测值为一第一值；当该偏斜检测电路未检测到该差动信号的偏斜时，该偏斜检测值为一第二值。于一替代实施例中，上述差动信号偏斜检测电路进一步包含：一序列记录电路，用来记录一序列，该序列关联该差动信号，并包含多个序列值；以及一判断电路，用来依据该序列以及该偏斜检测值判断该差动信号的一第一端信号与一第二端信号的何者领先。
本发明另公开了一种差动信号偏斜检测方法，用来检测一差动信号的偏斜，该方法的一实施例包含下列步骤：依据该差动信号输出一共模参考电压以及一共模偏斜电压；以及比较该共模参考电压与该共模偏斜电压，从而输出一偏斜检测值，其中该偏斜检测值满足一第一值时，该差动信号的偏斜达到一预设条件；以及当该偏斜检测值满足一第二值时，该差动信号的偏斜未达到该预设条件。于一替代实施例中，上述差动信号偏斜检测方法进一步包含：记录一序列，该序列是依据一时脉信号取样该差动信号所得到的序列，包含多个序列值；以及依据该序列以及该偏斜检测值判断该差动信号的一第一端信号与一第二端信号的何者领先。
有关本发明的特征、实作与技术效果，兹配合附图作较佳实施例详细说明如下。
附图说明
图1为无偏斜与带偏斜的差动信号的示意图；
图2为本发明的差动信号偏斜检测电路的一实施例的示意图；
图3为图2的共模电压输出电路的一实施例的示意图；
图4为图3的耦合电路的一实施例的示意图；
图5为图3的共模参考电压产生电路的一实施例的示意图；
图6为图3的共模偏斜电压产生电路的一实施例的示意图；
图7为图3的共模参考电压产生电路的另一实施范例的示意图；
图8为图7的校正电路的一实施范例的示意图；
图9为本发明的差动信号偏斜检测电路的另一实施例的示意图；
图10为本发明的差动信号偏斜检测电路的又一实施例的示意图；以及
图11本发明的差动信号偏斜检测方法的一实施例的示意图。
附图标记说明：
200 检测电路
210 共模电压输出电路
220 偏斜检测电路
P1、P2 一对传输线的二信号
CLK 时脉信号
212 耦合电路
214 共模参考电压产生电路
216 共模偏斜电压产生电路
VCM_REF 共模参考电压
VCM_SKEW 共模偏斜电压
D1 差动信号的第一端信号
D2 差动信号的第二端信号
C 电容值
R1 第一阻抗值
VDC 直流电压
R2 第二阻抗值
710 初始共模参考电压产生电路
720 校正电路
VCM_REF_INI 初始共模参考电压
VCM_REF_CAL 调整共模参考电压
810 电压调整电路
820 比较电路
830 校正控制电路
900 差动信号偏斜检测电路
910 序列记录电路
920 判断电路
100 差动信号偏斜检测电路
110 控制电路
120 取样电路
S110～S120 步骤
具体实施方式
以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释应以本说明书的说明或定义为准。
本发明包含差动信号偏斜检测电路与方法，用来检测一差动信号的偏斜。本发明可应用于一集成电路集成电路(例如一影像处理集成电路集成电路)或一系统装置(例如一固定式或手持式影像处理装置)，并可支援高解析度多媒体接口(HDMI)信号的处理。在实施为可能的前提下，本技术领域技术人员能够依本说明书的公开选择等效的元件来实现本发明。由于本发明的电路所包含的部分元件单独而言可能为已知元件，在不影响该电路发明的充分公开及可实施性的前提下，以下说明对于已知元件的细节将予以省略。另外，本发明的方法可以是软件及/或固件的形式，可通过本发明的电路或其等效电路来执行，在符合公开及可实施性要求的前提下，关于方法发明的说明将着重于步骤而非硬件。再者，于实施为可能的前提下，本技术领域人士可依本发明的公开内容及自身的需求选择性地实施任一实施例的部分或全部技术特征，或者选择性地实施多个实施例的部分或全部技术特征的组合，藉此增加本发明实施时的弹性。
为解决差动信号对的内部偏斜(intra-pair skew)，申请人提供一种方案是利用接收端的均衡器来调整差动信号的增益，以降低内部偏斜的影响，然而，若该差动信号因传输距离、线路不匹配、信号偏斜等因素而大幅衰减，该均衡器将无法有效地消除该内部偏斜的影响。申请人另提供一种方案是依据数据错误率、均衡器的参数的选择以及传输线长等信息来判断是否有异常状态，再据以判断是否有内部偏斜，从而于有内部偏斜时令接收端停止使用差动信号的正极或负极信号、改采单端信号以供数据还原，然而，此方案无法有效地判断该异常状态是否由内部偏斜所引起，亦无法有效判断该正极与负极信号的何者领先，因此该方案可能会错误地停止使用时序领先的信号而采用时序落后的信号，从而未能避免时序领先的信号的转变(transition)对时序落后的信号所造成的影响，此影响可能导致数据错误率的上升。
鉴于上述，本发明提供其它方案的差动信号偏斜检测电路与方法。图2为该差动信号偏斜检测电路的一实施例的示意图，如图所示，检测电路200包含：一共模电压输出电路210；以及一偏斜检测电路220。共模电压输出电路210用来依据一差动信号输出一共模参考电压VCM_REF以及一共模偏斜电压VCM_SKEW，其中该差动信号是源自于一对传输线的二信号P1、P2，包含一第一端信号D1与一第二端信号D2(如图3所示)，该第二端信号D2理想上为该第一端信号D1的反相信号。偏斜检测电路220用来检测该共模参考电压VCM_REF与该共模偏斜电压VCM_SKEW，从而输出一偏斜检测值，其中当该偏斜检测电路220检测到该差动信号的偏斜时，该偏斜检测值为一第一值(例如为一数字值1或是高于一预设门槛的电平)，当该偏斜检测电路220未检测到该差动信号的偏斜时，该偏斜检测值为一第二值(例如为一数字值0或是低于一预设门槛的电平)。本实施例中，偏斜检测电路220利用一比较电路以依据一时脉信号CLK比较该共模参考电压VCM_REF与该共模偏斜电压VCM_SKEW，从而输出该偏斜检测值，其中该时脉信号CLK是做为该比较电路的操作的触发信号或做为取样该比较电路的输出的触发信号，然而，上述偏斜检测电路220的实施方式并非本发明的实施限制，无论是否利用时脉信号，其它能检测该共模参考电压VCM_REF与该共模偏斜电压VCM_SKEW的差异的技术手段亦得被本发明用来实现偏斜检测电路220。
图3为共模电压输出电路210的一实施例的示意图，包含：一耦合电路212用来依据差动传输信号P1、P2产生差动信号D1、D2；一共模参考电压产生电路214用来依据一直流电压以及该差动信号D1、D2的一第一平均值产生该共模参考电压VCM_REF；以及一共模偏斜电压产生电路216用来依据该差动信号D1、D2的一第二平均值产生该共模偏斜电压VCM_SKEW。举例而言，耦合电路212的一实施范例如图4所示，是一交流耦合电容电路212，用来依据一电容值C与该差动传输信号P1、P2产生该差动信号D1、D2；共模参考电压产生电路214的一实施范例如图5所示，用来依据一第一阻抗值R1产生该差动信号D1、D2的第一平均值，再将该第一平均值载于一直流电压VDC上以产生该共模参考电压VCM_REF，其中直流电压VDC的产生方式为本领域技术人员所熟知，故细节在此不予赘述；共模偏斜电压产生电路216的一实施范例如图6所示，用来依据一第二阻抗值R2产生该差动信号D1、D2的第二平均值以做为该共模偏斜电压VCM_SKEW。上述实施范例中，第一阻抗值R1大于第二阻抗值R2，例如第一阻抗值R1为第二阻抗值R2的十倍以上，然此并非实施限制。
当偏斜检测电路220利用一比较电路以依据该时脉信号CLK比较该共模参考电压VCM_REF与该共模偏斜电压VCM_SKEW时，为减少该比较电路所引起的偏差(Offset)对该偏斜检测值的影响，共模参考电压产生电路214可先通过一校正操作来减少该偏差的影响，然此是选择性的技术特征。举例而言，如图7所示，共模参考电压产生电路214可包含：一初始共模参考电压产生电路710；以及一校正电路720。初始共模参考电压产生电路710用来利用前述第一阻抗值R1与直流电压VDC以依据该差动信号D1、D2产生一初始共模参考电压VCM_REF_INI。校正电路720用来依据该初始共模参考电压VCM_REF_INI产生一调整共模参考电压VCM_REF_CAL、通过一比较电路(即用来比较该共模参考电压VCM_REF与该共模偏斜电压VCM_SKEW的比较电路)比较该初始共模参考电压VCM_REF_INI与该调整共模参考电压VCM_REF_CAL以产生一比较结果、以及依据该比较结果产生该共模参考电压VCM_REF。
承上所述。初始共模参考电压产生电路710的一实施范例如图5所示的电路214或其等效电路。校正电路720的一实施范例如图8所示，包含一电压调整电路810、一比较电路820(即随后用来比较该共模参考电压VCM_REF与该共模偏斜电压VCM_SKEW的比较电路)以及一校正控制电路830。电压调整电路810例如是一数字至模拟转换器或其等效电路(像是电流源与可调式电阻网络的组合)，用来依据该初始共模参考电压VCM_REF_INI输出该调整共模参考电压VCM_REF_CAL(一开始二电压VCM_REF_INI、VCM_REF_CAL可相等、相差一预定电压值或相差K个调整值，其中K为整数且调整值如后所述)，接着比较电路820比较该初始共模参考电压VCM_REF_INI与该调整共模参考电压VCM_REF_CAL以产生该比较结果，然后校正控制电路830判断该比较结果是否显示该初始共模参考电压VCM_REF_INI与该调整共模参考电压VCM_REF_CAL一致或趋于相同，若是，校正控制电路830即停止校正并将该调整共模参考电压VCM_REF_CAL做为该共模参考电压VCM_REF，否则令电压调整电路810依据一调整值逐步改变该调整共模参考电压VCM_REF_CAL，直到该比较结果显示该初始共模参考电压VCM_REF_INI与该调整共模参考电压VCM_REF_CAL一致或趋于相同，本范例中，校正控制电路830通过判断该比较结果是否于一第一比较结果(例如VCM_REF_CAL>VCM_REF_INI)与一第二比较结果(例如VCM_REF_INI>VCM_REF_CAL)之间轮流变换达一预定次数(例如为M次，其中M为大于1的整数)，以得知该初始共模参考电压VCM_REF_INI与该调整共模参考电压VCM_REF_CAL是否趋于相同，然而其它可用来判断二电压是否相同或相近的手段亦得被校正控制电路830采用。
此外，为避免偏斜检测电路220过度敏感，于一非限制性的实施例中，校正电路720可于停止校正后，进一步将该调整共模参考电压VCM_REF_CAL加上一门槛电压VTH以做为该共模参考电压VCM_REF。举例而言，于停止校正后，校正电路720可通过图8的电压调整电路810进一步将该调整共模参考电压VCM_REF_CAL加上N个调整值(即该门槛电压VTH)以产生该共模参考电压VCM_REF，其中N为正整数。
除了检测一差动信号的偏斜，本发明可进一步判断该差动信号的那一端的信号领先。图9为本发明的差动信号偏斜检测电路的另一实施例的示意图，相较于图2，差动信号偏斜检测电路900进一步包含：一序列记录电路910；以及一判断电路920。序列记录电路910例如是多个串接的触发器或其等效电路，用来记录一序列，该序列关联该差动信号并包含多个序列值。判断电路920例如是一逻辑电路、一状态机、或其它能依数值来进行判断的电路，用来依据该序列以及该偏斜检测值判断该差动信号的一第一端信号与一第二端信号的何者领先。举例而言，当该序列(例如001)包含由一第一序列值(例如0)至一第二序列值(例如1)的一转变(例如由0至1的转变)以及该偏斜检测值为该第一值(例如1)时，判断电路920判断该第一端信号(例如差动信号的正极信号)领先；当该序列(例如110)包含由该第二序列值(例如1)至该第一序列值(例如0)的一转变(例如由1至0的转变)以及该偏斜检测值为该第一值(例如1)时，判断电路920判断该第二端信号领先(例如差动信号的正极信号)。
请继续参阅图9，本实施例中，该序列是依据前述时脉信号CLK取样该差动信号所得到的序列，藉此序列记录电路910与偏斜检测电路220可依该时脉信号CLK实现同步，从而判断电路920能依据该序列中的转变与该偏斜检测值的现值来产生较准确的判断结果，然而，在实施效果可以被接受的前提下，序列记录电路910与偏斜检测电路220也可依据不同的触发信号而运作。请注意，上述取样操作可由一已知或自行设计的时脉暨数据回复电路、数据回复电路或其它能依时脉信号CLK取样该差动信号的电路来执行，此部分非本发明的主要特征且可通过现有技术来实现，故细节在此予以省略。
于判断出一差动信号的那一端信号领先后，本发明可据以抑制该差动信号的偏斜的影响。图10为本发明的差动信号偏斜检测电路的另一实施例的示意图，相较于图9，差动信号偏斜检测电路100进一步包含：一控制电路110，用来于判断电路920判断该第一端信号领先时令一取样电路120或其前端电路(未显示于图)停止使用该第二端信号以避免该差动信号的偏斜的影响，并于判断电路920判断该第二端信号领先时令该取样电路120或其前端电路停止使用该第一端信号以避免该差动信号的偏斜的影响。上述取样电路120或其前端电路不必然包含于检测电路100中，且取样电路120于本实施例中同样依时脉信号CLK运作，然此并非实施限制。
除差动信号偏斜检测电路外，本发明另公开一种差动信号偏斜检测方法，其同样用来检测一差动信号的偏斜。该方法的一实施例如图11所示，包含下列步骤：
步骤S110：依据一差动信号输出一共模参考电压以及一共模偏斜电压。本步骤可由图2的共模电压输出电路210或其等效电路执行。
步骤S120：比较该共模参考电压与该共模偏斜电压，从而输出一偏斜检测值，其中当该偏斜检测值满足一第一值时(亦即该偏斜检测值与该第一值之间的关系满足一第一预设关系)，该差动信号的偏斜达到一预设条件，当该偏斜检测值满足一第二值时(亦即该偏斜检测值与该第二值之间的关系满足一第二预设关系)，该差动信号的偏斜未达到该预设条件。本步骤可由图2的偏斜检测电路220或其等效电路执行。
由于本技术领域技术人员能够依前揭电路实施例的说明来了解本方法实施例的实施细节与变化，更明确地说，前述电路发明的技术特征均可应用于本方法发明中，因此，在不影响本方法发明的公开要求与可实施性的前提下，重复及冗余的说明在此予以省略。
综上所述，本发明的差动信号偏斜检测电路与方法可有效地检测出一差动信号对的内部偏斜(intra-pair skew)，并可进一步地判断一差动信号的那一端的信号领先，从而避免现有技术无法有效地处理内部偏斜的问题。
虽然本发明的实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言的，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (10)

1.一种差动信号偏斜检测电路，用来检测一差动信号的偏斜，包含：
一共模电压输出电路，用来依据该差动信号输出一共模参考电压以及一共模偏斜电压；以及
一偏斜检测电路，用来依据一时脉信号检测该共模参考电压与该共模偏斜电压，从而输出一偏斜检测值，
其中当该偏斜检测电路检测到该差动信号的偏斜时，该偏斜检测值为一第一值；当该偏斜检测电路未检测到该差动信号的偏斜时，该偏斜检测值为一第二值；
其中该共模电压输出电路包含：
一共模参考电压产生电路，用来依据一第一阻抗值产生该差动信号的第一平均值，再将该第一平均值载于一直流电压上以产生该共模参考电压；
一共模偏斜电压产生电路，用来依据一第二阻抗值产生该差动信号的第二平均值以做为该共模偏斜电压。
2.如权利要求1所述的差动信号偏斜检测电路，其中该共模电压输出电路还包含：
一交流耦合电容电路，用来依据一电容值与一差动传输信号产生该差动信号。
3.如权利要求2所述的差动信号偏斜检测电路，其中该第一阻抗值大于该第二阻抗值。
4.如权利要求2所述的差动信号偏斜检测电路，其中该共模参考电压产生电路包含：
一初始共模参考电压产生电路，用来依据该第一阻抗值与该直流电压产生一初始共模参考电压；以及
一校正电路，用来依据该初始共模参考电压产生一调整共模参考电压、通过一比较电路比较该初始共模参考电压与该调整共模参考电压以产生一比较结果、以及依据该比较结果产生该共模参考电压。
5.如权利要求4所述的差动信号偏斜检测电路，其中该校正电路依据一调整值逐步改变该调整共模参考电压直到比较结果于一第一比较结果与一第二比较结果之间轮流变换达一预定次数，接着该校正电路将该调整共模参考电压加上一门槛电压以做为该共模参考电压。
6.如权利要求4所述的差动信号偏斜检测电路，其中该偏斜检测电路依据该时脉信号通过该比较电路比较该共模参考电压与该共模偏斜电压，以输出该偏斜检测值。
7.如权利要求1所述的差动信号偏斜检测电路，进一步包含：
一序列记录电路，用来记录一序列，该序列关联该差动信号，并包含多个序列值；以及
一判断电路，用来依据该序列以及该偏斜检测值判断该差动信号的一第一端信号与一第二端信号的何者领先。
8.如权利要求7所述的差动信号偏斜检测电路，其中当该序列包含由一第一序列值至一第二序列值的一转变以及该偏斜检测值为该第一值时，该判断电路判断该第一端信号领先；当该序列包含由该第二序列值至该第一序列值的一转变以及该偏斜检测值为该第一值时，该判断电路判断该第二端信号领先。
9.如权利要求7所述的差动信号偏斜检测电路，进一步包含：
一控制电路，用来于该判断电路判断该第一端信号领先时停止使用该第二端信号以避免该差动信号的偏斜的影响，并于该判断电路判断该第二端信号领先时停止使用该第一端信号以避免该差动信号的偏斜的影响。
10.如权利要求7所述的差动信号偏斜检测电路，其中该序列是依据该时脉信号取样该差动信号所得到的序列。
CN201610837531.5A 2016-09-21 2016-09-21 差动信号偏斜检测电路 Active CN107846207B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610837531.5A CN107846207B (zh) 2016-09-21 2016-09-21 差动信号偏斜检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610837531.5A CN107846207B (zh) 2016-09-21 2016-09-21 差动信号偏斜检测电路

Publications (2)

Publication Number Publication Date
CN107846207A CN107846207A (zh) 2018-03-27
CN107846207B true CN107846207B (zh) 2021-12-14

Family

ID=61657085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610837531.5A Active CN107846207B (zh) 2016-09-21 2016-09-21 差动信号偏斜检测电路

Country Status (1)

Country Link
CN (1) CN107846207B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10587252B2 (en) 2018-07-25 2020-03-10 Shanghai Zhaoxin Semiconductor Co., Ltd. Skew compensation circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070296461A1 (en) * 2006-06-26 2007-12-27 Radiospire Networks, Inc. System, method and apparatus for transmitting and receiving a transition minimized differential signal
US7535272B1 (en) * 2007-11-23 2009-05-19 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Zero-delay buffer with common-mode equalizer for input and feedback differential clocks into a phase-locked loop (PLL)
US9077320B2 (en) * 2012-09-20 2015-07-07 Mediatek Inc. Method and apparatus for performing offset adjustment upon dynamic comparator
US9264263B2 (en) * 2014-04-21 2016-02-16 Qualcomm Incorporated Serdes voltage-mode driver with skew correction

Also Published As

Publication number Publication date
CN107846207A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
TWI392364B (zh) 用於影像補償之回饋系統及裝置
US8238413B2 (en) Adaptive equalizer for high-speed serial data
US9548710B2 (en) Methods and circuitry to provide common mode transient immunity
US7812749B2 (en) DC offset detection and correction for user traffic
JP4735992B2 (ja) 信号処理装置
US8952835B1 (en) Background calibration of aperture center errors in analog to digital converters
CN107846207B (zh) 差动信号偏斜检测电路
JP4656260B2 (ja) 受信装置
US10184982B2 (en) Circuit and method for differential signal skew detection
JP2011228826A (ja) インターフェイス装置
US7825697B2 (en) Signal detection circuit with deglitch and method thereof
CN105099449B (zh) Adc故障自动诊断方法
JP2007295021A (ja) 受信装置及び受信方法
US9887733B2 (en) Calibration for echo cancellation in a full duplex communication system
US9225506B2 (en) Receiving apparatus for differential signals
US11456749B2 (en) Timing margin detecting circuit, timing margin detecting method and clock and data recovery system
US9350529B1 (en) Method and apparatus for detecting logical signal
US10680634B1 (en) Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
US8767900B2 (en) Signal transition detection circuit and method of the same
US11128496B2 (en) Transmitter with equalization
KR101147295B1 (ko) 반도체 장치의 리시버 회로 및 신호 수신방법
JP6204812B2 (ja) 入力電圧レンジモニタ回路
US9094077B2 (en) Slope detecting receiver
JP2011182047A (ja) 極性検出回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant