CN112769416B - 信号接收器、集成电路芯片、信号传输系统及电子设备 - Google Patents
信号接收器、集成电路芯片、信号传输系统及电子设备 Download PDFInfo
- Publication number
- CN112769416B CN112769416B CN202011550986.1A CN202011550986A CN112769416B CN 112769416 B CN112769416 B CN 112769416B CN 202011550986 A CN202011550986 A CN 202011550986A CN 112769416 B CN112769416 B CN 112769416B
- Authority
- CN
- China
- Prior art keywords
- data
- target
- comparison module
- signal
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
本申请涉及一种信号接收器、集成电路芯片、信号传输系统及电子设备。信号接收器中,第一比较模块用于对第一三电平脉冲幅度调制数据和第一参考电压进行比较,获得第一比较结果。第二比较模块用于对第一三电平脉冲幅度调制数据和第二参考电压进行比较,获得第二比较结果,第二参考电压低于第一参考电压,预测输出模块用于根据第一比较结果和第二比较结果,从第一比较模块和第二比较模块中选取出目标比较模块,并获取目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的目标比较结果。本申请实施例提供的信号接收器、集成电路芯片、信号传输系统及电子设备能够保证信号接收器的信号传输速度。
Description
技术领域
本申请涉及集成电路芯片设计及制作领域,具体而言,涉及一种信号接收器、集成电路芯片、信号传输系统及电子设备。
背景技术
三电平脉冲幅度调制信号具体有高、中、低三个电平。现有技术中,信号接收器接收三电平脉冲幅度调制信号,并通过两个参考电压分别与三电平脉冲幅度调制信号进行比较,获得对应的比较结果,分别记作amp_h1和amp_l1,用于表征信号接收器接收到的三电平脉冲幅度调制信号。此后,此后,通过第一采样电路对第一条比较结果进行采样,将其转换为数字信号形式的第一目标信号,同时,通过第二采样电路对第二条比较结果进行采样,将其转换为数字信号形式的第二目标信号,再通过时序电路对第一目标信号和第二目标信号进行解码,获得三电平脉冲幅度调制信号信息。
总结来说,现有技术中,信号接收器在接收到三电平脉冲幅度调制信号之后,是通过两个参考电压分别与三电平脉冲幅度调制信号进行比较,获得比较结果amp_h1和比较结果amp_l1的,而比较过程中采用的比较器或放大器对不同的跳变沿会产生不同的延时,最终,表现结果为:比较结果amp_h1和比较结果amp_l1的占空比抖动较大,而限制信号接收器的信号传输速度。
发明内容
本申请的目的在于,提供一种信号接收器、集成电路芯片、信号传输系统及电子设备,以解决上述问题。
第一方面,本申请提供的信号接收器,包括第一比较模块、第二比较模块和预测输出模块;
第一比较模块用于接入第一参考电压,以对接收到的第一三电平脉冲幅度调制数据和第一参考电压进行比较,获得第一比较结果;
第二比较模块用于接入第二参考电压,以对接收到的第一三电平脉冲幅度调制数据和第二参考电压进行比较,获得第二比较结果,第二参考电压低于第一参考电压;
预测输出模块分别与第一比较模块和第二比较模块连接,用于根据第一比较结果和第二比较结果,从第一比较模块和第二比较模块中选取出目标比较模块,并获取目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的目标比较结果,以表征第二三电平脉冲幅度调制数据,第二三电平脉冲幅度调制数据为第一三电平脉冲幅度调制数据的下一数据。
结合第一方面,本申请实施例还提供了第一方面的第一种可选的实施方式,预测输出模块包括数据输出单元;
数据输出单元分别与第一比较模块的比较结果输出端口和第二比较模块的比较结果输出端口连接,用于从第一比较结果和第二比较结果中选取出目标控制信号,以根据目标控制信号从第一比较模块和第二比较模块中选取出目标比较模块,并获取目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的目标比较结果。
结合第一方面的第一种可选的实施方式,本申请实施例还提供了第一方面的第二种可选的实施方式,预测输出模块还包括第一反馈控制单元;
第一反馈控制单元与数据输出单元连接,用于根据反馈控制时钟,将目标控制信号反馈至数据输出单元,以供数据输出单元根据目标控制信号从第一比较模块和第二比较模块中选取出目标比较模块,并获取目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的目标比较结果。
结合第一方面的第二种可选的实施方式,本申请实施例还提供了第一方面的第三种可选的实施方式,数据输出单元包括第一数据选择器,反馈控制单元包括通过上升沿触发的第一触发器;
第一数据选择器的第一数据输入端口与第一比较模块的比较结果输出端口连接,第一数据选择器的第二数据输入端口与第二比较模块的比较结果输出端口连接;
第一触发器的时钟端口接入反馈控制时钟,第一触发器的数据输入端口与第一数据选择器的数据输出端口连接,第一触发器的数据输出端口与第一数据选择器的控制端口连接。
结合第一方面的第一种可选的实施方式,本申请实施例还提供了第一方面的第四种可选的实施方式,数据输出单元包括第一数据输出单元和第二数据输出单元,目标控制信号包括第一目标控制信号和第二目标控制信号,目标比较模块包括第一目标比较模块和第二目标比较模块,目标比较结果包括第一目标比较结果和第二目标比较结果;
第一数据输出单元分别与第一比较模块的比较结果输出端口和第二比较模块的比较结果输出端口连接,用于从第一比较结果和第二比较结果中选取出第一目标控制信号,并根据第一目标控制信号从第一比较模块和第二比较模块中选取出第一目标比较模块,以使第二数据输出单元获取第一目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的第一目标比较结果;
第二数据输出单元分别与第一比较模块的比较结果输出端口和第二比较模块的比较结果输出端口连接,用于从第一比较结果和第二比较结果中选取出第二目标控制信号,并根据第二目标控制信号从第一比较模块和第二比较模块中选取出第二目标比较模块,以使第一数据输出单元获取第二目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的第二目标比较结果。
结合第一方面的第四种可选的实施方式,本申请实施例还提供了第一方面的第五种可选的实施方式,预测输出模块还包括第二反馈控制单元和第三反馈控制单元;
第二反馈控制单元与第一数据输出单元连接,用于根据反馈控制时钟,将第一目标控制信号反馈至第二数据输出单元,以供第二数据输出单元根据第一目标控制信号从第一比较模块和第二比较模块中选取出第一目标比较模块,并获取第一目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的第一目标比较结果;
第三反馈控制单元与第二数据输出单元连接,用于根据反馈控制时钟,将第二目标控制信号反馈至第一数据输出单元,以供第一数据输出单元根据第二目标控制信号从第一比较模块和第二比较模块中选取出第二目标比较模块,并获取第二目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的第二目标比较结果。
结合第一方面的第五种可选的实施方式,本申请实施例还提供了第一方面的第六种可选的实施方式,第一数据输出单元包括第二数据选择器,第二数据输出单元包括第三数据选择器,第二反馈控制单元包括通过上升沿触发的第二触发器,第三反馈控制单元包括下降沿触发的第三触发器;
第二数据选择器的第一数据输入端口与第一比较模块的比较结果输出端口连接,第二数据选择器的第二数据输入端口与第二比较模块的比较结果输出端口连接;
第二触发器的时钟端口接入反馈控制时钟,第二触发器的数据输入端口与第二数据选择器的数据输出端口连接,第二触发器的数据输出端口与第三数据选择器的控制端口连接;
第三数据选择器的第一数据输入端口与第一比较模块的比较结果输出端口连接,第三数据选择器的第二数据输入端口与第二比较模块的比较结果输出端口连接;
第三触发器的时钟端口接入反馈控制时钟,第三触发器的数据输入端口与第三数据选择器的数据输出端口连接,第三触发器的数据输出端口与第二数据选择器的控制端口连接。
结合第一方面,本申请实施例还提供了第一方面的第七种可选的实施方式,第一比较模块包括第一比较器或第一放大器;
若第一比较模块包括第一比较器,则第一比较器的第一比较信号输入端口接入目标三电平脉冲幅度调制信号,第一比较器的第二比较信号输入端口接入第一参考电压,目标三电平脉冲幅度调制信号包括第一三电平脉冲幅度调制数据和第二三电平脉冲幅度调制数据;
若第一比较模块包括第一放大器,则第一放大器的第一放大信号输入端口接入目标三电平脉冲幅度调制信号,第一放大器的第二放大信号输入端口接入第一参考电压,目标三电平脉冲幅度调制信号包括第一三电平脉冲幅度调制数据和第二三电平脉冲幅度调制数据。
结合第一方面,本申请实施例还提供了第一方面的第八种可选的实施方式,第二比较模块包括第二比较器或第二放大器;
若第二比较模块包括第二比较器,则第二比较器的第一比较信号输入端口接入目标三电平脉冲幅度调制信号,第二比较器的第二比较信号输入端口接入第二参考电压,目标三电平脉冲幅度调制信号包括第一三电平脉冲幅度调制数据和第二三电平脉冲幅度调制数据;
若第二比较模块包括第二放大器,则第二放大器的第一放大信号输入端口接入目标三电平脉冲幅度调制信号,第二放大器的第二放大信号输入端口接入第二参考电压,目标三电平脉冲幅度调制信号包括第一三电平脉冲幅度调制数据和第二三电平脉冲幅度调制数据。
第二方面,本申请实施例还提供了一种集成电路芯片,包括第一方面,或第一方面的任意一种可选的实施方式所提供的信号接收器。
第三方面,本申请实施例还提供了一种信号传输系统,包括信号发射芯片和第二方面所提供的集成电路芯片;
信号发射芯片包括三电平脉冲幅度调制发射器;
信号发射芯片通过三电平脉冲幅度调制发射器将目标三电平脉冲幅度调制信号发送至信号接收器,以供集成电路芯片通过信号接收器接收目标三电平脉冲幅度调制信号。
第四方面,本申请实施例还提供了一种电子设备,包括第三方面所提供的信号传输系统。
本申请实施例中,基于通过第一三电平脉冲幅度调制数据能够提前预测第二三电平脉冲幅度调制数据的理论依据设计信号接收器,包括第一比较模块、第二比较模块和预测输出模块。其中,第一比较模块用于接入第一参考电压,以对接收到的第一三电平脉冲幅度调制数据和第一参考电压进行比较,获得第一比较结果,第二比较模块用于接入第二参考电压,以对接收到的第一三电平脉冲幅度调制数据和第二参考电压进行比较,获得第二比较结果,第二参考电压低于第一参考电压,而预测输出模块分别与第一比较模块和第二比较模块连接,以通过第一三电平脉冲幅度调制数据提前预测第二三电平脉冲幅度调制数据,也即,通过第一比较结果和第二比较结果提前预测第二三电平脉冲幅度调制数据,再从第一比较模块和第二比较模块中选取出目标比较模块,并获取目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的目标比较结果,最后,直接用目标比较结果表征第二三电平脉冲幅度调制数据。如此,便能够通过减少目标三电平脉冲幅度调制信号(此处具体表征第二三电平脉冲幅度调制数据,以及第二三电平脉冲幅度调制数据之后接收到的其他三电平脉冲幅度调制数据)对应的比较结果的占空比抖动,而避免目标三电平脉冲幅度调制信号的占空比抖动,最终,提高信号接收器的信号传输速度。
本申请实施例提供的集成电路芯片、信号传输系统及电子设备具有与上述信号接收器相同的有益效果,本申请实施例对此不作赘述。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为三电平脉冲幅度调制信号的示意图。
图2为现有技术中,一种信号接收器的电路图。
图3为现有技术中,一种用于产生第一参考电压和第二参考电压的分压电路。
图4为图2所示信号接收器的波形图。
图5为本申请实施例提供的一种信号接收器的结构示意图。
图6为本申请实施例提供的信号接收器的另一种结构示意图。
图7为本申请实施例提供的信号接收器的另一种结构示意图。
图8为图6所示信号接收器的电路图。
图9为图8所示信号接收器的波形图。
图10为图7所示信号接收器的电路图。
图11为图10所示信号接收器的波形图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。此外,应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
请结合图1,三电平脉冲幅度调制(3-Level Pulse Amplitude Modulation,PAM3)信号具体有高(H)、中(M)、低(L)三个电平。
请结合图2所示的全速率PAM3信号接收器,如背景技术描述的,现有技术中,信号接收器100接收PAM3信号,并通过两个参考电压分别与PAM3信号进行比较,获得对应的比较结果,为方便描述,将其分别定义为第一比较结果和第二比较结果,其中,第一比较结果记作amp_h1,第二比较结果记作amp_l1,第一比较结果amp_h1和第二比较结果amp_l1用于表征信号接收器100接收到的PAM3信号。
为方便描述,还可以定义两个参考电压分别为第一参考电压和第二参考电压,其中,第一参考电压记作vref_h1,用于与PAM3信号进行比较,获得第一比较结果amp_h1,第二参考电压记作vref_l1,用于与PAM3信号进行比较,获得第二比较结果amp_l1。此后,通过第一采样电路对第一比较结果amp_h1进行采样,将其转换为数字信号形式的第一目标信号rx_data_h1,同时,通过第二采样电路对第二比较结果amp_l1进行采样,将其转换为数字信号形式的第二目标信号rx_data_l1,再通过时序电路对第一目标信号rx_data_h1和第二目标信号rx_data_l1进行解码,获得PAM3信号信息。
现有技术中,第一参考电压vref_h1和第二参考电压vref_l1,其通常是信号接收器100的电源通过电阻分压获得的,具体的分压电路200如图3所示。分压电路200包括依次串联的分压电阻R0、分压电阻R1……分压电阻Rn1,n1≥4,且为整数,分压电阻R0、分压电阻R1……分压电阻Rn1这(n1-1)个分压电阻的电阻值相等,但具体数值不作限制。分压电阻R0的输入端接入信号接收器100的电源,分压电阻R0、分压电阻R1……分压电阻Rn1-1的输出端分别连接至多路选择器Mux1,且与多路选择器Mux1的数据输入端一一对应,分压电阻Rn1的输出端接地,多路选择器Mux11的选择控制端在接收到电压值控制信号A<m1:0>之后,从分压电阻R0、分压电阻R1……分压电阻Rn1-1对应的n1路输出电压中,选择对应的两路输出电压,分别作为第一参考电压vref_h1和第二参考电压vref_l1,并从多路选择器Mux1的两个数据输出端口输出。
此外,需要说明的是,第一参考电压vref_h1和第二参考电压vref_l1理论上应当根据信号接收器100接收到的PAM3信号幅度去控制多路选择器Mux1而确定,具体地,第一参考电压vref_h1应当为PAM3信号幅度的75%,而第二参考电压vref_l1应当为PAM3信号幅度的25%,但是,在信号接收器100的启动阶段,由于PAM3信号还未产生,因此,通常会通过图3所示的分压电路200,直接将第一参考电压vref_h1先设定为信号接收器100电源的75%,第二参考电压vref_l1则先设定为信号接收器100电源的25%。
对于图2所示的信号接收器100,其在通过第一比较器C11对接收到的PAM3信号和第一参考电压vref_h1进行比较,获得第一比较结果amp_h1,同时,通过第二比较器C12对接收到的PAM3信号和第二参考电压vref_l1进行比较,获得第二比较结果amp_l1之后,可以根据第一控制时钟rx_clk1将第一比较结果amp_h1通过第一采样电路110,例如,第一触发器D11输出之后,获得数字信号形式的第一目标信号rx_data_h1,同时,可以根据第一控制时钟rx_clk1将第二比较结果amp_l1通过第二采样电路120,例如,第二触发器D12输出之后,获得数字信号形式的第二目标信号rx_data_l1。此后,时序电路(图中未示出)对第一目标信号rx_data_h1和第二目标信号rx_data_l1进行解码,获得PAM3信号信息。
第一目标信号rx_data_h1和第二目标信号rx_data_l1与PAM3信号中,高(H)、中(M)、低(L)三个电平的对应关系如下。
表1
PAM3信号 | rx_data_h1 | rx_data_l1 |
H | 1 | 1 |
M | 0 | 1 |
L | 0 | 0 |
由于第一参考电压vref_h1为信号接收器电源的75%参考电压,第二参考电压vref_l1为信号接收器电源的25%参考电压,而现有技术中,信号接收器在接收到PAM3信号之后,是通过第一参考电压vref_h1和第二参考电压vref_l1分别与PAM3信号进行比较,获得第一比较结果amp_h1和第二比较结果amp_l1的,比较过程中采用的比较器或放大器对不同的跳变沿会产生不同的延时。
例如,在PAM3信号由低电平跳变为高电平时,由于第一比较结果amp_h1只有在满足PAM3信号大于第一参考电压vref_h1时才会发生跳变(如图4中,T1点为PAM3信号由低电平跳变为高电平时,第一比较结果amp_h1的跳变点),而第二比较结果amp_l1仅仅在满足PAM3信号大于第二参考电压vref_l1时就会发生跳变(如图4中,T2点为PAM3信号由低电平跳变为高电平时,第二比较结果amp_l1的跳变点),因此,第一比较结果amp_h1跳变产生的延时会大于第二比较结果amp_l1产生的延时。再例如,在PAM3信号由高电平跳变为低电平时,第一比较结果amp_h1仅仅在满足PAM3信号小于第一参考电压vref_h1时就会发生跳变(如图4中,T3点为PAM3信号由高电平跳变为低电平时,第一比较结果amp_h1的跳变点),而第二比较结果amp_l1只有在满足PAM3信号小于第二参考电压vref_l1时才会发生跳变(如图4中,T4点为PAM3信号由高电平跳变为低电平时,第二比较结果amp_l1的跳变点),因此,第一比较结果amp_h1跳变产生的延时会小于第二比较结果amp_l1产生的延时。
最终,表现结果为:第一比较结果amp_h1和第二比较结果amp_l1的占空比抖动较大,而限制信号接收器的信号传输速度。
为解决上述问题,本申请实施例提供了一种信号接收器300,如图5所示,本申请实施例提供的信号接收器300包括第一比较模块310、第二比较模块320和预测输出模块330。
其中,第一比较模块310用于接入第一参考电压vref_h2,以对接收到的第一PAM3数据和第一参考电压vref_h2进行比较,获得第一比较结果amp_h2,第二比较模块320用于接入第二参考电压vref_l2,以对接收到的第一PAM3数据和第二参考电压vref_l2进行比较,获得第二比较结果amp_l2,第二参考电压vref_l2低于第一参考电压vref_h2,而预测输出模块330分别与第一比较模块310和第二比较模块320连接,用于根据第一比较结果amp_h2和第二比较结果amp_l2,从第一比较模块310和第二比较模块320中选取出目标比较模块,并获取目标比较模块对接收到的第二PAM3数据和接入的参考电压进行比较,获得的目标比较结果,以表征第二PAM3数据,第二PAM3数据为第一PAM3数据的下一数据。
本申请实施例中,信号接收器300是基于通过第一PAM3数据能够提前预测第二PAM3数据的理论依据设计的。对于这一理论依据,其具体为:PAM3发射器将时钟编码到PAM3信号中,使得传输的PAM3信号中不存在连续的两个相同PAM3数据。具体到本申请实施例中,第二PAM3数据为第一PAM3数据的下一数据,则第二PAM3数据与第一PAM3数据不可能为相同的PAM3数据,也即,若第一PAM3数据为高电平,则第二PAM3数据为中间电平或低电平,若第一PAM3数据为低电平,则第二PAM3数据为中间电平或高电平。
此外,对于第一参考电压vref_h2和第二参考电压vref_l2,本申请实施例中,在信号接收器300的启动阶段,由于PAM3信号还未产生,因此,其也可以如现有技术般,通过图3所示的分压电路产生,为方便与上述关于图2所示信号接收器100相关描述中的第一参考电压vref_h1和第二参考电压vref_l1区分,本申请实施例中,将第一参考电压记作vref_h2,第二参考电压记作vref_l2,且约定在信号接收器300的启动阶段,第一参考电压vref_h2为信号接收器300电源的75%参考电压,第二参考电压vref_l2为信号接收器300电源的25%参考电压。
基于以上描述,对于第二PAM3数据,通过第一PAM3数据对其进行提前预测的过程包括以下两种情况:
(1)若第一PAM3数据为高电平,则可以预测第二PAM3数据为中间电平或低电平,那么,可以选择第二参考电压vref_l2与第二PAM3数据进行比较,也即,从第一比较模块310和第二比较模块320中选取出第二比较模块320,作为目标比较模块,目标比较模块对接收到的第二PAM3数据和接入的参考电压(第二参考电压vref_l2)进行比较,如此,在满足第二PAM3数据小于第二参考电压vref_l2时,对应的比较结果即可发生跳变,也即,获得目标比较结果,以表征第二PAM3数据。
(2)若第一PAM3数据为低电平,则可以预测第二PAM3数据为中间电平或高电平,那么,可以选择第一参考电压vref_h2与第二PAM3数据进行比较,也即,从第一比较模块310和第二比较模块320中选取出第一比较模块310,作为目标比较模块,目标比较模块对接收到的第二PAM3数据和接入的参考电压(第一参考电压vref_h2)进行比较,如此,在满足第二PAM3数据大于第一参考电压vref_h2时,对应的比较结果即可发生跳变,也即,获得目标比较结果,以表征第二PAM3数据。
通过以上描述,可以理解的是,本申请实施例中,在第一PAM3数据为高电平的情况下,可以预测第二PAM3数据为中间电平或低电平,因此,只需要考虑第二PAM3数据是否小于第二参考电压vref_l2,若第二PAM3数据小于第二参考电压vref_l2,则对应的比较结果发生跳变,也即,获得目标比较结果,以表征第二PAM3数据,对应的,在第一PAM3数据为低电平的情况下,可以预测第二PAM3数据为中间电平或高电平,因此,只需要考虑第二PAM3数据是否大于第一参考电压vref_h2,若第二PAM3数据大于第一参考电压vref_h2,则对应的比较结果发生跳变,也即,获得目标比较结果,以表征第二PAM3数据。
进一步地,请结合图6和图7,本申请实施例中,第一比较模块310可以包括第一比较器(如图7所示)或第一放大器(图中未示出)。
若第一比较模块310包括第一比较器,则第一比较器的第一比较信号输入端口接入目标PAM3信号,第一比较器的第二比较信号输入端口接入第一参考电压vref_h2,目标PAM3信号包括第一PAM3数据、第二PAM3数据,以及第二PAM3数据之后接收到的其他PAM3数据,也即,第一比较器的第一比较信号输入端口与信号发射芯片中PAM3发射器的输出端口连接。
若第一比较模块310包括第一放大器,则第一放大器的第一放大信号输入端口接入目标PAM3信号,第一放大器的第二放大信号输入端口接入第一参考电压vref_h2,目标PAM3信号包括第一PAM3数据、第二PAM3数据,以及第二PAM3数据之后接收到的其他PAM3数据,也即,第一放大器的第一放大信号输入端口与信号发射芯片中PAM3发射器的输出端口连接。
对应的,第二比较模块320包括第二比较器(如图9所示)或第二放大器(图中未示出)。
若第二比较模块320包括第二比较器,则第二比较器的第一比较信号输入端口接入目标PAM3信号,第二比较器的第二比较信号输入端口接入第二参考电压vref_l2,目标PAM3信号包括第一PAM3数据、第二PAM3数据,以及第二PAM3数据之后接收到的其他PAM3数据,也即,第二比较器的第一比较信号输入端口与信号发射芯片中PAM3发射器的输出端口连接。
若第二比较模块320包括第二放大器,则第二放大器的第一放大信号输入端口接入目标PAM3信号,第二放大器的第二放大信号输入端口接入第二参考电压vref_l2,目标PAM3信号包括第一PAM3数据、第二PAM3数据,以及第二PAM3数据之后接收到的其他PAM3数据,也即,第二放大器的第一放大信号输入端口与信号发射芯片中PAM3发射器的输出端口连接。
对于预测输出模块330,本申请实施例中,作为一种可选的实施方式,其可以包括数据输出单元331。
数据输出单元331分别与第一比较模块310的比较结果输出端口和第二比较模块320的比较结果输出端口连接,用于从第一比较结果amp_h2和第二比较结果amp_l2中选取出目标控制信号,以根据目标控制信号从第一比较模块310和第二比较模块320中选取出目标比较模块,并获取目标比较模块对接收到的第二PAM3数据和接入的参考电压进行比较,获得的目标比较结果。
如图6所示,若信号接收器300为全速率PAM3信号接收器,则预测输出模块330还可以包括第一反馈控制单元332。
第一反馈控制单元332与数据输出单元331连接,用于根据反馈控制时钟rx_clk,将目标控制信号反馈至数据输出单元331,以供数据输出单元331根据目标控制信号从第一比较模块310和第二比较模块320中选取出目标比较模块,并获取目标比较模块对接收到的第二PAM3数据和接入的参考电压进行比较,获得的目标比较结果。
请结合图8,对于数据输出单元331和第一反馈控制单元332,本申请实施例中,作为一种可选的实施方式,前者可以包括第一数据选择器Mux21,后者可以包括通过上升沿触发的第一触发器D21,其中,第一数据选择器Mux21可以是二选一数据选择器,第一触发器D21可以是D触发器。
第一数据选择器Mux21的第一数据输入端口与第一比较模块310的比较结果输出端口连接,第一数据选择器Mux21的第二数据输入端口与第二比较模块320的比较结果输出端口连接,此处,第一比较模块310具体为第一比较器C21,第二比较模块320具体为第二比较器C22。第一触发器D21的时钟端口接入反馈控制时钟rx_clk,第一触发器D21的数据输入端口与第一数据选择器Mux21的数据输出端口连接,第一触发器D21的数据输出端口与第一数据选择器Mux21的控制端口连接。
以下,将结合图8对本申请实施例提供的信号接收器300(全速率PAM3信号接收器)的工作过程进行描述。
第一比较器C21的比较信号输入端口接入目标PAM3信号,第一比较器C21的第二比较信号输入端口接入第一参考电压vref_h2,在接收到第一PAM3数据之后,第一比较器C21对接收到的第一PAM3数据和第一参考电压vref_h2进行比较,获得第一比较结果amp_h2。同时,第二比较器C22的比较信号输入端口接入目标PAM3信号,第二比较器C22的第二比较信号输入端口接入第二参考电压vref_l2,在接收到第一PAM3数据之后,第二比较器C22对接收到的第一PAM3数据和第二参考电压vref_l2进行比较,获得第二比较结果amp_l2。
由于第一数据选择器Mux21初次启动,因此,初始控制信号可以随意设置,也即,既可以是逻辑电平“0”,也可以是逻辑电平“1”,以初始控制信号为逻辑电平“0”为例,第一数据选择器Mux21从第一比较结果amp_h2和第二比较结果amp_l2中选取出第一比较结果amp_h2,作为目标控制信号。
此后,第一触发器D21根据反馈控制时钟rx_clk,对目标控制信号采样,并反馈至第一数据选择器Mux21,此后,第一数据选择器Mux21根据目标控制信号从第一比较器C21和第二比较器C22中选取出目标比较器,并获取目标比较器对接收到的第二PAM3数据和接入的参考电压进行比较,获得的目标比较结果mux_data,第一触发器D21根据反馈控制时钟rx_clk,对目标比较结果mux_data进行采样,获得目标PAM3信号信息rx_data,同时,目标PAM3信号信息rx_data作为新的目标控制信号,再次反馈到第一数据选择器Mux21的控制端口,进入新的循环。
图8中信号接收器300的波形图如图9所示,显然,图8中信号接收器300能够通过减少目标PAM3信号(此处具体表征第二PAM3数据,以及第二PAM3数据之后接收到的其他PAM3数据)对应的比较结果的占空比抖动,而避免目标PAM3信号的占空比抖动,最终,提高信号接收器300的信号传输速度。
如图7所示,若信号接收器300为半速率PAM3信号接收器,则数据输出单元331可以包括第一数据输出单元3311和第二数据输出单元3312,而目标控制信号则包括第一目标控制信号和第二目标控制信号,对应的,目标比较模块包括第一目标比较模块和第二目标比较模块,目标比较结果包括第一目标比较结果和第二目标比较结果。
第一数据输出单元3311分别与第一比较模块310的比较结果输出端口和第二比较模块320的比较结果输出端口连接,用于从第一比较结果amp_h2和第二比较结果amp_l2中选取出第一目标控制信号,并根据第一目标控制信号从第一比较模块310和第二比较模块320中选取出第一目标比较模块,以使第二数据输出单元3312获取第一目标比较模块对接收到的第二PAM3数据和接入的参考电压进行比较,获得的第一目标比较结果。
第二数据输出单元3312分别与第一比较模块310的比较结果输出端口和第二比较模块320的比较结果输出端口连接,用于从第一比较结果amp_h2和第二比较结果amp_l2中选取出第二目标控制信号,并根据第二目标控制信号从第一比较模块310和第二比较模块320中选取出第二目标比较模块,以使第一数据输出单元3311获取第二目标比较模块对接收到的第二PAM3数据和接入的参考电压进行比较,获得的第二目标比较结果。
同时,预测输出模块330还可以包括第二反馈控制单元333和第三反馈控制单元334。
第二反馈控制单元333与第一数据输出单元3311连接,用于根据反馈控制时钟rx_clk,将第一目标控制信号反馈至第二数据输出单元3312,以供第二数据输出单元3312根据第一目标控制信号从第一比较模块310和第二比较模块320中选取出第一目标比较模块,并获取第一目标比较模块对接收到的第二PAM3数据和接入的参考电压进行比较,获得的第一目标比较结果。
第三反馈控制单元334与第二数据输出单元3312连接,用于根据反馈控制时钟rx_clk,将第二目标控制信号反馈至第一数据输出单元3311,以供第一数据输出单元3311根据第二目标控制信号从第一比较模块310和第二比较模块320中选取出第二目标比较模块,并获取第二目标比较模块对接收到的第二PAM3数据和接入的参考电压进行比较,获得的第二目标比较结果。
请结合图10,对于数据输出单元331和第一反馈控制单元332,本申请实施例中,作为一种可选的实施方式,前者中,第一数据输出单元3311可以包括第二数据选择器Mux22,第二数据输出单元3312可以包括第三数据选择器Mux23,后者中,第二反馈控制单元333可以包括通过上升沿触发的第二触发器D22,第三反馈控制单元334可以包括下降沿触发的第三触发器D23,其中,第二数据选择器Mux22可以是二选一数据选择器,第三数据选择器Mux23同样可以是二选一数据选择器,第二触发器D22可以是D触发器,第三触发器D23同样可以是D触发器。
第二数据选择器Mux22的第一数据输入端口与第一比较模块310的比较结果输出端口连接,第二数据选择器Mux22的第二数据输入端口与第二比较模块320的比较结果输出端口连接,此处,第一比较模块310具体为第一比较器C23,第二比较模块320具体为第二比较器C24。第二触发器D22的时钟端口接入反馈控制时钟rx_clk,第二触发器D22的数据输入端口与第二数据选择器Mux22的数据输出端口连接,第二触发器D22的数据输出端口与第三数据选择器Mux23的控制端口连接。
第三数据选择器Mux23的第一数据输入端口与第一比较模块310的比较结果输出端口连接,第三数据选择器Mux23的第二数据输入端口与第二比较模块320的比较结果输出端口连接,同样,此处,第一比较模块310具体为第一比较器C23,第二比较模块320具体为第二比较器C24。第三触发器D23的时钟端口接入反馈控制时钟rx_clk,第三触发器D23的数据输入端口与第三数据选择器Mux23的数据输出端口连接,第三触发器D23的数据输出端口与第二数据选择器Mux22的控制端口连接。
以下,将结合图10对本申请实施例提供的信号接收器300(半速率PAM3信号接收器)的工作过程进行描述。
第一比较器C23的比较信号输入端口接入目标PAM3信号,第一比较器C23的第二比较信号输入端口接入第一参考电压vref_h2,在接收到第一PAM3数据之后,第一比较器C23对接收到的第一PAM3数据和第一参考电压vref_h2进行比较,获得第一比较结果amp_h2。同时,第二比较器C24的比较信号输入端口接入目标PAM3信号,第二比较器C24的第二比较信号输入端口接入第二参考电压vref_l2,在接收到第一PAM3数据之后,第二比较器C24对接收到的第一PAM3数据和第二参考电压vref_l2进行比较,获得第二比较结果amp_l2。
由于第二数据选择器Mux22初次启动,因此,初始控制信号可以随意设置,也即,既可以是逻辑电平“0”,也可以是逻辑电平“1”,以初始控制信号为逻辑电平“0”为例,第二数据选择器Mux22从第一比较结果amp_h2和第二比较结果amp_l2中选取出第一比较结果amp_h2,作为第一目标控制信号。同样,由于第三数据选择器Mux23初次启动,因此,初始控制信号可以随意设置,也即,既可以是逻辑电平“0”,也可以是逻辑电平“1”,以初始控制信号为逻辑电平“0”为例,第三数据选择器Mux23从第一比较结果amp_h2和第二比较结果amp_l2中选取出第一比较结果amp_h2,作为第二目标控制信号。
此后,第二触发器D22根据反馈控制时钟rx_clk,对第一目标控制信号采样,并反馈至第三数据选择器Mux23,此后,第三数据选择器Mux23根据第一目标控制信号从第一比较器C23和第二比较器C24中选取出第一目标比较器,并获取第一目标比较器对接收到的第二PAM3数据和接入的参考电压进行比较,获得的第一目标比较结果mux_odd,第三触发器D23根据反馈控制时钟rx_clk,对第一目标比较结果mux_odd进行采样,获得第一目标PAM3信号信息rx_data_odd,同时,第一目标PAM3信号信息rx_data_odd作为新的第一目标控制信号,再次反馈到第二数据选择器Mux22的控制端口,进入新的循环。同样,第三触发器D23根据反馈控制时钟rx_clk,对第二目标控制信号采样,并反馈至第二数据选择器Mux22,此后,第二数据选择器Mux22根据第二目标控制信号从第一比较器C23和第二比较器C24中选取出第二目标比较器,并获取第二目标比较器对接收到的第二PAM3数据和接入的参考电压进行比较,获得的第二目标比较结果mux_even,第二触发器D22根据反馈控制时钟rx_clk,对第二目标比较结果mux_even进行采样,获得第二目标PAM3信号信息rx_data_even,同时,第二目标PAM3信号信息rx_data_even作为新的第二目标控制信号,再次反馈到第三数据选择器Mux23的控制端口,进入新的循环。
图10中信号接收器300的波形图如图11所示,显然,图10中信号接收器300能够通过减少目标PAM3信号(此处具体表征第二PAM3数据,以及第二PAM3数据之后接收到的其他PAM3数据)对应的比较结果的占空比抖动,而避免目标PAM3信号的占空比抖动,最终,提高信号接收器300的信号传输速度。
本申请实施例还提供了一种集成电路芯片,包括上述信号接收器300,集成电路芯片能够通过信号接收器300接收目标PAM3信号,而目标PAM3信号为信号发射芯片通过PAM3发射器发射的PAM3信号。
进一步地,本申请实施例还提供了一种信号传输系统,包括信号发射芯片和上述集成电路芯片。
信号发射芯片包括PAM3发射器。
信号发射芯片通过PAM3发射器将目标PAM3信号发送至信号接收器300,以供集成电路芯片通过信号接收器300接收目标PAM3信号。
进一步地,本申请实施例还提供了一种电子设备,包括上述信号传输系统。
综上所述,本申请实施例中,基于通过第一PAM3数据能够提前预测第二PAM3数据的理论依据设计信号接收器300,包括第一比较模块310、第二比较模块320和预测输出模块330。其中,第一比较模块310用于接入第一参考电压vref_h2,以对接收到的第一PAM3数据和第一参考电压vref_h2进行比较,获得第一比较结果amp_h2,第二比较模块320用于接入第二参考电压vref_l2,以对接收到的第一PAM3数据和第二参考电压vref_l2进行比较,获得第二比较结果amp_l2,第二参考电压vref_l2低于第一参考电压vref_h2,而预测输出模块330分别与第一比较模块310和第二比较模块320连接,以通过第一PAM3数据提前预测第二PAM3数据,也即,通过第一比较结果amp_h2和第二比较结果amp_l2提前预测第二PAM3数据,再从第一比较模块310和第二比较模块320中选取出目标比较模块,并获取目标比较模块对接收到的第二PAM3数据和接入的参考电压进行比较,获得的目标比较结果,以表征第二PAM3数据,第二PAM3数据为第一PAM3数据的下一数据。如此,便能够通过减少目标PAM3信号(此处具体表征第二PAM3数据,以及第二PAM3数据之后接收到的其他PAM3数据)对应的比较结果的占空比抖动,而避免目标PAM3信号的占空比抖动,最终,提高信号接收器300的信号传输速度。
本申请实施例提供的集成电路芯片、信号传输系统及电子设备具有与上述信号接收器300相同的有益效果,本申请实施例对此不作赘述。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“连接”、“设置”、“安装”应做广义理解,例如,可以是机械上的固定连接、可拆卸连接或一体地连接,可以是电学上的电连接、通信连接,其中,通信连接又可以是有线通信连接或无线通信连接,此外,可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,对于本领域的技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
以上所述仅为本申请的部分实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (12)
1.一种信号接收器,其特征在于,包括第一比较模块、第二比较模块和预测输出模块;
所述第一比较模块用于接入第一参考电压,以对接收到的第一三电平脉冲幅度调制数据和所述第一参考电压进行比较,获得第一比较结果;
所述第二比较模块用于接入第二参考电压,以对接收到的第一三电平脉冲幅度调制数据和所述第二参考电压进行比较,获得第二比较结果,所述第二参考电压低于所述第一参考电压;
所述预测输出模块分别与所述第一比较模块和所述第二比较模块连接,用于根据所述第一比较结果和所述第二比较结果,从所述第一比较模块和所述第二比较模块中选取出目标比较模块,并获取所述目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的目标比较结果,以表征所述第二三电平脉冲幅度调制数据,所述第二三电平脉冲幅度调制数据为所述第一三电平脉冲幅度调制数据的下一数据;
其中,若所述第一三电平脉冲幅度调制数据为高电平,所述目标比较模块为所述第二比较模块;若所述第一三电平脉冲幅度调制数据为低电平,所述目标比较模块为所述第一比较模块。
2.根据权利要求1所述的信号接收器,其特征在于,所述预测输出模块包括数据输出单元;
所述数据输出单元分别与所述第一比较模块的比较结果输出端口和所述第二比较模块的比较结果输出端口连接,用于从所述第一比较结果和所述第二比较结果中选取出目标控制信号,以根据所述目标控制信号从所述第一比较模块和所述第二比较模块中选取出所述目标比较模块,并获取所述目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的目标比较结果。
3.根据权利要求2所述的信号接收器,其特征在于,所述预测输出模块还包括第一反馈控制单元;
所述第一反馈控制单元与所述数据输出单元连接,用于根据反馈控制时钟,将所述目标控制信号反馈至所述数据输出单元,以供所述数据输出单元根据所述目标控制信号从所述第一比较模块和所述第二比较模块中选取出所述目标比较模块,并获取所述目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的所述目标比较结果。
4.根据权利要求3所述的信号接收器,其特征在于,所述数据输出单元包括第一数据选择器,所述反馈控制单元包括通过上升沿触发的第一触发器;
所述第一数据选择器的第一数据输入端口与所述第一比较模块的比较结果输出端口连接,所述第一数据选择器的第二数据输入端口与所述第二比较模块的比较结果输出端口连接;
所述第一触发器的时钟端口接入所述反馈控制时钟,所述第一触发器的数据输入端口与所述第一数据选择器的数据输出端口连接,所述第一触发器的数据输出端口与所述第一数据选择器的控制端口连接。
5.根据权利要求2所述的信号接收器,其特征在于,所述数据输出单元包括第一数据输出单元和第二数据输出单元,所述目标控制信号包括第一目标控制信号和第二目标控制信号,所述目标比较模块包括第一目标比较模块和第二目标比较模块,所述目标比较结果包括第一目标比较结果和第二目标比较结果;
所述第一数据输出单元分别与所述第一比较模块的比较结果输出端口和所述第二比较模块的比较结果输出端口连接,用于从所述第一比较结果和所述第二比较结果中选取出所述第一目标控制信号,并根据所述第一目标控制信号从所述第一比较模块和所述第二比较模块中选取出所述第一目标比较模块,以使所述第二数据输出单元获取所述第一目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的所述第一目标比较结果;
所述第二数据输出单元分别与所述第一比较模块的比较结果输出端口和所述第二比较模块的比较结果输出端口连接,用于从所述第一比较结果和所述第二比较结果中选取出所述第二目标控制信号,并根据所述第二目标控制信号从所述第一比较模块和所述第二比较模块中选取出所述第二目标比较模块,以使所述第一数据输出单元获取所述第二目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的所述第二目标比较结果。
6.根据权利要求5所述的信号接收器,其特征在于,所述预测输出模块还包括第二反馈控制单元和第三反馈控制单元;
所述第二反馈控制单元与所述第一数据输出单元连接,用于根据反馈控制时钟,将所述第一目标控制信号反馈至所述第二数据输出单元,以供所述第二数据输出单元根据所述第一目标控制信号从所述第一比较模块和所述第二比较模块中选取出所述第一目标比较模块,并获取所述第一目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的所述第一目标比较结果;
所述第三反馈控制单元与所述第二数据输出单元连接,用于根据反馈控制时钟,将所述第二目标控制信号反馈至所述第一数据输出单元,以供所述第一数据输出单元根据所述第二目标控制信号从所述第一比较模块和所述第二比较模块中选取出所述第二目标比较模块,并获取所述第二目标比较模块对接收到的第二三电平脉冲幅度调制数据和接入的参考电压进行比较,获得的所述第二目标比较结果。
7.根据权利要求6所述的信号接收器,其特征在于,所述第一数据输出单元包括第二数据选择器,所述第二数据输出单元包括第三数据选择器,所述第二反馈控制单元包括通过上升沿触发的第二触发器,所述第三反馈控制单元包括下降沿触发的第三触发器;
所述第二数据选择器的第一数据输入端口与所述第一比较模块的比较结果输出端口连接,所述第二数据选择器的第二数据输入端口与所述第二比较模块的比较结果输出端口连接;
所述第二触发器的时钟端口接入所述反馈控制时钟,所述第二触发器的数据输入端口与所述第二数据选择器的数据输出端口连接,所述第二触发器的数据输出端口与所述第三数据选择器的控制端口连接;
所述第三数据选择器的第一数据输入端口与所述第一比较模块的比较结果输出端口连接,所述第三数据选择器的第二数据输入端口与所述第二比较模块的比较结果输出端口连接;
所述第三触发器的时钟端口接入所述反馈控制时钟,所述第三触发器的数据输入端口与所述第三数据选择器的数据输出端口连接,所述第三触发器的数据输出端口与所述第二数据选择器的控制端口连接。
8.根据权利要求1所述的信号接收器,其特征在于,所述第一比较模块包括第一比较器或第一放大器;
若所述第一比较模块包括第一比较器,则所述第一比较器的第一比较信号输入端口接入目标三电平脉冲幅度调制信号,所述第一比较器的第二比较信号输入端口接入所述第一参考电压,所述目标三电平脉冲幅度调制信号包括所述第一三电平脉冲幅度调制数据和所述第二三电平脉冲幅度调制数据;
若所述第一比较模块包括第一放大器,则所述第一放大器的第一放大信号输入端口接入所述目标三电平脉冲幅度调制信号,所述第一放大器的第二放大信号输入端口接入所述第一参考电压,所述目标三电平脉冲幅度调制信号包括所述第一三电平脉冲幅度调制数据和所述第二三电平脉冲幅度调制数据。
9.根据权利要求1所述的信号接收器,其特征在于,所述第二比较模块包括第二比较器或第二放大器;
若所述第二比较模块包括第二比较器,则所述第二比较器的第一比较信号输入端口接入目标三电平脉冲幅度调制信号,所述第二比较器的第二比较信号输入端口接入所述第二参考电压,所述目标三电平脉冲幅度调制信号包括所述第一三电平脉冲幅度调制数据和所述第二三电平脉冲幅度调制数据;
若所述第二比较模块包括第二放大器,则所述第二放大器的第一放大信号输入端口接入所述目标三电平脉冲幅度调制信号,所述第二放大器的第二放大信号输入端口接入所述第二参考电压,所述目标三电平脉冲幅度调制信号包括所述第一三电平脉冲幅度调制数据和所述第二三电平脉冲幅度调制数据。
10.一种集成电路芯片,其特征在于,包括权利要求1~9中任意一项所述的信号接收器。
11.一种信号传输系统,其特征在于,包括信号发射芯片和权利要求10所述的集成电路芯片;
所述信号发射芯片包括三电平脉冲幅度调制发射器;
所述信号发射芯片通过所述三电平脉冲幅度调制发射器将目标三电平脉冲幅度调制信号发送至所述信号接收器,以供所述集成电路芯片通过所述信号接收器接收所述目标三电平脉冲幅度调制信号。
12.一种电子设备,其特征在于,包括权利要求11所述的信号传输系统。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011550986.1A CN112769416B (zh) | 2020-12-24 | 2020-12-24 | 信号接收器、集成电路芯片、信号传输系统及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011550986.1A CN112769416B (zh) | 2020-12-24 | 2020-12-24 | 信号接收器、集成电路芯片、信号传输系统及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112769416A CN112769416A (zh) | 2021-05-07 |
CN112769416B true CN112769416B (zh) | 2023-05-09 |
Family
ID=75694011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011550986.1A Active CN112769416B (zh) | 2020-12-24 | 2020-12-24 | 信号接收器、集成电路芯片、信号传输系统及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112769416B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114338318B (zh) * | 2021-11-18 | 2023-09-19 | 北京大学 | 信号接收解码方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103259512A (zh) * | 2012-01-31 | 2013-08-21 | 阿尔特拉公司 | 多电平幅度信号传输接收器 |
CN109391249A (zh) * | 2017-08-07 | 2019-02-26 | 三星电子株式会社 | 脉冲幅度调制发射器和脉冲幅度调制接收器 |
CN111416600A (zh) * | 2020-03-25 | 2020-07-14 | 哈尔滨工业大学 | 基于电流模整流器结构的自适应阈值pam4解码器 |
CN111919424A (zh) * | 2018-07-02 | 2020-11-10 | 拉姆伯斯公司 | 利用早期高阶符号检测用于判决反馈均衡的方法和电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009231954A (ja) * | 2008-03-19 | 2009-10-08 | Fujitsu Ltd | 多値信号受信器 |
US9246598B2 (en) * | 2014-02-06 | 2016-01-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Efficient pulse amplitude modulation integrated circuit architecture and partition |
EP2924881A1 (en) * | 2014-03-26 | 2015-09-30 | IMEC vzw | Improvements in or relating to signal processing |
US10897382B2 (en) * | 2018-06-27 | 2021-01-19 | Korea University Research And Business Foundation | Pulse amplitude modulation-3 transceiver and operation method thereof |
-
2020
- 2020-12-24 CN CN202011550986.1A patent/CN112769416B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103259512A (zh) * | 2012-01-31 | 2013-08-21 | 阿尔特拉公司 | 多电平幅度信号传输接收器 |
CN109391249A (zh) * | 2017-08-07 | 2019-02-26 | 三星电子株式会社 | 脉冲幅度调制发射器和脉冲幅度调制接收器 |
CN111919424A (zh) * | 2018-07-02 | 2020-11-10 | 拉姆伯斯公司 | 利用早期高阶符号检测用于判决反馈均衡的方法和电路 |
CN111416600A (zh) * | 2020-03-25 | 2020-07-14 | 哈尔滨工业大学 | 基于电流模整流器结构的自适应阈值pam4解码器 |
Non-Patent Citations (3)
Title |
---|
An energy-efficient mobile PAM memory interface for future 3D stacked mobile DRAMs;Majid Jalalifar等;《Fifteenth International Symposium on Quality Electronic Design》;20140407;第675-681页 * |
基于PAM4信号的40Gb/s高速SerDes接收端电路设计;傅玮烽;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20190515(第05期);I136-45 * |
基于双二进制信号的高速串行通信接收电路设计;张美生;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20190515(第05期);I135-172 * |
Also Published As
Publication number | Publication date |
---|---|
CN112769416A (zh) | 2021-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6710726B2 (en) | Serializer-deserializer circuit having increased margins for setup and hold time | |
US20040123167A1 (en) | System and method for interleaving point-of-load regulators | |
JP2008512907A (ja) | 装置およびその制御インターフェース | |
CN112769416B (zh) | 信号接收器、集成电路芯片、信号传输系统及电子设备 | |
US11469670B2 (en) | Methods and apparatus to improve power converter on-time generation | |
JP2014236225A (ja) | 半導体装置及び半導体装置の動作方法 | |
JP2018518068A (ja) | 時間デジタル変換器およびデジタル位相同期ループ | |
US20040250180A1 (en) | Input/output circuit and semiconductor integrated circuit | |
US20050248380A1 (en) | System and method for generating multiple clock signals | |
US8102288B2 (en) | Data transmitting circuit and method | |
US7760119B2 (en) | Waveform generator and test apparatus | |
WO2003042709A1 (fr) | Generateur de synchronisation et appareil d'essai | |
JPH10173719A (ja) | Pam方式通信装置のタイミング制御回路 | |
WO2009098950A1 (en) | Oscillation frequency control circuit, and dc-dc converter and semiconductor device having the same | |
US7751787B2 (en) | Timing generator and methods thereof | |
US20190007056A1 (en) | Frequency divider circuit, demultiplexer circuit, and semiconductor integrated circuit | |
US8514003B2 (en) | Clock signal generation circuit | |
US20030058004A1 (en) | Method and apparatus for direct digital synthesis of frequency signals | |
KR100617957B1 (ko) | 역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로 | |
KR100728906B1 (ko) | 듀티 싸이클 보정장치 | |
US5257301A (en) | Direct digital frequency multiplier | |
US6549157B1 (en) | Digital-to-analog converting device and method used in home networking system with compensation mechanism to reduce clock jitter | |
US8970268B2 (en) | Semiconductor apparatus | |
JP4823276B2 (ja) | 通信装置 | |
CN112838847B (zh) | 信号接收器、集成电路芯片、信号传输系统及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |