CN111919424A

CN111919424A - 利用早期高阶符号检测用于判决反馈均衡的方法和电路

Info

Publication number: CN111919424A
Application number: CN201980020690.8A
Authority: CN
Inventors: M·霍塞因; N·阮; C·W·贝克尔
Original assignee: Rambus Inc
Current assignee: Rambus Inc
Priority date: 2018-07-02
Filing date: 2019-06-14
Publication date: 2020-11-10
Also published as: WO2020009794A1; US11405242B2; US20220407749A1; US11770275B2; EP3818670A1; US20210250207A1; EP3818670A4

Abstract

一种PAM‑4 DFE接收因符号间干扰(ISI)而失真并且表达一系列符号的输入信号，一系列符号各自表示四个脉冲幅度中的一个，以传送每符号两个二进制数据位。高阶电路系统解析每个两位符号的最高有效位(MSB)，而低阶电路系统115解析紧邻最低有效位(LSB)。MSB的紧邻值被用于选择用于解析LSB的ISI偏移的集合。MSB和LSB的先验值的解析值然后被用于选择紧邻符号的ISI偏移。

Description

利用早期高阶符号检测用于判决反馈均衡的方法和电路

背景技术

二进制通信系统仅使用两个符号来表示信息——例如相对较高的电压和相对较低的电压——以交替地表示逻辑1和逻辑0(即，1b或0b，其中“b”代表二进制)。然而，被用于表示数字数据的电平的数目不限于两个。例如，被称为PAM-4(用于4级脉冲幅度调制)的信令类型使用四个单独脉冲幅度(电压)来传送每符号两个二进制数据位(即，00b、01b、10b或11b)。因此，一系列符号可以作为电压信号进行传输，该电压信号以反映此序列的方式在电平之间转变。每个电压电平被保持以表示符号的时间被称作“符号时间”，并且符号可以被传输的速度被称作“符号速率”。接收器通过将在每个符号时间期间的电压与一个或多个参考电压电平进行比较，以将符号区分开，用以从信号中恢复符号的集合。

高性能通信信道遭受使符号降级且因此使这些符号难以解析的许多影响。其中主要是频率相关的信道损耗(色散)和来自阻抗不连续性的反映。这些影响使邻近符号彼此干扰并且通常被统称为符号间干扰(ISI)。例如，邻近的相对高压符号可以扩展以升高邻近的较低压符号的电平；低压符号可能被错误地解释。较低压符号可以同样在邻近的较高压符号中引起误差。

ISI在较高信令速率下变得更加明显，从而最终使信号质量降级，以使得原始传输的符号之间的区别可能会丢失。一些接收器使用一个或多个均衡器来减轻ISI的影响。一种常见类型的均衡器(判决反馈均衡器(DFE))通过将先验符号的值乘以经过校准以解释ISI的“抽头值”，并且将所得的正或负乘积与信号电平或解释信号所依据的参考电平相加，来校正由先验符号施加在紧邻符号上的ISI。因此，来自先验符号的、倾向于升高或降低紧邻符号的电平的ISI由在紧邻符号或评估紧邻符号所依据的参考中的类似变化所偏移。

在高速系统中，可能难以及时解析最近接收到的符号，以计算它们对传入符号的影响并施加必要反馈。在一些DFE中使用符号预判决来减轻该时序约束。利用多个偏移对每个紧邻符号进行采样，一个紧邻符号用于一个或多个待被确定的先验符号的每个可能值，以获得多个暂定样本。然后在解析先验符号时选择正确的暂定样本。

使用预判决来延迟对关于先验符号的最终判决的需要，减少了判决反馈回路的时延并且有助于时序关键路径的时序收敛。遗憾的是，该优点要求增加每个符号所需的样本数目，并因此增加所需的电路面积和功率。二进制信令针对所考虑的每个先验符号需要两个暂定判决。PAM-4信令需要十二个暂定判决，相对于二进制信令，这导致明显更高的功率使用和电路面积并且使时序收敛变得更加困难。

附图说明

在附图中的各图中，通过示例而非限制的方式图示了详细描述，并且在附图中，相同附图标记指代类似元件，并且在附图中：

图1描绘了一种接收器100，该接收器100将因符号间干扰(ISI)而失真并且表达一系列符号的输入信号X数字化，一系列符号分别表示四个脉冲幅度中的一个，以传送每符号两个二进制数据位。

图2(现有技术)示意性地描绘了差分放大器200、电压图210以及眼图215。

图3描绘了集成电路300，该集成电路包含无源均衡器105、DFE 305以及利用由DFE103数字化的数据的某一核心逻辑305。

具体实施方式

图1描绘了接收器100，该接收器100将因符号间干扰(ISI)而失真并且表达一系列符号的输入信号X数字化，一系列符号分别表示四个脉冲幅度(电压)中的一个，以传送每符号两个二进制数据位。接收器100包括无源均衡器105和DFE 103，如下文结合图3所详述的，该DFE可以被划分成N+1个DFE切片。出于简洁起见，以下讨论限制于一个切片。

无源均衡器105将均衡后的输入信号Xeq传送到高阶电路系统110和低阶电路系统115。在此PAM-4实施例中，高阶电路系统110解析每个两位符号的最高有效位(MSB)，而低阶电路系统115解析最低有效位(LSB)。所评估的紧邻符号的MSB和LSB被标识为MSBi和LSBi。一对单位延迟元件120和125提供了先验符号MSBp和LSBp的MSB和LSB。

高阶电路系统110支持两条类似信号路径，一条类似信号路径用于先验符号的最高有效位MSBp的两个可能值中的每一个。通过电路系统110的每条信号路径包括模拟加法器130、放大器133以及馈送复用器140的一个输入的采样器135。高阶电路系统110实际上是DFE，该DFE使用两个相等且相反的偏移+h1和-h1来对传入符号进行采样，以在复用器140的替代输入上产生两个暂定样本。对值+h1(-h1)进行了校准，以使由为0(1)的MSB针对先验符号施加的ISI偏移。在该实施例中，每个模拟加法器130是例如电流数模转换器(DAC)，该电流数模转换器在将所得偏移信号馈送到对应放大器133之前，将偏移电流注入信号路径中以补偿前导(pre-cursor)ISI。对应采样器135利用所施加的偏移对信号Xeq的均衡后的版本进行采样，以获得紧邻MSB的暂定值。例如，在最高信号路径中，加法器130和放大器133将均衡后的输入信号Xeq升高+h1，以补偿由来自具有低MSB值的先验符号的ISI引起的输入信号Xeq的减少。最低信号路径将均衡后的信号Xeq降低相同的量，以补偿由具有高MSB值的先验符号引起的增加。复用器140然后响应于被解析为MSBp的先验符号而在这些暂定样本MSBt0与MSBt1之间进行选择。

低阶电路系统115提取均衡后的信号Xeq的每个传入符号的低阶位。低阶电路系统115将传入符号Xeq偏移八个电平。第一复用器145采用来自高阶电路系统110的紧邻最高有效位MSBi，来从两个加法器130中的一个加法器中选择放大后的输出，这两个加法器将均衡后的输入信号偏移了正负Vcom，其中Vcom是归因于最高有效位的紧邻电平的公共模式电压偏移。由复用器145选择的偏移紧邻符号Xeq±Vcom进一步被偏移了四个电平Vp[4:1]，一个电平用于由先验符号表达的四个可能值中的每一个。这四个偏移信号由对应采样器135相对于例如零进行采样。第二复用器150采用先验最高有效位MSBp和先验最低有效位LSBp从所选择的采样器中选择紧邻最低有效位LSBi。延迟元件125将来自复用器150的输出延迟一个符号时间，以输出先验最低有效位LSBp。如在高阶电路系统110中，每个模拟加法器130可以是例如电流DAC，该电路DAC将偏移电流注入信号路径中，以升高或降低信号电压，以补偿先兆ISI。针对复用器145的最低放大器133使传入Vcom-偏移信号的感测反相，功能示意性地图示为反相元件140。将输入信号中的一个输入信号反相到复用器145，从而将与LSB相关联的符号眼的形状对准以增加整体眼开度。下文结合图2的眼图215进一步讨论了这种方法的益处。

图2(现有技术)示意性地描绘了可以被用作图1的放大器133的差分放大器200。放大器200放大差分输入节点Vin-与Vin+之间的差异，以跨输出节点Vout+和Vout-差分地呈现输出。采样器135基于在时钟信号Clk的边缘上的输出信号Vout+和Vout-的相对电平，来产生表示为二进制1或0的输出判决Dout。可以对输入节点中的任一者或两者施加图1中所图示类型的偏移。例如，对输入节点Vin-施加正偏移就如同施加相同幅度的负偏移一般。

包括图210以说明如被施加到放大器200且因此更一般地被施加到DFE 100的非线性问题。如果输出是电路输入的线性函数，那么电路被称作“线性”。针对由放大器200采用的类型的电压放大器，线性是指增益不随输入电压而改变。遗憾的是，尤其是对于高速电路，难以获得线性增益。因此，不同输入电压经受不同程度的放大，且因此，输出信号失真。在图210的示例中，增益在输入电压范围的中间是相对线性的，而朝向高区和低区则变得不太线性。例如，在900mV系统中，线性输出范围可能峰对峰地被限于约450mV。

用于说明性PAM-4信号的说明性眼图215将在+1与-1之间经归一化的传入符号的电压与眼220、225和230相关，该眼220、225和230将对应于二进制值11b、10b、01b和00b的信号电平分离。在一个实施例中，电压范围由900mV电源限制。相对较高和相对较低的眼220和225比中央眼230更小(更闭合)。图1的DFE 103通过将输入信号在信号路径中移向各种放大器133的线性范围，来补偿这种非线性。

眼220和225中的每一个倾向于作为另一个的水平不对称镜像。参考图1，使Vcom移位的信号中的一个信号反相到复用器145，从而将眼220和225的形状对准，以增加LSB的整体眼开度，且因此提供信令性能。信号反相可以通过例如将输入节点Vin-和Vin+的感测反转到放大器200来实现。

下表1图示了在评估LSB时，被施加到图1的DFE 103的低阶电路系统115的信号路径的偏移。假定每个采样器135相对于零对其相应差分输入进行采样。

表1

参考图1，复用器145基于如由高阶电路系统110检测到的MSBi的紧邻值，来传递偏移了正Vcom或负Vcom的输入信号Xeq。复用器150然后基于表示先验符号的值MSBp和LSBp选择四个采样器135中的一个。参考表1的第一行，例如，如果紧邻MSBi为1b——不论LSBi的值如何——且先验MSBp/LSBp为11b，那么复用器145传送减小了Vcom的输入信号，并且复用器150选择来自采样器135的输出，该采样器对进一步偏移了电平Vp1的输入信号进行采样，这进一步通过先验MSB的影响(hMSB)和先验LSB的影响(hLSB)来减小输入信号。所施加的偏移将其相应信号置于放大器133的线性区内或附近，且因此改善了DFE 103的线性。

图3描绘了集成电路300，该集成电路包含图1的无源均衡器105、DFE 305以及利用由DFE 305数字化的数据的某一核心逻辑310。DFE 305被划分成N+1个DFE切片305[N:0]。每个DFE切片可以以图1的DFE 103的方式起作用，并且相对于邻近切片利用输入信号X的一个符号时间的时序偏移，以输入信号X的符号速率的1/(N+1)倍的符号速率运行。因此，DFE切片305[N:0]并行地处理输入信号X，以放松对DFE 305的时序约束。在该示例中，DFE切片的数目是例如三十个(N＝31)。

ISI影响输入信号X中的时间上相邻的符号，因此每个DFE切片与负责解析紧接在前的符号的切片共享其输出。因此，DFE切片305[0]的紧邻符号值MSBi[0]/LSBi[0]是DFE切片305[1]的先验符号值MSBp[1]/LSBp[1]。因此，在多切片实施例中，可以省略图1的单位延迟元件120和125。核心逻辑300可以是利用由信号MSBi[N:0]/LSBi[N:0]表示的输入信号X的数字化版本的任何电路系统。

在前述描述和附图中，阐述了特定术语和附图符号以提供对本发明的透彻理解。在一些情况下，术语和符号可以暗示实践本发明不需要的特定细节。例如，可以将电路元件或电路块之间的互连示出或描述为多导体或单导体信号线。备选地，多导体信号线中的每一个可以是单导体信号线，并且备选地，单导体信号线中的每一个可以是多导体信号线。被示出或描述为单端的信号和信令路径也可以是差分的，反之亦然。类似地，在备选实施例中，被描述或描绘为具有高态有效或低态有效的逻辑电平的信号可以具有相反的逻辑电平。

用于设计集成电路或集成电路的一部分(包括本文中所描述的电路中的一者或多者)的过程的输出可以是计算机可读介质。计算机可读介质可以用数据结构或描述电路系统的其他信息进行编码，可以将该电路系统物理地实例化为集成电路或集成电路的一部分。各种格式可以用于这种编码。集成电路设计领域的技术人员可以从上文详述的类型的示意图和对应描述中开发这种数据结构，并将数据结构编码于计算机可读介质上。集成电路制造领域的技术人员可以使用这种编码数据来制造包括本文中所描述电路中的一个或多个的集成电路。

虽然已经结合特定实施例描述了主题，但也可以设想其他实施例。例如，可以将一些或所有推测性反馈的偏移施加到测量数据携载信号所依据的参考或施加到数据携载信号及其对应参考两者。例如，本文中详述的类型的DFE可以适用于超过四个电平的多PAM信号恢复。因此，所附权利要求的精神和范围不应限于前述描述。只有明确叙述“用于……的手段”或“用于……的步骤”的那些权利要求应该以根据35U.S.C.§112的第六款要求的方式进行解释。

Claims

1.一种判决反馈均衡器(DFE)，包括：

输入节点，用于接收表达一系列符号的输入信号，每个所述符号表示具有高阶位和低阶位的符号值，所述一系列符号包括表示紧邻符号值的紧邻符号和表示先验符号值的先验符号；

高阶电路系统，耦合至所述输入节点以接收所述一系列符号，所述高阶电路系统具有：

高阶采样器，用于对具有高阶偏移的所述紧邻符号进行采样，以获取所述紧邻符号的推测性高阶样本；以及

高阶复用器，耦合至所述高阶采样器，以基于所述先验符号值的所述高阶位，来从所述紧邻符号的所述推测性高阶样本之中选择所述紧邻符号值的所述高阶位；以及

低阶电路系统，耦合至所述输入节点以接收所述一系列符号，所述低阶电路系统用于基于所述紧邻符号值的所述高阶位和所述先验符号值，来选择所述紧邻符号值的所述低阶位。

2.根据权利要求1所述的DFE，所述低阶电路系统用于基于所述紧邻符号值的所述高阶位、所述先验符号值的所述高阶位以及所述先验符号值的所述低阶位，来选择所述紧邻符号值的所述低阶位。

3.根据权利要求1所述的DFE，低阶电路包括：

第一低阶复用器，用于响应于所述紧邻符号的所述高阶位，而在交替偏移的紧邻符号电平之间进行选择。

4.根据权利要求3所述的DFE，所述低阶电路还包括：

低阶采样器，用于以低阶偏移对所选择的交替偏移的紧邻符号电平进行采样，以获取所述紧邻符号的推测性低阶样本。

5.根据权利要求4所述的DFE，所述低阶电路还包括：

第二低阶复用器，用于响应于所述先验符号值而在所述推测性低阶样本之间进行选择。

6.根据权利要求1所述的DFE，其中所述高阶位是最高有效位。

7.根据权利要求1所述的DFE，其中所述低阶位是最低有效位。

8.根据权利要求1所述的DFE，其中所述低阶电路系统和所述高阶电路系统属于第一DFE切片，所述DFE还包括附加DFE切片，所述附加DFE切片耦合至所述输入节点以接收所述一系列符号。

9.根据权利要求8所述的DFE，其中所述先验符号值来自所述附加DFE切片。

10.一种用于解析表达一系列符号的输入信号的方法，所述一系列符号中的每个符号在整个符号时间上进行表达，并且表示具有高阶位和低阶位的符号值，所述一系列符号包括表示紧邻符号值的紧邻符号和表示先验符号值的先验符号，所述方法包括：

解析所述紧邻符号的所述高阶位；

对所述紧邻符号施加偏移以产生偏移紧邻符号；以及

响应于所述紧邻符号的所述高阶位，选择所述偏移紧邻符号中的一个所述偏移紧邻符号：所选择的偏移紧邻符号。

11.根据权利要求10所述的方法，所述方法还包括：

对所选择的偏移紧邻符号施加第二偏移以产生第二偏移紧邻符号；以及

响应于所述先验符号值的所述高阶位和所述先验符号值的所述低阶位中的至少一个，选择所述第二偏移紧邻符号中的一个所述第二偏移紧邻符号。

12.根据权利要求10所述的方法，其中对所述紧邻符号施加所述偏移，对以下各项中的至少一个施加所述偏移：所述输入信号和与所述输入信号进行比较的参考。

13.根据权利要求10所述的方法，其中解析所述紧邻符号的所述高阶位包括：

对所述紧邻符号施加第二偏移以产生第二偏移紧邻符号；

对所述第二偏移紧邻符号进行采样；以及

响应于所述先验符号值的所述高阶位，选择所述第二偏移紧邻符号中的一个所述第二偏移紧邻符号作为所述紧邻符号的所述高阶位。

14.根据权利要求10所述的方法，其中所述高阶位是最高有效位。

15.根据权利要求10所述的方法，其中所述紧邻符号与所述一系列符号中的所述先验符号相邻。

16.根据权利要求10所述的方法，其中施加所述偏移包括：将电流注入所述系列符号的信号路径中。

17.根据权利要求10所述的方法，其中所述输入信号以符号速率表达所述系列符号，所述方法还包括：以小于所述符号速率的切片速率对所述偏移紧邻符号中的所选择的偏移紧邻符号进行采样。

18.一种接收器，包括：

输入节点，用于接收表达一系列符号的输入信号，所述一系列符号中的每个符号表示具有高阶位和低阶位的符号值，所述一系列符号包括表示紧邻符号值的紧邻符号和表示先验符号值的先验符号；以及

19.根据权利要求18所述的接收器，其中所述低阶电路系统基于所述先验符号值的所述高阶位来选择所述紧邻符号值的所述低阶位。

20.根据权利要求19所述的接收器，其中所述低阶电路系统基于所述先验符号值的所述低阶位来选择所述紧邻符号值的所述低阶位。