CN116760668A - 一种面向112Gb/s PAM4接收机的自适应均衡设计方案 - Google Patents

一种面向112Gb/s PAM4接收机的自适应均衡设计方案 Download PDF

Info

Publication number
CN116760668A
CN116760668A CN202310010138.9A CN202310010138A CN116760668A CN 116760668 A CN116760668 A CN 116760668A CN 202310010138 A CN202310010138 A CN 202310010138A CN 116760668 A CN116760668 A CN 116760668A
Authority
CN
China
Prior art keywords
sampler
aux
auxiliary
data
samplers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310010138.9A
Other languages
English (en)
Inventor
李振松
刘雪娜
缪旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Information Science and Technology University
Original Assignee
Beijing Information Science and Technology University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Information Science and Technology University filed Critical Beijing Information Science and Technology University
Priority to CN202310010138.9A priority Critical patent/CN116760668A/zh
Publication of CN116760668A publication Critical patent/CN116760668A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878Line equalisers; line build-out devices
    • H04L25/03885Line equalisers; line build-out devices adaptive
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902Pulse width modulation; Pulse position modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明设计一种适用于超短距离(Very Short Reach,VSR)信道、面向112Gb/s四电平脉冲幅度调制(Pulse Amplitude Modulation 4,PAM4)接收机的自适应均衡设计方案。本方案中,接收机前端利用三个连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)对信号分别在高频、中频和低频进行补偿;可变增益放大器(Variable Gain Amplifier,VGA)和饱和放大器(Saturation Amplifier,SatAmp)则用于对信号幅值的缩放。除了三个数据采样器外,引入四个辅助采样器用于进一步改善阈值自适应算法性能。同时,采用符号最小均方算法利用接收端数据采样器和辅助采样器之间的偏移推动辅助参考电压收敛到信号星座电平,从而确保PAM4接收信号的眼图在垂直方向上三个眼睛具有相等的间隔和恒定的信噪比(Signal‑Noise ratio,SNR)。采用本方案的112Gb/s PAM4接收机能够在损耗为15dB的信道上实现小于10‑12的误码率,并且具有良好的眼图性能,其最差眼高为75mv,眼宽为0.34UI(Unit Interval)。

Description

一种面向112Gb/s PAM4接收机的自适应均衡设计方案
技术领域
本发明属于面向高频/高速应用的四电平脉冲幅度调制(PAM4)接收机技术领域,涉及高速接收机的均衡技术和自适应技术,具体涉及一种适用于112Gb/s PAM4接收机的自适应均衡设计方法以及相应的均衡器结构设置。
背景技术
随着需要高数据吞吐量的机器学习和人工智能等技术的出现,数据网络中心数据处理需求呈指数增长。数据中心和高性能计算系统不断增长的带宽需求需要更高的每通道I/O数据速率,这推动了利用四电平脉冲幅度调制(Pulse Amplitude Modulation 4,PAM4)的电气接口标准的发展。所谓PAM4调制就是采用一定的规则将二进制中的逻辑信号“0”和“1”转换为逻辑信号“0”,“1”,“2”和“3”,用四个不同的电平来进行信号传输,即用逻辑信号“0”来代表逻辑信号“00”,“1”代表“01”,“2”代表“10”,“3”代表“11”。由于PAM4信号的每个符号周期包含了两比特信息,因此与NRZ码相比,要达到相同的传输能力,PAM4信号的符号速率只需要达到NRZ信号的一半即可,因此传输信号所占用的带宽也可以减少为原来的一半。
具有更高的频谱效率的PAM4信号对于有严重带宽限制信道的高速链路是一种有吸引力的解决方案。然而,PAM4调制技术的使用也给接收机的设计带来了很大的挑战。在接收端,PAM4接收机在发射摆幅的限制下对噪声和残余码间干扰(Inter SymbolInterference,ISI)更加敏感,为了最小化残余ISI则需要更多抽头的发送端前馈均衡器(Feedforward equalizer,FFE)和接收端判决反馈均衡(Decision FeedbackEqualization,DFE)。虽然基于模数转换(Analog to Digital Conversion,ADC)的解决方案在均衡抽头数量方面提供了更高的灵活性,但基于ADC的解决方案带来的功耗和时钟与数据恢复(Clock and Data Recovery,CDR)环路的延迟限制了该方案的应用价值。
而且,由于DFE反馈时序路径具有挑战性。在全速率直接反馈DFE实现中,通过反馈有限脉冲响应滤波器逻辑的符号判决和延迟必须在一个符号或单位间隔时间内完成。这通常很难在高数据速率下实现,因为逻辑延迟在延迟元件之间分布非常不均匀,因此关键反馈时序路径明显长于迭代边界。目前来说,DFE循环展开技术涉及在实际反馈决策之前预先计算所有可能的均衡值,然后对这些预先计算出的可能的均衡值进行切片以获得输入符号的所有可能决策。这种减少关键路径延迟的方式增加了设计的复杂度,而在PAM4系统中尤其严重。
发明内容
本发明针对上述现有技术存在的问题做出改进,提出了适用于112Gb/s PAM4接收机的自适应均衡设计方案。该方案在尽可能降低DFE设计复杂度的情况下将半速率和半交错直接反馈相结合以优化反馈时序路径。同时,为了降低发送端和接收端中的ISI和非线性的影响,对PAM4信号的四个级别的每一级都添加一个辅助采样器来提高眼图阈值放置的准确性,辅助采样信息和数据采样信息在自适应算法的作用下进行均衡和阈值电压自适应以确保采样阈值电压始终保持均匀的电压间隔。
本发明采用的技术方案如下:
(1)一种适用于112Gb/s PAM4接收机的四抽头半速率半交错直接反馈DFE。
该DFE架构将半速率和直接反馈相结合,如图1所示,半速率DFE结构的反馈环路分为奇偶两路数据路径,奇偶通道上两个相反的时钟信号将输入信号变为两路半速率输出信号。在此4抽头DFE中,奇偶两路各有4个反馈路径。对于图1所显示的奇数路径,其中tap1路径信号在经过采样器后的半速率输出信号作为反馈信号送到另一路的加法器中;tap3路径信号在经过采样输出后又经过延时单元然后再反馈到偶数路径的加法器中。tap2和tap4分别与tap1和tap3经历相同的采样和延时过程,但是这两个反馈信号将直接被送到奇数路径的加法器中。
(2)四抽头半速率半交错直接反馈DFE采样器设计
该DFE采样器设计如图2所示,在每个采样单位间隔(Unit Interval,UI),三个数据采样器(DH、DZ和DL)被用来检测PAM4信号,其中,中间的采样器阈值设置为0,顶部和底部采样器的阈值设置为阈值自适应电路接收到的均衡信号幅度的±2/3。而四个辅助采样器(AHP、ALP、AHN和ALN)则被用来为数据采样器阈值电压和抽头自适应提供参考信息。在半速率DFE架构中,奇偶两条数据路径中总共有4个1/2速率相位时钟用于数据、辅助和边缘检测,其中辅助采样器和主要的三个数据采样器由相同的数据时钟驱动,每条路径中的边缘采样器单独使用一个相位时钟。
(3)一种适用于112Gb/s PAM4接收机的阈值自适应方案。
当四个辅助采样器的参考电压收敛到信号星座值时,辅助采样器将平均返回相同数量的逻辑高电平和低电平,相邻信号星座电压间估计的电平平均值则被导出为数据采样器阈值。如果辅助参考电压与信号星座值显著不同,则采样器输出的平均值将会出现偏差,此时符号最小均方算法将使用这种相关偏移来推动辅助参考电压收敛到信号星座电压。
信号星座电平的四个电压分别记为V1、V1/3、V-1/3和V-1,分别代表10、11、01、00,其中V1=-V-1=3V1/3=-3V-1/3,而理想的三个数据阈值电压为V2/3、D0和D-2/3。相邻电平之间的差值相等,因此最终的D2/3和D-2/3应分别为V1/3和V-1/3的两倍。根据辅助采样器和数据采样器的命名规则,四个辅助采样器(AHP、ALP、AHN和ALN)采样得到的电压分别记为AUX1、AUX1/3、AUX-1/3和AUX-1,辅助采样器相邻采样电压平均值分别记为Vt、0和-Vt
在自适应过程中,辅助采样器根据采样得到的参考电压逐渐收敛到信号星座电平,当辅助采样器AHP采样电压AUX1>D2/3时解码接收到的数据被视为+1,灰度映射为10;当辅助采样器ALP采样电压0<AUX1/3<D2/3时解码接收到的数据被视为+1/3,灰度映射为11;当辅助采样器AHN采样电压D-2/3<AUX-1/3<0时解码接收到的数据被视为-1/3,灰度映射为01;当辅助采样器ALN采样电压AUX-1<D-2/3时解码接收到的数据被视为-1,灰度映射为00。此时,如果辅助采样器相邻电平平均值与理想的三个数据阈值电压相近且返回的逻辑0和1比例接近1∶1,则此时认定采样器是在正确的位置进行采样。
如图3中外侧±Vt虚线所示,如果辅助采样器相邻电平平均值Vt>D2/3和-Vt<D-2/3,则可得出辅助采样器AHP和ALN采样结果偏大或者是ALP和AHN采样结果偏大这两种情况。进一步分析可知,如果测得返回的0和1的比例仍为1∶1则为图4 AUX1(10)所示是AHP和ALN采样结果偏大导致辅助采样器相邻电平平均值偏大,此时将减小|AUX1|和|AUX-1|的值;如果测得0和1的比例不相等且0占比在75%左右则为图5 AUX1/3(11→10)所示状态,则为ALP和AHP采样结果偏大导致辅助采样器相邻电平平均值偏大,此时将减小|AUX1/3|和|AUX-1/3|的值。相反,如果辅助采样器相邻电平值Vt<D2/3和-Vt>D-2/3如图3内侧±Vt虚线所示,则可得出图4 AUX1(10→11)所示辅助采样器AHP和ALN采样结果偏小或者是图5 AUX1/3(11)所示ALP和AHN采样结果偏小这两种情况。如果此时返回的0和1比例不等且1的占比在75%左右则符合图4 AUX1(10→11)所示状态,此时将增大|AUX1|和|AUX-1|的值;如果此时0和1的比例仍为1∶1则符合图5 AUX1/3(11)所示状态,此时将增大|AUX1/3|和|AUX-1/3|的值。
阈值自适应算法工作流程图如图6所示。在自适应模块中,首先对来自辅助采样器中的辅助参考电压进行电压判定以至于获得相应的解码数据。解码后的电压经过灰度映射为一定数量的逻辑0和逻辑1。当0和1的比例满足1∶1时将会进入相邻电压平均值的判定阶段,否则将会根据0和1不同的占比情况来调节相应的参考电压。
附图说明
图1是四抽头半速率半交错直接反馈DFE架构。
图2是PAM4数据采样器、辅助采样器和边缘采样器名称及采样器时钟相位。
图3是辅助采样器相邻电平平均值的两种状态。
图4是AHP和ALN采样结果的两种情况。
图5是ALP和AHN采样结果的两种情况。
图6是阈值自适应算法工作流程图。
图7是收发机总体框图。
具体实施方式
下面结合附图和具体实例,对本发明作进一步详细描述。
本发明的核心步骤为适用于112Gb/s PAM4接收机的自适应均衡设计方案,即在四抽头半速率半交错反馈DFE均衡器中实现阈值自适应操作以克服高速PAM4接收机中非线性和码间干扰对信号传输的影响,提高传输系统的可靠性。
本发明的一个具体实例:首先根据图7对发射机和接收机进行模型的搭建从而形成一个完整的高速收发机系统,然后对经过有损信道的PAM4信号进行均衡从而得到均衡前后的对比结果以及阈值自适应过程的电压收敛情况。具体部分为:发射机和接收机的模型搭建。如上所述,发射机的搭建不是本发明必须有的部分,而是为了能够更好的展示本发明在收发机系统中的整体均衡效果。
1)发射机和接收机的模型搭建
通过MATLAB中的可视化仿真工具Simulink对图7所示的收发机整体模型进行搭建,在发射端PAM4码型发生器产生PRBS13信号,随后经过3抽头FFE和可变增益放大器(Variable Gain Amplifier,VGA),而经过发射机均衡后的信号随后通过有损的信道。接收机中具有三级连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)、VGA和饱和放大器(Saturation Amplifier,SatAmp)的模拟前端对信号进行补偿和放大。4抽头DFE则在自适应模块的作用下对经过模拟前端部分均衡后的信号执行进一步的均衡操作。其中,三级CTLE的作用及具体增益如下:第一级CTLE主要用来提升高频信号,以补偿奈奎斯特频率附近的信号损失,其直流增益为-20dB、峰值增益高达为17dB;第二级CTLE旨在补偿中频损耗以达到消除ISI长尾的目的。其直流增益为-6dB,峰值增益为0dB,峰值频率恒定在10GHz;第三级CTLE具有恒定的直流增益(0dB)。收发机模型搭建完毕即可对整个收发机系统进行参数设定,该实例中发射机信号频率为28GHz即数据速率为112Gb/s,3抽头FFE的抽头系数分别为-0.1,0.9和0,信道损耗设定为15dB。最后,对参数设定好的收发机整体模型进行仿真,即可得到均衡前后的信号和采样器阈值自适应收敛视图。
以上实施例仅用以说明本发明的技术方案而非对其进行限制,本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明的精神和范围,本发明的保护范围应以权利要求书所述为准。

Claims (9)

1.一种适用于112Gb/s PAM4接收机的四抽头半速率半交错直接反馈DFE,其特征在于,在此4抽头DFE中,奇偶两路各有4个反馈路径。对于所显示的奇数路径,其中tap1路径信号在经过采样器后的半速率输出信号作为反馈信号送到另一路的加法器中;tap3路径信号在经过采样输出后又经过延时单元然后再反馈到偶数路径的加法器中。tap2和tap4分别与tap1和tap3经历相同的采样和延时过程,但是这两个反馈信号将直接被送到奇数路径的加法器中。
2.四抽头半速率半交错直接反馈DFE采样器设计,其特征在于,在每个采样单位间隔(Unit Interval,UI),三个数据采样器(DH、DZ和DL)被用来检测PAM4信号;四个辅助采样器(AHP、ALP、AHN和ALN)则被用来为数据采样器阈值电压和抽头自适应提供参考信息。
3.如权利要求2所述的方法,其特征在于,在半速率DFE架构中,奇偶两条数据路径中总共有4个1/2速率相位时钟用于数据、辅助和边缘检测,其中辅助采样器和主要的三个数据采样器由相同的数据时钟驱动,每条路径中的边缘采样器单独使用一个相位时钟。
4.一种适用于112Gb/s PAM4接收机的阈值自适应方案。其特征在于,包括以下步骤:
1)对来自辅助采样器中的辅助参考电压进行电压判定以至于获得相应的解码数据。
2)当0和1的比例满足1∶1时将会进入相邻电压平均值的判定阶段,否则将会根据0和1不同的占比情况来调节相应的参考电压。
5.如权利要求4所述的方法,其特征在于,当四个辅助采样器的参考电压收敛到信号星座值时,辅助采样器将平均返回相同数量的逻辑高电平和低电平,相邻信号星座电压间估计的电平平均值则被导出为数据采样器阈值。
6.如权利要求5所述的方法,其特征在于,信号星座电平的四个电压分别记为V1、V1/3、V-1/3和V-1,分别代表10、11、01、00,其中V1=-V-1=3V1/3=-3V-1/3,而理想的三个数据阈值电压为D2/3、D0和D-2/3。四个辅助采样器(AHP、ALP、AHN和ALN)采样得到的电压分别记为AUX1、AUX1/3、AUX-1/3和AUX-1,辅助采样器相邻采样电压平均值分别记为Vt、0和-Vt
7.如权利要求6所述的方法,其特征在于,在自适应过程中,辅助采样器根据采样得到的参考电压逐渐收敛到信号星座电平,当辅助采样器AHP采样电压AUX1>D2/3时解码接收到的数据被视为+1,灰度映射为10;当辅助采样器ALP采样电压0<AUX1/3<D2/3时解码接收到的数据被视为+1/3,灰度映射为11;当辅助采样器AHN采样电压D-2/3<AUX-1/3<0时解码接收到的数据被视为-1/3,灰度映射为01;当辅助采样器ALN采样电压AUX-1<D-2/3时解码接收到的数据被视为-1,灰度映射为00。此时,如果辅助采样器相邻电平平均值与理想的三个数据阈值电压相近且返回的逻辑0和1比例接近1∶1,则此时认定采样器是在正确的位置进行采样。
8.如权利要求7所述的方法,其特征在于,如果辅助采样器相邻电平平均值Vt>D2/3和-Vt<D-2/3,则可得出辅助采样器AHP和ALN采样结果偏大或者是ALP和AHN采样结果偏大这两种情况。如果测得返回的0和1的比例仍为1∶1则为AHP和ALN采样结果偏大导致辅助采样器相邻电平平均值偏大,此时将减小|AUX1|和|AUX-1|的值;如果测得0和1的比例不相等且0占比在75%左右则为ALP和AHP采样结果偏大导致辅助采样器相邻电平平均值偏大,此时将减小|AUX1/3|和|AUX-1/3|的值。相反,如果辅助采样器相邻电平值Vt<D2/3和-Vt>D-2/3则可得出辅助采样器AHP和ALN采样结果偏小或者ALP和AHN采样结果偏小这两种情况。如果此时返回的0和1比例不等且1的占比在75%左右此时将增大|AUX1|和|AUX-1|的值;如果此时0和1的比例仍为1∶1则将增大|AUX1/3|和|AUX-1/3|的值。
9.一种面向112Gb/s PAM4接收机的自适应均衡设计方案。其特征在于,包括权利1所述的四抽头半速率半交错直接反馈DFE,权利2所述的四抽头半速率半交错直接反馈DFE采样器设计,以及权利4所述的一种适用于112Gb/s PAM4接收机的阈值自适应方案。
CN202310010138.9A 2023-01-04 2023-01-04 一种面向112Gb/s PAM4接收机的自适应均衡设计方案 Pending CN116760668A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310010138.9A CN116760668A (zh) 2023-01-04 2023-01-04 一种面向112Gb/s PAM4接收机的自适应均衡设计方案

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310010138.9A CN116760668A (zh) 2023-01-04 2023-01-04 一种面向112Gb/s PAM4接收机的自适应均衡设计方案

Publications (1)

Publication Number Publication Date
CN116760668A true CN116760668A (zh) 2023-09-15

Family

ID=87959597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310010138.9A Pending CN116760668A (zh) 2023-01-04 2023-01-04 一种面向112Gb/s PAM4接收机的自适应均衡设计方案

Country Status (1)

Country Link
CN (1) CN116760668A (zh)

Similar Documents

Publication Publication Date Title
US11652673B2 (en) Decision feedback equalization embedded in slicer
US8837626B2 (en) Conditional adaptation of linear filters in a system having nonlinearity
US10038575B1 (en) Decision feedback equalizer with post-cursor non-linearity correction
US7616686B2 (en) Method and apparatus for generating one or more clock signals for a decision-feedback equalizer using DFE detected data
US8446942B2 (en) Waveform equalization circuit and waveform equalization method
US8027409B2 (en) Noise prediction-based signal detection and cross-talk mitigation
EP1151589B1 (en) Modem with a reduced state maximum likelihood sequence estimator
Yamaguchi et al. 12Gb/s duobinary signaling with/spl times/2 oversampled edge equalization
US9935800B1 (en) Reduced complexity precomputation for decision feedback equalizer
US8831142B2 (en) Adaptive cancellation of voltage offset in a communication system
US7668264B2 (en) Apparatus and method of decision feedback equalization in terrestrial digital broadcasting receiver
US7177352B1 (en) Pre-cursor inter-symbol interference cancellation
US7522663B2 (en) Burst error limiting feedback equalizer system and method for multidimensional modulation systems
US20130156087A1 (en) A decision feedback equalization scheme with minimum correction delay
US7606301B2 (en) Method and apparatus for adaptively establishing a sampling phase for decision-feedback equalization
KR20010014993A (ko) 계산 복잡도를 감소시키고 축소 상태 시퀀스 추정 기술의임계 경로를 릴랙싱하는 방법 및 장치
CN112187683B (zh) 用于高速串行链路的并行混合信号均衡的设备及方法
US10447509B1 (en) Precompensator-based quantization for clock recovery
US9300498B2 (en) Decision-feedback analyzer and methods for operating the same
CN111919424A (zh) 利用早期高阶符号检测用于判决反馈均衡的方法和电路
US11005567B2 (en) Efficient multi-mode DFE
CN107836100A (zh) 用于使用稀疏不连续的时域导频的低复杂度isi估计的方法和装置
CN116760668A (zh) 一种面向112Gb/s PAM4接收机的自适应均衡设计方案
Xu et al. A Low BER Adaptive Sequence Detection Method for High-Speed NRZ Data Transmission
KR102449951B1 (ko) 통계적 학습을 통한 고속 pam-4 수신기용 클럭 및 데이터 복원 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination