CN110493152A - 基于频谱平衡方法的自适应均衡电路 - Google Patents

基于频谱平衡方法的自适应均衡电路 Download PDF

Info

Publication number
CN110493152A
CN110493152A CN201910763942.8A CN201910763942A CN110493152A CN 110493152 A CN110493152 A CN 110493152A CN 201910763942 A CN201910763942 A CN 201910763942A CN 110493152 A CN110493152 A CN 110493152A
Authority
CN
China
Prior art keywords
data
input
signal
output
control loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910763942.8A
Other languages
English (en)
Other versions
CN110493152B (zh
Inventor
王进祥
韩维佳
王永生
付方发
来逢昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN201910763942.8A priority Critical patent/CN110493152B/zh
Publication of CN110493152A publication Critical patent/CN110493152A/zh
Application granted granted Critical
Publication of CN110493152B publication Critical patent/CN110493152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种基于频谱平衡方法的自适应均衡电路，属于自适应均衡电路技术领域。本发明针对现有基于频谱平衡方法的均衡电路为实现对转折频率的自适应调整而采用的slicer会限制整体电路速度的问题。它的CTLE根据增益控制信号调整增益，用于对原始输入信号进行均衡获得均衡后的数据信号；时钟数据恢复电路用于恢复获得原始输入信号的恢复时钟和恢复数据；增益控制环路用于根据所述均衡后的数据信号的高频功率和低频功率以及转折频率控制信号调整增益控制信号，实现自适应增益控制；fc控制环路用于根据所述恢复数据的高频功率和低频功率调整转折频率控制信号，实现自适应转折频率控制，进而与原始输入信号的输入速率相适应。本发明用于对输入信号的自适应均衡。

Description

基于频谱平衡方法的自适应均衡电路
技术领域
本发明涉及基于频谱平衡方法的自适应均衡电路，属于自适应均衡电路技术领域。
背景技术
数据传输过程中会受到衰减，需要均衡器对信号进行均衡，而不同的信道衰减是不同的，因此自适应均衡电路在数据通讯等领域中得到了广泛的应用。
接收端的自适应均衡电路主要分为连续时间线性均衡电路(CTLE)和判决反馈均衡电路(DFE)。自适应均衡电路有多种均衡方法，其中基于频谱平衡的均衡方法是一种较为容易实现的方法。现有基于频谱平衡方法的电路如图8所示，由连续时间线性均衡电路和增益控制环路组成，其中转折频率fc与输入数据的速度有关。图8中由于fc固定，因此无法适应不同速度的数据。改进的电路如图9所示，由CTLE、限制器电路(slicer)、增益控制环路以及fc控制环路组成，通过所述fc控制环路可以调整转折频率，以适应输入数据的不同速度，但是slicer会限制整体电路的速度。
因此，针对以上不足，需要提供一种新的自适应均衡电路，使转折频率fc可以自适应调整从而匹配不同速度的输入数据，并使整体电路保持较高的运行速度。
发明内容
针对现有基于频谱平衡方法的均衡电路为实现对转折频率的自适应调整而采用的slicer会限制整体电路速度的问题，本发明提供一种基于频谱平衡方法的自适应均衡电路。
本发明的一种基于频谱平衡方法的自适应均衡电路，包括CTLE、时钟数据恢复电路、增益控制环路和fc控制环路，
所述CTLE根据增益控制信号调整增益，用于对原始输入信号进行均衡获得均衡后的数据信号；
所述时钟数据恢复电路用于由所述均衡后的数据信号恢复获得原始输入信号的恢复时钟和恢复数据；
所述增益控制环路用于检测所述均衡后的数据信号的高频功率和低频功率，并根据所述均衡后的数据信号的高频功率和低频功率以及转折频率控制信号调整增益控制信号，实现自适应增益控制；
所述fc控制环路用于检测所述恢复数据的高频功率和低频功率，并根据所述恢复数据的高频功率和低频功率调整转折频率控制信号，实现自适应转折频率控制，进而与原始输入信号的输入速率相适应。
根据本发明的基于频谱平衡方法的自适应均衡电路，所述时钟数据恢复电路包括边缘采样器、数据采样器及CDR逻辑，
所述CTLE输出的均衡后的数据信号作为边缘采样器的一路输入和数据采样器的一路输入，边缘采样器的输出作为CDR逻辑的一路输入，数据采样器的输出作为CDR逻辑的二路输入，CDR逻辑输出的一路恢复时钟作为数据采样器的二路输入，CDR逻辑输出的二路恢复时钟作为边缘采样器的二路输入；所述数据采样器输出所述恢复数据。
根据本发明的基于频谱平衡方法的自适应均衡电路，所述增益控制环路包括一号低通滤波器、一号高通滤波器、一号整流器、一号V/I转换电路和电容Cp1，
所述CTLE输出的均衡后的数据信号作为一号低通滤波器的一路输入和一号高通滤波器的一路输入，fc控制环路输出的转折频率控制信号作为一号低通滤波器的二路输入和一号高通滤波器的二路输入，一号低通滤波器的输出作为一号整流器的一路输入，一号高通滤波器的输出作为一号整流器的二路输入，一号整流器的输出作为一号V/I转换电路的输入，一号V/I转换电路输出的信号作为增益控制环路输出的增益控制信号；
电容Cp1连接在电源地和一号V/I转换电路的输出端之间。
根据本发明的基于频谱平衡方法的自适应均衡电路，所述fc控制环路包括二号低通滤波器、二号高通滤波器、二号整流器、二号V/I转换电路和电容Cp2，
所述数据采样器的输出作为二号低通滤波器的一路输入和二号高通滤波器的一路输入，二号低通滤波器的输出作为二号整流器的一路输入，二号高通滤波器的输出作为二号整流器的二路输入，二号整流器的输出作为二号V/I转换电路的输入，二号V/I转换电路输出的信号作为fc控制环路输出的转折频率控制信号；
所述二号V/I转换电路的输出作为二号低通滤波器的二路输入和二号高通滤波器的二路输入；
电容Cp2连接在电源地和二号V/I转换电路的输出端之间。
根据本发明的基于频谱平衡方法的自适应均衡电路，所述时钟数据恢复电路包括全速率、半速率或1/4速率。
本发明的有益效果：本发明可用于微电子芯片设计中，例如用于serdes系统中的自适应均衡电路。本发明中不采用slicer，而是采用时钟数据恢复电路代替slicer输出恢复数据，使数据在采样阶段可以达到较高的速度而不需要较高的增益；在保持阶段可以保持较大的增益，而不需要较快的速度，因此使本发明的整体电路在能够调整CTLE增益为合适值的同时，可以达到较高的速度。另外时钟数据恢复电路可以减小输入信号的噪声和抖动，提高精度。本发明电路能自适应的调整CTLE的增益，并且能适应原始输入信号的不同输入速度，具有速度快、精度高等优点。
附图说明
图1是本发明所述基于频谱平衡方法的自适应均衡电路的电路原理示意图；
图2是时钟数据恢复电路为1/4速率时自适应均衡电路的电路原理示意图；图中LPF表示低通滤波器，HPF表示高通滤波器；
图3是增益控制环路频谱平衡过程的示意图；式中S(dB)表示分贝，f表示频率，PL表示低频功率，PH表示高频功率；
图4是输入信号的速度适中时的fc示意图；
图5是输入信号的速度较高时的fc示意图；
图6是输入信号的速度较低时的fc示意图；
图7是时钟数据恢复电路、增益控制环路和fc控制环路的锁定状态曲线图；图中Vctrl表示CDR逻辑中VCO的控制电压，可用来表示CDR逻辑的稳定性；V(v)表示电压；
图8是现有基于频谱平衡方法的电路图；
图9是对图8进行改进后的基于频谱平衡方法的电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
具体实施方式一、结合图1和图2所示，本发明提供了一种基于频谱平衡方法的自适应均衡电路，包括CTLE1、时钟数据恢复电路2、增益控制环路3和fc控制环路4，
所述CTLE1根据增益控制信号调整增益，用于对原始输入信号进行均衡获得均衡后的数据信号；
所述时钟数据恢复电路2用于由所述均衡后的数据信号恢复获得原始输入信号的恢复时钟和恢复数据；
所述增益控制环路3用于检测所述均衡后的数据信号的高频功率和低频功率，并根据所述均衡后的数据信号的高频功率和低频功率以及转折频率控制信号调整增益控制信号，实现自适应增益控制；
所述fc控制环路4用于检测所述恢复数据的高频功率和低频功率，并根据所述恢复数据的高频功率和低频功率调整转折频率控制信号，实现自适应转折频率控制，进而与原始输入信号的输入速率相适应。
本实施方式中，由CTLE1输出的数据经由时钟数据恢复电路2进行恢复后再输出，获得恢复数据Dout；为与原始输入信号Din的速率进行匹配，通过增益控制环路3调整增益控制信号Vc，而增益控制信号Vc的结果又与fc控制环路4输出的转折频率控制信号Vf相关，转折频率控制信号Vf又基于时钟数据恢复电路2输出的恢复数据获得，因此，本发明通过有效的环路设计，实现了对原始输入信号的自适应均衡。
所述时钟数据恢复电路2可以恢复数据并生成理想的波形。fc控制环路4可调整增益控制环路3和fc控制环路4的转折频率，实现对数据速率的自适应调整。
所述增益控制环路3使用频谱平衡方法，比较CTLE的输出信号的高频功率和低频功率，并调整增益控制信号Vc进而调整CTLE的增益使CTLE输出信号的高频功率和低频功率相等，此时CTLE的增益为合适的值。
fc控制环路4使用频谱平衡方法，比较时钟数据恢复电路2输出恢复数据的高频功率和低频功率，调整转折频率控制信号Vf进而调整增益控制环路3和fc控制环路4中滤波器的转折频率，使时钟数据恢复电路2输出信号的高频功率和低频功率相等。因为时钟数据恢复电路2输出数据的波形接近理想波形，所以此时的fc为准确的，并且fc可以随着输入数据的速度的变化而变化。
进一步，结合图1和图2所示，所述时钟数据恢复电路2包括边缘采样器21、数据采样器22及CDR逻辑23，
所述CTLE1输出的均衡后的数据信号作为边缘采样器21的一路输入和数据采样器22的一路输入，边缘采样器21的输出作为CDR逻辑23的一路输入，数据采样器22的输出作为CDR逻辑23的二路输入，CDR逻辑23输出的一路恢复时钟作为数据采样器22的二路输入，CDR逻辑23输出的二路恢复时钟作为边缘采样器21的二路输入；所述数据采样器22输出所述恢复数据。
本实施方式中，原始输入信号Din首先输入至CTLE1，数据采样器22结合CDR逻辑23输出的时钟信号，对CTLE1输出的均衡后的数据信号进行采样处理，进一步获得恢复数据Dout；边缘采样器21对输入的均衡后的数据信号进行采样处理，获得边缘信息信号，与恢复数据Dout同时输入至CDR逻辑23，CDR逻辑23获得两相相位不同的时钟，分别输出给边缘采样器21和数据采样器22。
所述数据采样器22在数据采样阶段可以达到较高的速度，此时不需要较高的增益；在保持阶段具有较大的增益，此时不需要较快的速度。
时钟数据恢复电路2对均衡后的数据信号进行恢复，输出数据的波形可接近理想波形，将其作为标准调整转折频率fc。时钟数据恢复电路2可以减小输入噪声和抖动的影响，能使fc控制环路4得到更准确的结果。
再进一步，结合图1和图2所示，所述增益控制环路3包括一号低通滤波器31、一号高通滤波器32、一号整流器33、一号V/I转换电路34和电容Cp1，
所述CTLE1输出的均衡后的数据信号作为一号低通滤波器31的一路输入和一号高通滤波器32的一路输入，fc控制环路4输出的转折频率控制信号作为一号低通滤波器31的二路输入和一号高通滤波器32的二路输入，一号低通滤波器31的输出作为一号整流器33的一路输入，一号高通滤波器32的输出作为一号整流器33的二路输入，一号整流器33的输出作为一号V/I转换电路34的输入，一号V/I转换电路34输出的信号作为增益控制环路3输出的增益控制信号；
电容Cp1连接在电源地和一号V/I转换电路34的输出端之间。
所述一号低通滤波器31和一号高通滤波器32将输入的信号分为高频成分和低频成分两路输出，再通过一号整流器33比较高频功率和低频功率，一号V/I转换电路34根据一号整流器33的比较结果对电容Cp1进行充放电，进而调整CTLE1的增益。
再进一步，所述fc控制环路4包括二号低通滤波器41、二号高通滤波器42、二号整流器43、二号V/I转换电路44和电容Cp2，
所述数据采样器22的输出作为二号低通滤波器41的一路输入和二号高通滤波器42的一路输入，二号低通滤波器41的输出作为二号整流器43的一路输入，二号高通滤波器42的输出作为二号整流器43的二路输入，二号整流器43的输出作为二号V/I转换电路44的输入，二号V/I转换电路44输出的信号作为fc控制环路4输出的转折频率控制信号；
所述二号V/I转换电路44的输出作为二号低通滤波器41的二路输入和二号高通滤波器42的二路输入；
电容Cp2连接在电源地和二号V/I转换电路44的输出端之间。
所述二号低通滤波器41和二号高通滤波器42将输入的信号分为高频成分和低频成分两路输出，再通过二号整流器43比较高频功率和低频功率，二号V/I转换电路44根据二号整流器43的比较结果对电容Cp2进行充放电，进而调整转折频率控制信号Vf。
所述二号低通滤波器(LPF)41和二号高通滤波器(HPF)42的转折频率fc可以调整，并且转折频率由两个环路的fc控制输入端的信号进行调整。
作为示例，所述时钟数据恢复电路2包括全速率、半速率或1/4速率。钟数据恢复电路2还可以根据需要采用其它不同的速率。
对应于CDR逻辑23采用不同的速率，fc控制环路4的转折频率也要做相应的调整，以1/4速率为例，fc控制环路的转折频率应为1/4fc。
本发明中共包括三个环路，分别为时钟数据恢复电路2、增益控制环路3和fc控制环路4，其中时钟数据恢复电路2需最先完成锁定，在其完成锁定前，增益控制环路3和fc控制环路4无法得到准确的结果；在其完成锁定后，增益控制环路3不会影响fc控制环路4，只会单方面的受到fc控制环路4的影响。
具体实施例：结合图2所示，原始输入信号Din频率为28GHz，时钟数据恢复电路2采用1/4速率的CDR，电源电压为1.2V，工作过程如下：
其整体电路的工作过程为：原始输入信号Din通过CTLE1，CTLE1通过增益控制信号Vc调整其增益。CTLE1的输出同时作为时钟数据恢复电路2和增益控制环路3的输入。增益控制环路3检测CTLE1输出信号的功率，根据检测结果调整CTLE1的增益。时钟数据恢复电路2从输入的信号中恢复出时钟和数据，其中数据作为恢复数据输出；因为时钟数据恢复电路2采用1/4速率，共恢复出4位数据，可分别输入到不同的fc控制环路4中，时钟数据恢复电路2恢复出的数据接近理想的波形。fc控制环路4检测时钟数据恢复电路2恢复的数据的功率，并根据检测结果调整Vf，进而调整各个滤波器的转折频率。
所述CTLE1：将输入信号的高频成分进行放大，其增益(高频增益减低频增益)由增益控制信号Vc进行控制，增益最大处的频率约为14GHz。
所述时钟数据恢复电路2：CDR逻辑根据输入数据调整生成时钟的相位，并使时钟相位对齐数据的中心，通过数据采样器22在时钟到来时对原始输入信号进行采样，得到正确数据，最终使数据接近理想的波形。对于1/4速率的CDR，可得到4位1/4速率的数据，8位1/4速率的时钟，其中4位时钟作为数据采样器22的输入用于对齐数据中心，另外4位时钟作为边缘采样器21的输入用于对齐数据边缘。在CDR锁定之前，因为时钟尚未对齐数据中心，此时采样得到的数据不准确。
所述增益控制环路3：使用频谱平衡方法，如图3所示，通过将均衡后的信号用HPF和LPF分成高频成分和低频成分，并用整流器比较高频功率和低频功率，V/I转换电路根据比较结果对电容进行充放电，调整CTLE的增益。
如果均衡后的信号为理想的伪随机二进制码，则功率谱Sx(f)为：
式中f为频率，Tb为一比特数据的周期；
将公式(2)用fc分成高频成分和低频成分，并使两者相等：
即当fc＝0.28/Tb时，理想信号的高低频功率相等。增益控制环路调整CTLE的增益，直到CTLE输出的高低频功率相等，此时CTLE的输出接近理想信号，完成了补偿。fc＝0.28/Tb仅在信号为伪随机二进制码时成立。
fc控制环路4：当输入信号的速度发生变化时，fc也会发生变化，所以要想实现对数据速率自适应需要调整fc，如图4至图6所示。fc控制环路同样使用频谱平衡的方法，通过输入接近理想的信号，并调整fc控制环路的转折频率fc2直到理想信号的高低频功率相等，此时的fc2即为合适的值。fc控制环路同时还控制增益控制环路的fc，因为本实例的CDR是1/4速率的，fc控制环路的输入数据的频率也是1/4的，fc2＝1/4fc。只有当CDR完成锁定后，fc控制环路才能得到正确的输入数据，此时输出的Vf才是准确的。由图4至图6可知，输入信号的速率越高，转折频率越大，输入信号的速率越低，转折频率越小。
三个环路的锁定状态：锁定状态如图7所示。初始时，时钟数据恢复电路、增益控制环路以及fc控制环路尚未稳定，此时CDR恢复的数据不是准确的数据，fc控制环路无法得到准确的fc。经过一段时间后，CDR完成锁定，输出正确的数据，此时增益控制环路以及fc控制环路尚未稳定，fc控制环路调整fc，增益控制环路随着fc的变化调整CTLE的增益。最终，增益控制环路和fc控制环路同时完成锁定，此时CTLE的增益以及fc为合适的值。图7中三条曲线对应三个环路的锁定状态，状态稳定时即为锁定。
综上所述，本发明在适应不同数据速度的同时，具有速度快、精度高的优点。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (5)

1.一种基于频谱平衡方法的自适应均衡电路，其特征在于，它包括CTLE(1)、时钟数据恢复电路(2)、增益控制环路(3)和fc控制环路(4)，
所述CTLE(1)根据增益控制信号调整增益，用于对原始输入信号进行均衡获得均衡后的数据信号；
所述时钟数据恢复电路(2)用于由所述均衡后的数据信号恢复获得原始输入信号的恢复时钟和恢复数据；
所述增益控制环路(3)用于检测所述均衡后的数据信号的高频功率和低频功率，并根据所述均衡后的数据信号的高频功率和低频功率以及转折频率控制信号调整增益控制信号，实现自适应增益控制；
所述fc控制环路(4)用于检测所述恢复数据的高频功率和低频功率，并根据所述恢复数据的高频功率和低频功率调整转折频率控制信号，实现自适应转折频率控制，进而与原始输入信号的输入速率相适应。
2.根据权利要求1所述的基于频谱平衡方法的自适应均衡电路，其特征在于，所述时钟数据恢复电路(2)包括边缘采样器(21)、数据采样器(22)及CDR逻辑(23)，
所述CTLE(1)输出的均衡后的数据信号作为边缘采样器(21)的一路输入和数据采样器(22)的一路输入，边缘采样器(21)的输出作为CDR逻辑(23)的一路输入，数据采样器(22)的输出作为CDR逻辑(23)的二路输入，CDR逻辑(23)输出的一路恢复时钟作为数据采样器(22)的二路输入，CDR逻辑(23)输出的二路恢复时钟作为边缘采样器(21)的二路输入；所述数据采样器(22)输出所述恢复数据。
3.根据权利要求2所述的基于频谱平衡方法的自适应均衡电路，其特征在于，所述增益控制环路(3)包括一号低通滤波器(31)、一号高通滤波器(32)、一号整流器(33)、一号V/I转换电路(34)和电容Cp1，
所述CTLE(1)输出的均衡后的数据信号作为一号低通滤波器(31)的一路输入和一号高通滤波器(32)的一路输入，fc控制环路(4)输出的转折频率控制信号作为一号低通滤波器(31)的二路输入和一号高通滤波器(32)的二路输入，一号低通滤波器(31)的输出作为一号整流器(33)的一路输入，一号高通滤波器(32)的输出作为一号整流器(33)的二路输入，一号整流器(33)的输出作为一号V/I转换电路(34)的输入，一号V/I转换电路(34)输出的信号作为增益控制环路(3)输出的增益控制信号；
电容Cp1连接在电源地和一号V/I转换电路(34)的输出端之间。
4.根据权利要求3所述的基于频谱平衡方法的自适应均衡电路，其特征在于，所述fc控制环路(4)包括二号低通滤波器(41)、二号高通滤波器(42)、二号整流器(43)、二号V/I转换电路(44)和电容Cp2，
所述数据采样器(22)的输出作为二号低通滤波器(41)的一路输入和二号高通滤波器(42)的一路输入，二号低通滤波器(41)的输出作为二号整流器(43)的一路输入，二号高通滤波器(42)的输出作为二号整流器(43)的二路输入，二号整流器(43)的输出作为二号V/I转换电路(44)的输入，二号V/I转换电路(44)输出的信号作为fc控制环路(4)输出的转折频率控制信号；
所述二号V/I转换电路(44)的输出作为二号低通滤波器(41)的二路输入和二号高通滤波器(42)的二路输入；
电容Cp2连接在电源地和二号V/I转换电路(44)的输出端之间。
5.根据权利要求2、3或4所述的基于频谱平衡方法的自适应均衡电路，其特征在于，
所述时钟数据恢复电路(2)包括全速率、半速率或1/4速率。
CN201910763942.8A 2019-08-19 2019-08-19 基于频谱平衡方法的自适应均衡电路 Active CN110493152B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910763942.8A CN110493152B (zh) 2019-08-19 2019-08-19 基于频谱平衡方法的自适应均衡电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910763942.8A CN110493152B (zh) 2019-08-19 2019-08-19 基于频谱平衡方法的自适应均衡电路

Publications (2)

Publication Number Publication Date
CN110493152A true CN110493152A (zh) 2019-11-22
CN110493152B CN110493152B (zh) 2021-09-28

Family

ID=68552169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910763942.8A Active CN110493152B (zh) 2019-08-19 2019-08-19 基于频谱平衡方法的自适应均衡电路

Country Status (1)

Country Link
CN (1) CN110493152B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111416600A (zh) * 2020-03-25 2020-07-14 哈尔滨工业大学 基于电流模整流器结构的自适应阈值pam4解码器
CN113300703A (zh) * 2021-05-24 2021-08-24 成都振芯科技股份有限公司 一种基于相位检测的自适应均衡装置及方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050180287A1 (en) * 2004-02-16 2005-08-18 Samsung Electronics Co. Ltd. High-speed mixed analog/digital PRML data detection and clock recovery apparatus and method for data storage
CN101286959A (zh) * 2007-04-09 2008-10-15 凌旭科技股份有限公司 适用于串行通信连接的时钟和数据恢复电路的可适性均衡器
CN101578807A (zh) * 2007-01-09 2009-11-11 拉姆伯斯公司 具有时钟恢复电路以及自适应采样和均衡器定时的接收器
CN101848007A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 用于串行接收机中的数字自适应均衡器的装置和方法
CN102065039A (zh) * 2010-10-29 2011-05-18 北京大学 一种高速接口电路自适应均衡方法及电路
CN102098248A (zh) * 2010-12-24 2011-06-15 合肥昊特信息科技有限公司 具有自适应均衡能力的高速收发器
US9397824B1 (en) * 2015-01-28 2016-07-19 Texas Instruments Incorporated Gear shifting from binary phase detector to PAM phase detector in CDR architecture
CN105830386A (zh) * 2013-12-19 2016-08-03 赛灵思公司 数据接收器和用于将数据接收器实现在集成电路中的方法
CN106534011A (zh) * 2015-09-09 2017-03-22 创意电子股份有限公司 接收器与相关控制方法
CN106656876A (zh) * 2015-10-28 2017-05-10 北京华大九天软件有限公司 一种应用于serdes接收端的连续时间线性自适应均衡器电路
CN106656168A (zh) * 2016-12-30 2017-05-10 北京集创北方科技股份有限公司 时钟数据恢复装置及方法
US10135604B1 (en) * 2017-11-10 2018-11-20 Huawei Technologies Co., Ltd. Receiver recovering a signal clock from a received data signal, and a clock recovery method implemented in the receiver

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050180287A1 (en) * 2004-02-16 2005-08-18 Samsung Electronics Co. Ltd. High-speed mixed analog/digital PRML data detection and clock recovery apparatus and method for data storage
CN101578807A (zh) * 2007-01-09 2009-11-11 拉姆伯斯公司 具有时钟恢复电路以及自适应采样和均衡器定时的接收器
CN101286959A (zh) * 2007-04-09 2008-10-15 凌旭科技股份有限公司 适用于串行通信连接的时钟和数据恢复电路的可适性均衡器
CN101848007A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 用于串行接收机中的数字自适应均衡器的装置和方法
CN102065039A (zh) * 2010-10-29 2011-05-18 北京大学 一种高速接口电路自适应均衡方法及电路
CN102098248A (zh) * 2010-12-24 2011-06-15 合肥昊特信息科技有限公司 具有自适应均衡能力的高速收发器
CN105830386A (zh) * 2013-12-19 2016-08-03 赛灵思公司 数据接收器和用于将数据接收器实现在集成电路中的方法
US9397824B1 (en) * 2015-01-28 2016-07-19 Texas Instruments Incorporated Gear shifting from binary phase detector to PAM phase detector in CDR architecture
CN106534011A (zh) * 2015-09-09 2017-03-22 创意电子股份有限公司 接收器与相关控制方法
CN106656876A (zh) * 2015-10-28 2017-05-10 北京华大九天软件有限公司 一种应用于serdes接收端的连续时间线性自适应均衡器电路
CN106656168A (zh) * 2016-12-30 2017-05-10 北京集创北方科技股份有限公司 时钟数据恢复装置及方法
US10135604B1 (en) * 2017-11-10 2018-11-20 Huawei Technologies Co., Ltd. Receiver recovering a signal clock from a received data signal, and a clock recovery method implemented in the receiver

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JAEDUK HAN等: ""6.2A 60Gb/s 288mW NRZ transceiver with adaptive equalization and baud-rate clock and data recovery in 65nm CMOS technology"", 《2017 IEEE INTERNATIONAL SOLID_STATE CIRCUITS CONFERENCE》 *
张瑶等: ""时钟数据恢复电路中的线性相位插值器"", 《西安交通大学学报》 *
朱全庆等: ""一种快速以太网卡芯片时钟恢复电路"", 《固体电子学研究与进展》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111416600A (zh) * 2020-03-25 2020-07-14 哈尔滨工业大学 基于电流模整流器结构的自适应阈值pam4解码器
CN111416600B (zh) * 2020-03-25 2022-09-23 哈尔滨工业大学 基于电流模整流器结构的自适应阈值pam4解码器
CN113300703A (zh) * 2021-05-24 2021-08-24 成都振芯科技股份有限公司 一种基于相位检测的自适应均衡装置及方法

Also Published As

Publication number Publication date
CN110493152B (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
US9847893B2 (en) Digital equalizer adaptation using on-die instrument
US9742551B2 (en) Serdes with high-bandwith low-latency clock and data recovery
US10129015B2 (en) Phase calibration of clock signals
US10033555B2 (en) Equalizer circuit optimization using coarse frequency detection
US11290115B2 (en) Low latency combined clock data recovery logic network and charge pump circuit
US9071320B1 (en) Gain calibration for a timing error detector
CN106656168B (zh) 时钟数据恢复装置及方法
EP2241050A1 (en) Receiver with enhanced clock and data recovery
CN102164031A (zh) 一种链路时钟恢复方法及装置
US20120177159A1 (en) Full Digital Bang Bang Frequency Detector with No Data Pattern Dependency
TWI556083B (zh) 電子可攜式裝置根據從主機裝置萃取時脈進行資料處理的方法
CN106878217B (zh) 用于数据解调的方法和设备
US20160373241A1 (en) Phase detection in an analog clock data recovery circuit with decision feedback equalization
US6891910B2 (en) Baud-rate timing recovery
CN110493152A (zh) 基于频谱平衡方法的自适应均衡电路
CA2302004A1 (en) Method and system for achieving carrier frequency synchronization in a high speed receiver
US20140254655A1 (en) Adaptation of equalizer settings using error signals sampled at several different phases
US20160072650A1 (en) Adaptive termination tuning with biased phase detector in a serdes receiver
US3573623A (en) Transversal filter
CN105720972A (zh) 用于高速数据传输接收器的投机式时钟数据恢复电路系统
US10505705B1 (en) Receiver with cancellation of intrinsic offset from decision feedback equalization to enhance data margin
CN103607365A (zh) 一种适用于卫星遥感信号的数据解调方法
US20110074483A1 (en) Technique to reduce clock recovery amplitude modulation in high-speed serial transceiver
CN105897632A (zh) 一种数据处理的方法和装置
Suttorp et al. A 10-Gb/s CMOS serial-link receiver using eye-opening monitoring for adaptive equalization and for clock and data recovery

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant