CN113300703A - 一种基于相位检测的自适应均衡装置及方法 - Google Patents
一种基于相位检测的自适应均衡装置及方法 Download PDFInfo
- Publication number
- CN113300703A CN113300703A CN202110567038.7A CN202110567038A CN113300703A CN 113300703 A CN113300703 A CN 113300703A CN 202110567038 A CN202110567038 A CN 202110567038A CN 113300703 A CN113300703 A CN 113300703A
- Authority
- CN
- China
- Prior art keywords
- output
- signal
- circuit
- input
- equalizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000011084 recovery Methods 0.000 claims abstract description 58
- 230000003044 adaptive effect Effects 0.000 claims description 39
- 230000010354 integration Effects 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 14
- 238000007599 discharging Methods 0.000 claims description 10
- 238000001914 filtration Methods 0.000 claims description 6
- 230000000737 periodic effect Effects 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请提供一种基于相位检测的自适应均衡装置及方法,包括:均衡器、比较器、时钟恢复电路、鉴相器、积分电路和增益控制电路;均衡器的第一输入端与输入信号连接,均衡器的输出端与比较器的输入端连接,比较器的输出端与时钟恢复电路的输入端连接,时钟恢复电路的输出端与鉴相器的第一输入端连接,鉴相器的第二输入端与比较器的输出端连接,鉴相器的输出端与积分电路的输入端连接,积分电路的输出端与增益控制电路的输入端连接,增益控制电路的输出端与均衡器的第二输入端连接,以降低系统设计难度。
Description
技术领域
本申请涉及集成电路技术领域,具体而言,涉及一种基于相位检测的自适应均衡装置及方法。
背景技术
对于有限带宽的信道,码间干扰(Inter-Symbol Interference,ISI)是限制数据率的主要因素。ISI指的是信号由于有限带宽的作用,先前接收到的数据对当前数据幅度和脉宽产生的影响,当这一干扰大到导致接收机前端电路识别错误时,ISI就会显著影响系统的误码率。由于有线信道通常被建模为低通滤波器,因此需要使用具有一定高频增益的均衡器对ISI进行补偿;并且由于信道是不确定的并且随时间或环境发生变化,因此,为了能够持续追踪信道的特性,接收机均衡器需要一定的自适应机制。
现有技术中,自适应方式包括基于能量检测的自适应方法,该方法实现结构简单,并且可以分为模拟控制与数字控制两种。但其需要同时使用幅度和相位两个环路,这降低了系统的工作稳定性并且提高设计难度。
发明内容
本申请的目的在于提供一种基于相位检测的自适应均衡装置及方法,用以有效改善现有技术中存在的结构环路复杂程度高的技术缺陷。
第一方面,本申请实施例提供了一种基于相位检测的自适应均衡装置,包括:均衡器、比较器、时钟恢复电路、鉴相器、积分电路和增益控制电路;均衡器的第一输入端与输入信号连接,均衡器的输出端与比较器的输入端连接,比较器的输出端与时钟恢复电路的输入端连接,时钟恢复电路的输出端与鉴相器的第一输入端连接,鉴相器的第二输入端与比较器的输出端连接,鉴相器的输出端与积分电路的输入端连接,积分电路的输出端与增益控制电路的输入端连接,增益控制电路的输出端与均衡器的第二输入端连接。
结合第一方面,在第一种可能的实现方式中,鉴相器包括:或逻辑门、第一触发器和第二触发器;第一触发器的输入端与比较器的输出端连接,第一触发器的输出端与或逻辑门的第一输入端连接;第二触发器的输入端与比较器的输出端连接,第二触发器的输出端与或逻辑门的第二输入端连接,或逻辑门的输出端为鉴相器的输出端,其中,第一触发器的使能端为高电平使能,且与时钟恢复电路的输出端连接;第二触发器的使能端为低电平使能,且与时钟恢复电路的输出端连接。
结合第一方面,在第二种可能的实现方式中,积分电路包括:第一开关、第一电容和第一电阻;第一开关的第一端与第一电源的输出端连接,第一开关的第二端与第一电阻的第一端连接,第一电阻的第二端与接地端连接,第一电阻的第一端与第一电容的第一端连接,第一电容的第二端与接地端连接,第一电容的第一端为积分电路的输出端,其中,第一开关为根据鉴相器的输出信号的电平状态控制其开闭状态。
结合第一方面,在第三种可能的实现方式中,装置还包括:迟滞电路,用于过滤噪声;迟滞电路的输入端与鉴相器的输出端连接,迟滞电路的输出端与积分电路的输入端连接。
结合第一方面,在第四种可能的实现方式中,装置还包括:采样模块,用于对均衡器的输出端输出的均衡信号进行重定时,采样模块的第一输入端与均衡器的输出端连接,采样模块的第二输入端与时钟恢复电路的输出端连接,采样模块的输出端输出均衡信号与重定时信号的复合信号。
结合第一方面,在第五种可能的实现方式中,装置还包括:第二开关,用于根据时钟恢复电路的输出信号控制环路的通断;第二开关的第一端与增益控制电路的输出端连接,第二开关的第二端与均衡器连接。
第二方面,本申请实施例提供了一种基于相位检测的自适应均衡方法,应用于第一方面及结合第一方面的任一种可能的实现方式中的基于相位检测的自适应均衡装置,方法包括:输入信号输入均衡器,获得均衡信号;将均衡信号输入至比较器,获得符号数据信号,其中,符号数据信号为数字信号;将符号数据信号与经过时钟恢复电路获得的同步时钟信号分别输入至鉴相器中进行相位检测,并将输出信号进行积分和增益控制,获得控制信号以调整均衡器的增益。
结合第二方面,在第一种可能的实现方式中,在将符号数据信号与经过时钟恢复电路获得的同步时钟信号分别输入至鉴相器中进行相位检测之后,在将输出信号进行积分和增益控制之前,方法还包括:将输出信号输入迟滞电路以过滤随机抖动和周期性抖动;将过滤后的输出信号分别输入至积分电路和增益控制电路中以进行积分和增益控制。
结合第二方面的第一种或第二种可能的实现方式,在第三种可能的实现方式中,方法还包括:设置积分电路中的充电通路的时间常数远小于积分电路中的放电通路的时间常数。
结合第二方面的第三种可能的实现方式,在第四种可能的实现方式中,方法还包括:用对时钟恢复电路进行锁定后输出的锁定检测信号和第二开关控制控制信号的通断;若锁定检测信号为有效状态,第二开关导通,控制信号调整均衡器的增益;若锁定检测信号为无效状态,第二开关关断,增益控制电路断开与均衡器的连接。
与现有技术相比,本发明的有益效果为:一方面,均衡器、比较器、时钟恢复电路、鉴相器、积分电路和增益控制电路等各个单元属于独立的环路,通过多个独立的环路组合设计出该装置,降低系统设计难度。另一方面,经过均衡器输出的均衡信号经过比较器转换为数字电平信号,降低幅度噪声的影响,经过比较器后的符号数据和经过时钟恢复电路的同步时钟信号经过鉴相器判断两者之间是否有相位差,此相位差即为抖动值,再将鉴相器的输出结果输入至积分电路和增益控制电路中,其积分电路具有低通滤波的作用,本发明中针对信号抖动中的码间串扰成分进行针对性的均衡,减少随机抖动等成分的影响;并且本发明中只使用了以相位检测为基础的若干环路,并未使用幅度检测环路,提高了稳定性。
附图说明
图1为本申请实施例提供的现有技术中基于能量比较的自适应均衡装置的结构图;
图2为本申请实施例提供的一种基于相位检测的自适应均衡装置的结构图;
图3为本申请实施例提供的一种鉴相器的电路原理图;
图4为本申请实施例提供的一种积分电路的电路图;
图5为本申请实施例提供的一种处于充电状态的积分电路的示例性图;
图6为本申请实施例提供的一种处于放电状态的积分电路的示例性图;
图7为本申请实施例提供的一种基于相位检测的自适应均衡装置的时序图;
图8为本申请实施例提供的另一种基于相位检测的自适应均衡装置的结构图;
图9为本申请实施例提供的一种基于迟滞模块的时序图;
图10为本申请实施例提供的另一种基于相位检测的自适应均衡装置的结构图;
图11为本申请实施例提供的另一种基于相位检测的自适应均衡装置的结构图;
图12为本申请实施例提供的一种基于相位检测的自适应均衡方法的流程示意图。
附图标号:
10-基于相位检测的自适应均衡装置,110-均衡器,120-比较器,130-时钟恢复电路,140-鉴相器,150-迟滞电路,160-积分电路,170-增益控制电路,180-采样模块,190-第二开关。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
实施例1
均衡器是频域上对付由于多径衰落、信道通带内不平坦等导致的码间干扰的主要手段,在卫星通信、有线传输和网络通信中,由于其信道条件较好,受干扰的程度较低,均衡器的主要作用为信道匹配和补偿;而在地面无线传输中,信号传输受地形和多径效应的影响较大,此时均衡器还可以减小多径引起的码间干扰。
请参阅图1,现有技术中,自适应均衡器是基于能量比较方式实施。输入信号经过均衡器放大高频信号后得到均衡器输出信号,又经过截割器变为方波的输出信号,通过对均衡器输出与输出信号进行能量比较,可以判断出此时的均衡增益状态:若均衡器输出能量较高,则此时均衡增益偏高,应该通过控制信号降低均衡器增益,同时提高截割器输出幅度;若均衡器输出能量较低,则此时均衡增益偏低,应该通过控制信号提高均衡器增益,同时降低截割器输出幅度。
在本申请实施例中,提出一种基于相位检测作为均衡判定依据的自适应均衡装置,通过使用自适应均衡装置补偿失真的脉冲,以实现信道均衡。
请参阅图2,本申请实施例提供了一种基于相位检测的自适应均衡装置,包括:均衡器、比较器、时钟恢复电路、鉴相器、积分电路和增益控制电路;均衡器的第一输入端与输入信号连接,均衡器的输出端与比较器的输入端连接,比较器的输出端与时钟恢复电路的输入端连接,时钟恢复电路的输出端与鉴相器的第一输入端连接,鉴相器的第二输入端与比较器的输出端连接,鉴相器的输出端与积分电路的输入端连接,积分电路的输出端与增益控制电路的输入端连接,增益控制电路的输出端与均衡器的第二输入端连接。
在本申请实施例中,输入信号经过均衡器后得到均衡信号,再经过比较器后得到符号数据。符号数据与时钟恢复模块获得的同步时钟分别输入鉴相器中进行相位检测,并将输出信号进行积分和增益控制即可得到控制信号,用于调整均衡器的增益。
时钟恢复模块(Clock Data Recovery,CDR)用于从接收到的符号数据信号中提取出数据序列,并恢复出与数据序列想对应的时钟时序信号,从而还原接收到的具体信息。经过时钟恢复模块后获得的同步时钟信号与经过比较器输出的符号数据信号分别同时输入至鉴相器中进行信号的检测。
请参阅图3,鉴相器包括:或逻辑门、第一触发器和第二触发器;第一触发器的输入端与比较器的输出端连接,第一触发器的输出端与或逻辑门的第一输入端连接;第二触发器的输入端与比较器的输出端连接,第二触发器的输出端与或逻辑门的第二输入端连接,或逻辑门的输出端为鉴相器的输出端,其中,第一触发器的使能端为高电平使能,且与时钟恢复电路的输出端连接;第二触发器的使能端为低电平使能,且与时钟恢复电路的输出端连接。在本申请实施例中,时钟恢复信号与符号数据信号之间的相位差即鉴相器的输出为抖动值,通过反复的鉴相和调整,最终输出的输出信号频率和输入的数字信号的变化频率一致。
触发器按触发方式不同分为:电平触发器、边沿触发器和主从触发器,在本申请实施例中,第一触发器和第二触发器均为双沿触发的D触发器,第一触发器为高电平使能,第二触发器为低电平使能。第一触发器用于检测输入信号“早于”时钟恢复信号的情况,第二触发器用于检测输入信号“晚于”时钟恢复信号的情况,两个触发器的输出信号经过一个“或”门即可得到鉴相器输出。具体的,当比较器输出的符号数据信号与时钟恢复信号同相位时,第一触发器和第二触发器都输出低电平0,鉴相器输出也为低电平0;当比较器输出的符号数据信号“早于”时钟恢复信号时,第一触发器输出高电平1,第二触发器输出低电平0,鉴相器输出为高电平1;当比较器信号“晚于”恢复时钟时,第一触发器输出低电平0,第二触发器输出高电平1,鉴相器输出为高电平1。通过鉴相器的输出信号的电平高低就可以判断出比较器输出的符号数据信号与时钟恢复信号之间是否存在相位差,使得更清楚了解当前信号状态。
请参阅图4至图6,经过鉴相器的相位检测后的输出信号再输入至积分电路,积分电路包括:第一开关S、第一电容C和第一电阻R;第一开关S的第一端与工作电压端连接,第一开关S的第二端与第一电阻R的第一端连接,第一电阻R的第二端与接地端连接,第一电阻R的第一端与第一电容C的第一端连接,第一电容C的第二端与接地端连接,第一电容C的第一端为积分电路的输出端,其中,第一开关S为根据鉴相器的输出信号的电平状态控制其开闭状态。
第一开关S可以为继电器或者电控开关,其开闭状态受鉴相器输出信号的控制,即鉴相器输出信号为第一开关的控制信号,第一电容C和第一电阻R并联连接,第一电容C和第一电阻R的端电压为积分电路输出信号。
具体地,当鉴相器输出为高电平1即比较器输出的符号数据信号与时钟恢复信号相位不同,即有抖动,第一开关S导通,积分电路处于充电模式,工作电压端VDD对第一电容C进行充电,积分电路输出电压升高;当鉴相器输出为低电平0即比较器输出的符号数据信号与时钟恢复信号相位相同,即无抖动,第一开关S关断,积分电路处于放电模式,第一电容C通过第一电阻R对地放电,积分电路输出电压降低。考虑到各个元器件工作的稳定性和速率,充电通路的时间常数应该远小于放电通路的时间常数。
请参阅图7,本申请实施例中提供了一种基于相位检测的自适应均衡装置工作时的时序图。当比较器输出的符号数据信号与时钟恢复信号之间边沿翻转不同步即比较器输出的符号数据信号与时钟恢复信号之间存在相位差时,第一触发器或第二触发器的输出为高电平1,鉴相器的输出也为高电平1,此时的积分电路处于充电状态,积分电路的输出电压升高。当比较器输出的符号数据信号与时钟恢复信号之间边沿翻转同步即比较器输出的符号数据信号与时钟恢复信号之间不存在相位差时,第一触发器和第二触发器的输出为低电平0,鉴相器的输出也为低电平0,此时的积分电路处于放电状态以保持积分电路的输出缓慢降低。由于上述相位差通常较小,也就是鉴相器输出高电平1的占空比不高,因此,为了避免积分电路一直处于低电平0状态,其充电的时间常数应小于放电的时间常数。
实施例2
请参阅图8,作为一种可能的实施方式,在实施例1的结构基础上,基于相位检测的自适应均衡装置还包括:迟滞电路,用于过滤由噪声引起的随机抖动和干扰等引起的周期性抖动;迟滞电路的输入端与鉴相器的输出端连接,迟滞电路的输出端与积分电路的输入端连接。
请参阅图9,本申请实施例提供了迟滞模块的工作时序图。在信道传输信号过程中会产生一些噪声,这些噪声通常是由于逻辑电平转换的高边沿速率反射,如果某个电压阈值在逻辑状态下发生改变即跳变电压,那么这些噪声就会导致对应的数字设备产生错误的电平转换探测,而迟滞模块由于其特性,可以过滤掉部分高频率噪声。迟滞模块设置预设阈值,输入信号中在跳变电压值附近的干扰噪声只要不超过预设阈值,输出信号就是稳定的,因此,迟滞电路可以避免抖动中的无法被均衡的其他成分如随机抖动或周期性抖动造成的积分电路的输出不断积累从而导致过均衡。
实施例3
请参阅图10,作为一种可能的实施方式,在实施例2的结构基础上,基于相位检测的自适应均衡装置还包括:采样模块,用于对均衡器的输出端输出的均衡信号进行重定时,采样模块的第一输入端与均衡器的输出端连接,采样模块的第二输入端与时钟恢复电路的输出端连接,采样模块的输出端输出均衡信号与重定时信号的复合信号。对均衡器输出的均衡信号使用采样模块进行重定时,可以进一步降低输出信号中的随机抖动。
实施例4
请参阅图11,作为一种可能的实施方式,在实施例3的结构基础上,基于相位检测的自适应均衡装置还包括:第二开关,用于根据时钟恢复电路的输出信号控制环路的通断;第二开关的第一端与增益控制电路的输出端连接,第二开关的第二端与均衡器连接。第二开关可以为继电器或者电控开关,第二开关用于控制该基于相位检测的自适应均衡装置中的环路通断。第二开关与时钟恢复电路的输出的同步时钟信号相关即第二开关在处于工作状态时,先对时钟恢复电路的锁定,锁定后输出一个锁定检测信号,用于控制增益控制电路的导通,避免时钟恢复电路环路与增益控制电路环路之间相互影响。
请参阅图12,本申请实施例提供了一种基于相位检测的自适应均衡方法,应用于上述的基于相位检测的自适应均衡装置中,方法包括:S11、S12和S13。
S11:输入信号输入均衡器,获得均衡信号;
S12:将均衡信号输入至比较器,获得符号数据信号,其中,符号数据信号为数字信号;
S13:将符号数据信号与经过时钟恢复电路获得的同步时钟信号分别输入至鉴相器中进行相位检测,并将输出信号进行积分和增益控制,获得控制信号以调整均衡器的增益。
下面将对该方法的具体执行流程做详细的说明。
S11:输入信号输入均衡器,获得均衡信号。
输入信号输入均衡器经过均衡器的处理,变换成均衡信号。
S12:将均衡信号输入至比较器,获得符号数据信号,其中,符号数据信号为数字信号。
将该均衡信号输入至比较器,使得均衡信号变换成数字信号的符号数据信号。
S13:将符号数据信号与经过时钟恢复电路获得的同步时钟信号分别输入至鉴相器中进行相位检测,并将输出信号进行积分和增益控制,获得控制信号以调整均衡器的增益。
具体地,将符号数据分别输入至鉴相器中的第一触发器和第二触发器的输入端,将同步时钟信号分别输入至鉴相器中的第一触发器和第二触发器的使能端,其中,第一触发器的使能端为高电平使能,第二触发器的使能端为低电平使能;根据鉴相器的输出结果判断符号数据与同步时钟信号之间是否存在相位差;若输出结果为高电平状态信号,符号数据与同步时钟信号之间存在相位差;若输出结果为低电平状态信号,符号数据与同步时钟信号不存在相位差。
作为一种可能的实施方式,在将符号数据信号与经过时钟恢复电路获得的同步时钟信号分别输入至鉴相器中进行相位检测之后,在将输出信号进行积分和增益控制之前,方法还包括:将输出信号输入迟滞电路以过滤随机抖动和周期性抖动;将过滤后的输出信号分别输入至积分电路和增益控制电路中以进行积分和增益控制。具体地,迟滞电路中设置第一阈值;判断输出信号中是否存在信号幅值小于第一阈值的抖动信号,若是,迟滞电路过滤该抖动信号,通过迟滞电路可以过滤一些高频率的抖动信号。
作为一种可能的实施方式,将输出信号进行积分和增益控制包括:根据鉴相器的输出结果判断积分电路处于充电状态还是放电状态;若鉴相器的输出结果为高电平状态信号,积分电路中的第一开关导通,工作电源端的电源对积分电路中的第一电容进行充电,积分电路的输出电压升高;若鉴相器的输出结果为低电平状态信号,积分电路中的第一开关关断,第一电容通过积分电路中的第一电阻对地放电,积分电路的输出电压降低。
具体地,基于鉴相器的输出结果,积分电路分为:充电通路和放电通路;通过确定第一电源、第一电阻和第一电容的取值范围,以使充电通路对应的时间常数远小于放电通路对应的时间常数,从而实现积分电路工作的稳定性和速度。
作为另一种可能的实施方式,基于相位检测的自适应均衡方法还包括:用对时钟恢复电路进行锁定后输出的锁定检测信号和第二开关控制控制信号的通断;若锁定检测信号为有效状态,第二开关导通,控制信号调整均衡器的增益;若锁定检测信号为无效状态,第二开关关断,增益控制电路断开与均衡器的连接。
根据鉴相器的输出结果决定积分电路处于充电状态还是处于放电状态,再把经过积分电路的输出信号经过增益控制电路即可得到控制信号以调整均衡装置的增益。
综上所述,本申请实施例提供一种基于相位检测的自适应均衡装置,包括:均衡器、比较器、时钟恢复电路、鉴相器、积分电路和增益控制电路;均衡器的第一输入端与输入信号连接,均衡器的输出端与比较器的输入端连接,比较器的输出端与时钟恢复电路的输入端连接,时钟恢复电路的输出端与鉴相器的第一输入端连接,鉴相器的第二输入端与比较器的输出端连接,鉴相器的输出端与积分电路的输入端连接,积分电路的输出端与增益控制电路的输入端连接,增益控制电路的输出端与均衡器的第二输入端连接。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种基于相位检测的自适应均衡装置,其特征在于,包括:均衡器、比较器、时钟恢复电路、鉴相器、积分电路和增益控制电路;
所述均衡器的第一输入端与输入信号连接,所述均衡器的输出端与所述比较器的输入端连接,所述比较器的输出端与所述时钟恢复电路的输入端连接,所述时钟恢复电路的输出端与所述鉴相器的第一输入端连接,所述鉴相器的第二输入端与所述比较器的输出端连接,所述鉴相器的输出端与所述积分电路的输入端连接,所述积分电路的输出端与所述增益控制电路的输入端连接,所述增益控制电路的输出端与所述均衡器的第二输入端连接。
2.根据权利要求1所述的基于相位检测的自适应均衡装置,其特征在于,所述鉴相器包括:或逻辑门、第一触发器和第二触发器;
所述第一触发器的输入端与所述比较器的输出端连接,所述第一触发器的输出端与所述或逻辑门的第一输入端连接;所述第二触发器的输入端与所述比较器的输出端连接,所述第二触发器的输出端与所述或逻辑门的第二输入端连接,所述或逻辑门的输出端为所述鉴相器的输出端,其中,所述第一触发器的使能端为高电平使能,且与所述时钟恢复电路的输出端连接;所述第二触发器的使能端为低电平使能,且与所述时钟恢复电路的输出端连接。
3.根据权利要求1所述的基于相位检测的自适应均衡装置,其特征在于,所述积分电路包括:第一开关、第一电容和第一电阻;
所述第一开关的第一端与第一电源的输出端连接,所述第一开关的第二端与所述第一电阻的第一端连接,所述第一电阻的第二端与接地端连接,所述第一电阻的第一端与所述第一电容的第一端连接,所述第一电容的第二端与接地端连接,所述第一电容的第一端为所述积分电路的输出端,其中,所述第一开关为根据所述鉴相器的输出信号的电平状态控制其开闭状态。
4.根据权利要求1-3任一所述的基于相位检测的自适应均衡装置,其特征在于,所述装置还包括:迟滞电路,用于过滤噪声;所述迟滞电路的输入端与所述鉴相器的输出端连接,所述迟滞电路的输出端与所述积分电路的输入端连接。
5.根据权利要求4所述的基于相位检测的自适应均衡装置,其特征在于,所述装置还包括:采样模块,用于对所述均衡器的输出端输出的均衡信号进行重定时,所述采样模块的第一输入端与所述均衡器的输出端连接,所述采样模块的第二输入端与所述时钟恢复电路的输出端连接,所述采样模块的输出端输出均衡信号与重定时信号的复合信号。
6.根据权利要求5所述的基于相位检测的自适应均衡装置,其特征在于,所述装置还包括:第二开关,用于根据所述时钟恢复电路的输出信号控制环路的通断;所述第二开关的第一端与所述增益控制电路的输出端连接,所述第二开关的第二端与所述均衡器连接。
7.一种基于相位检测的自适应均衡方法,应用于权利要求1-6任一权项所述的基于相位检测的自适应均衡装置,其特征在于,所述方法包括:
输入信号输入均衡器,获得均衡信号;
将所述均衡信号输入至比较器,获得符号数据信号,其中,所述符号数据信号为数字信号;
将所述符号数据信号与经过时钟恢复电路获得的同步时钟信号分别输入至鉴相器中进行相位检测,并将输出信号进行积分和增益控制,获得控制信号以调整所述均衡器的增益。
8.根据权利要求7所述的基于相位检测的自适应均衡方法,其特征在于,在所述将所述符号数据信号与经过时钟恢复电路获得的同步时钟信号分别输入至鉴相器中进行相位检测之后,在所述将输出信号进行积分和增益控制之前,所述方法还包括:
将输出信号输入迟滞电路以过滤随机抖动和周期性抖动;
将过滤后的输出信号分别输入至积分电路和增益控制电路中以进行积分和增益控制。
9.根据权利要求7或8所述的基于相位检测的自适应均衡方法,其特征在于,所述方法还包括:
设置积分电路中的充电通路的时间常数远小于所述积分电路中的放电通路的时间常数。
10.根据权利要求9所述的基于相位检测的自适应均衡方法,其特征在于,所述方法还包括:
用第二开关和所述时钟恢复电路进行锁定后输出的锁定检测信号控制所述控制信号的通断;
若所述锁定检测信号为有效状态,所述第二开关导通,所述控制信号调整所述均衡器的增益;
若所述锁定检测信号为无效状态,所述第二开关关断,增益控制电路断开与所述均衡器的连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110567038.7A CN113300703B (zh) | 2021-05-24 | 2021-05-24 | 一种基于相位检测的自适应均衡装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110567038.7A CN113300703B (zh) | 2021-05-24 | 2021-05-24 | 一种基于相位检测的自适应均衡装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113300703A true CN113300703A (zh) | 2021-08-24 |
CN113300703B CN113300703B (zh) | 2023-03-14 |
Family
ID=77324515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110567038.7A Active CN113300703B (zh) | 2021-05-24 | 2021-05-24 | 一种基于相位检测的自适应均衡装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113300703B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113965219A (zh) * | 2021-11-08 | 2022-01-21 | 南京畅享医疗科技有限公司 | 一种宽带的开关键控接收机 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1638367A (zh) * | 2003-12-19 | 2005-07-13 | 美国博通公司 | 集成判决反馈均衡器及时钟数据恢复电路 |
US20070253475A1 (en) * | 2006-04-27 | 2007-11-01 | Rambus Inc. | Adaptive equalization using correlation of edge samples with data patterns |
CN101917364A (zh) * | 2010-08-13 | 2010-12-15 | 华为技术有限公司 | 基于训练序列的均衡器及其实现方法 |
US20180123776A1 (en) * | 2016-10-27 | 2018-05-03 | Applied Micro Circuits Corporation | Mitigating interaction between adaptive equalization and timing recovery |
CN110493152A (zh) * | 2019-08-19 | 2019-11-22 | 哈尔滨工业大学 | 基于频谱平衡方法的自适应均衡电路 |
CN112702291A (zh) * | 2020-12-24 | 2021-04-23 | 成都振芯科技股份有限公司 | 一种自适应均衡器及自适应均衡器的调整范围扩展方法 |
-
2021
- 2021-05-24 CN CN202110567038.7A patent/CN113300703B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1638367A (zh) * | 2003-12-19 | 2005-07-13 | 美国博通公司 | 集成判决反馈均衡器及时钟数据恢复电路 |
US20070253475A1 (en) * | 2006-04-27 | 2007-11-01 | Rambus Inc. | Adaptive equalization using correlation of edge samples with data patterns |
CN101917364A (zh) * | 2010-08-13 | 2010-12-15 | 华为技术有限公司 | 基于训练序列的均衡器及其实现方法 |
US20180123776A1 (en) * | 2016-10-27 | 2018-05-03 | Applied Micro Circuits Corporation | Mitigating interaction between adaptive equalization and timing recovery |
CN110493152A (zh) * | 2019-08-19 | 2019-11-22 | 哈尔滨工业大学 | 基于频谱平衡方法的自适应均衡电路 |
CN112702291A (zh) * | 2020-12-24 | 2021-04-23 | 成都振芯科技股份有限公司 | 一种自适应均衡器及自适应均衡器的调整范围扩展方法 |
Non-Patent Citations (2)
Title |
---|
SEWOOK HWANG等: ""A 1.62–5.4-Gb/s Receiver for DisplayPort Version 1.2a With Adaptive Equalization and Referenceless Frequency Acquisition Techniques"", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》 * |
傅玮烽: ""基于PAM4信号的40Gb/s高速SerDes接收端电路设计"", 《中国优秀博硕士学位论文全文数据库(硕士) 信息科技辑》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113965219A (zh) * | 2021-11-08 | 2022-01-21 | 南京畅享医疗科技有限公司 | 一种宽带的开关键控接收机 |
Also Published As
Publication number | Publication date |
---|---|
CN113300703B (zh) | 2023-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8466713B2 (en) | Phase detection method and phase detector | |
US8837626B2 (en) | Conditional adaptation of linear filters in a system having nonlinearity | |
US8649476B2 (en) | Adjusting sampling phase in a baud-rate CDR using timing skew | |
EP1155541B1 (en) | Erasure based instantaneous loop control in a data receiver | |
US8229020B2 (en) | Integrated equalization and CDR adaptation engine with single error monitor circuit | |
US6047026A (en) | Method and apparatus for automatic equalization of very high frequency multilevel and baseband codes using a high speed analog decision feedback equalizer | |
US20160218859A1 (en) | Gear shifting from binary phase detector to pam phase detector in cdr architecture | |
US8860467B2 (en) | Biased bang-bang phase detector for clock and data recovery | |
US11070351B1 (en) | Controller and method for data communication | |
US10057050B2 (en) | Signal recovery circuit, electronic device, and signal recovery method | |
US20150103961A1 (en) | Digital frequency band detector for clock and data recovery | |
WO2005022750A1 (en) | Precision adaptive equalizer | |
US20140192935A1 (en) | Receiver with dual clock recovery circuits | |
US20110022890A1 (en) | Clock and data recovery circuit with eliminating data-dependent jitters | |
US20230208608A1 (en) | Data transition tracking for received data | |
US6643346B1 (en) | Frequency detection circuit for clock recovery | |
CN113300703B (zh) | 一种基于相位检测的自适应均衡装置及方法 | |
US10129011B2 (en) | System and method for reducing false preamble detection in a communication receiver | |
US20160072650A1 (en) | Adaptive termination tuning with biased phase detector in a serdes receiver | |
US9397674B2 (en) | Clock recovery using quantized phase error samples using jitter frequency-dependent quantization thresholds and loop gains | |
US8432960B2 (en) | Digital adaptive channel equalizer | |
US8494092B2 (en) | CDR with sigma-delta noise-shaped control | |
Dolan et al. | An adaptive edge decision feedback equalizer with 4PAM signalling | |
US20070171968A1 (en) | Binary phase detector and clock data recovery device | |
US20100208855A1 (en) | System and method of adapting precursor tap coefficient |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |