CN102164031A - 一种链路时钟恢复方法及装置 - Google Patents

Abstract

本发明实施例提供一种链路时钟恢复方法及装置，该方法包括：将模拟信号转换成数字信号后进行滤波，获取对数字信号进行滤波后的数据；根据滤波后的数据计算，产生链路相对于本地时钟的相位误差，并统计相位误差累加值；利用相位误差进行时钟恢复和滤波处理，产生频偏调整信号后，将所述频偏调整信号转换为控制电压信号；利用相位误差累加值，与预设的相位误差门限比较，产生比较结果；根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号；利用控制电压信号对所述链路恢复时钟的频率进行调整，并利用控制所述链路恢复时钟相位调整的控制信号对所述链路恢复时钟的相位进行调整，以进行时钟恢复。本发明支持在高速率或者链路有较大频偏时正确恢复出链路时钟。

Description

一种链路时钟恢复方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种链路时钟恢复方法及装置。

背景技术

四相相移键控(QPSK，Quadrature Phase Shift Keying，又称为正交相移键控)调制由于具有较好的频带利用率，在现代无线、微波、光通信、卫星通信系统中得到了广泛应用。特别，在高速的光通信领域(如：40G、100G、400G等)，频率振源的不稳定、多普勒频移，以及光链路色散(CD)、偏振旋转(SOP)、偏振模色散(PMD)和差分组延时(DGD)等影响，导致接收机接收到的载波频率与标称频率存在着偏差，在QPSK相干解调中，载波同步是影响解调性能的关键技术。

近几年，全数字调制解调技术发展迅猛，这种技术的特点是发射机全部采用数字化结构，载波同步、位定时同步和判决等工作都在DSP(Digital Signal Processing，数字信号处理)完成。数字器件运算能力的限制已不再是主要问题，许多原来受运算速度限制的克服频偏的方案，如FFT(快速傅里叶变换)与数字锁相环法用数字器件已经可以实现。

常用的QPSK载波恢复锁相环有：M次方环、松尾环等。采用锁相环设计方法，可以使得带宽很窄，从而通过噪声获得较纯的载波。但是当环路带宽很窄时，将引起捕获带宽变窄，捕获时间变长等问题，对于较大频偏将导致系统无法工作。

松尾环是采用算术运算和逻辑运算的方法，对正交解调输出的两路基带信号进行非线性处理，产生误差控制信号，通过环路滤波，控制本地NCO(Numerical Controlled Oscillator，数控振荡器)，完成相干载波恢复，适用于低信噪比情况下的解调。改进的松尾环将鉴相器和环路滤波器用数字电路实现，改变传统的模拟电路实现方法。

在实现本发明过程中，发明人发现现有技术中至少存在如下问题：现有方案主要缺点如下：1、在高数据速率下(例如：40G/100G/400G)，现有方案不能消除链路的影响，从而无法恢复出正确的时钟；2、当链路有较大频偏时，现有方案无法正确恢复出时钟。

发明内容

本发明实施例提供一种链路时钟恢复方法及装置，支持在高速率或者链路有较大频偏时正确恢复出链路时钟。

一方面，本发明实施例提供了一种链路时钟恢复方法，所述方法包括：将模拟信号转换成数字信号后进行滤波，获取对所述数字信号进行滤波后的数据；根据所述滤波后的数据计算，产生链路相对于本地时钟的相位误差，并统计相位误差累加值；利用所述相位误差进行时钟恢复和滤波处理，产生频偏调整信号后，将所述频偏调整信号转换为控制电压信号；利用所述相位误差累加值，与预设的相位误差门限比较，产生比较结果；根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号；利用所述控制电压信号对所述链路恢复时钟的频率进行调整，并利用所述控制所述链路恢复时钟相位调整的控制信号对所述链路恢复时钟的相位进行调整，以进行时钟恢复。

另一方面，本发明实施例提供了一种链路时钟恢复装置，所述装置包括依次相连的模数转换器ADC、相位调整单元、滤波单元、时钟相位鉴相单元、时钟恢复和滤波处理单元、低通滤波器、压控振荡器，所述压控振荡器与所述ADC相连，所述时钟相位鉴相单元还与所述相位调整单元相连，其中：所述ADC，用于将模拟信号转换成数字信号；所述滤波单元，用于对所述数字信号进行滤波；所述时钟相位鉴相单元，用于获取对所述数字信号进行滤波后的数据；根据所述滤波后的数据计算，产生链路相对于本地时钟的相位误差，并统计相位误差累加值；利用所述相位误差累加值，与预设的相位误差门限比较，产生比较结果；根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号；所述时钟恢复和滤波处理单元，用于利用所述相位误差进行时钟恢复和滤波处理，产生频偏调整信号；所述低通滤波器，用于将所述频偏调整信号转换为控制电压信号；所述压控振荡器，用于利用所述控制电压信号对所述链路恢复时钟的频率进行调整；所述相位调整单元，用于利用所述控制所述链路恢复时钟相位调整的控制信号对所述链路恢复时钟的相位进行调整，以进行时钟恢复。

上述技术方案具有如下有益效果：因为采用将模拟信号转换成数字信号后进行滤波，获取对所述数字信号进行滤波后的数据；根据所述滤波后的数据计算，产生链路相对于本地时钟的相位误差，并统计相位误差累加值；利用所述相位误差进行时钟恢复和滤波处理，产生频偏调整信号后，将所述频偏调整信号转换为控制电压信号；利用所述相位误差累加值，与预设的相位误差门限比较，产生比较结果；根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号；利用所述控制电压信号对所述链路恢复时钟的频率进行调整，并利用所述控制所述链路恢复时钟相位调整的控制信号对所述链路恢复时钟的相位进行调整，以进行时钟恢复的技术手段，所以支持在高速率或者链路有较大频偏时正确恢复出链路时钟。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一种链路时钟恢复方法流程图；

图2为本发明实施例一种链路时钟恢复装置结构示意图；

图3为本发明实施例时钟相位鉴相单元结构示意图；

图4为本发明应用实例一种链路时钟恢复装置结构示意图；

图5为本发明应用实例ADC过采样M个数据粗调整示意图；

图6为本发明应用实例ADC欠采样M个数据粗调整示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，为本发明实施例一种链路时钟恢复方法流程图，所述方法包括：

101、将模拟信号转换成数字信号后进行滤波，获取对所述数字信号进行滤波后的数据。

102、根据所述滤波后的数据计算，产生链路相对于本地时钟的相位误差，并统计相位误差累加值。

103、利用所述相位误差进行时钟恢复和滤波处理，产生频偏调整信号后，将所述频偏调整信号转换为控制电压信号。

104、利用所述相位误差累加值，与预设的相位误差门限比较，产生比较结果。

其中，所述预设的相位误差门限包括相位误差最大门限和相位误差最小门限。

105、根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号。

其中，所述根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号，可以包括：当所述相位误差累加值大于所述相位误差最大门限，表示模数转换器ADC采样时钟频率比所述链路数据时钟频率低，所述ADC欠采样，则在所述将模拟信号转换成数字信号后进行滤波前的数据中插入预先设置的调整步长个数据，利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。

其中，所述根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号，可以包括：当所述相位误差累加值小于所述相位误差最小门限，表示模数转换器ADC采样时钟频率比所述链路数据时钟频率高，所述ADC过采样，则在所述将模拟信号转换成数字信号后进行滤波前的数据中丢弃预先设置的调整步长个数据，利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。

其中，所述根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号，可以包括：当所述相位误差累加值位于所述相位误差最大门限与所述相位误差最小门限之间时，表示ADC未发生过采样和欠采样，则对数据流不处理，直接输出，进行后续的相位微调操作：利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。

106、利用所述控制电压信号对所述链路恢复时钟的频率进行调整，并利用所述控制所述链路恢复时钟相位调整的控制信号对所述链路恢复时钟的相位进行调整，以进行时钟恢复。

本发明上述方法实施例提出一种采用滤波，然后进行时钟鉴相、频偏调整、相位调整消除链路大频偏的方法，通过鉴相误差对输入信号进行调整和滤波，消除链路的频差和相差，支持在高速率或者链路有较大频偏时正确恢复出链路时钟。

与上述方法实施例对应，如图2所示，为本发明实施例一种链路时钟恢复装置结构示意图，所述装置包括依次相连的模数转换器ADC、相位调整单元、滤波单元、时钟相位鉴相单元、时钟恢复和滤波处理单元、低通滤波器(LPF，Low Pass Filter)、压控振荡器(VCO，Voltage-Controlled Oscillator)，所述压控振荡器与所述ADC相连，所述时钟相位鉴相单元还与所述相位调整单元相连，其中：

所述ADC，用于将模拟信号转换成数字信号；

所述滤波单元，用于对所述数字信号进行滤波；

所述时钟相位鉴相单元，用于获取对所述数字信号进行滤波后的数据；根据所述滤波后的数据计算，产生链路相对于本地时钟的相位误差，并统计相位误差累加值；利用所述相位误差累加值，与预设的相位误差门限比较，产生比较结果；根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号；

所述时钟恢复和滤波处理单元，用于利用所述相位误差进行时钟恢复和滤波处理，产生频偏调整信号；

所述低通滤波器，用于将所述频偏调整信号转换为控制电压信号；

所述压控振荡器，用于利用所述控制电压信号对所述链路恢复时钟的频率进行调整；

所述相位调整单元，用于利用所述控制所述链路恢复时钟相位调整的控制信号对所述链路恢复时钟的相位进行调整，以进行时钟恢复。

可选的，所述预设的相位误差门限包括相位误差最大门限和相位误差最小门限。如图3所示，为本发明实施例时钟相位鉴相单元结构示意图。所述时钟相位鉴相单元还包括第一时钟相位鉴相模块，用于当所述时钟相位鉴相单元判定所述相位误差累加值大于所述相位误差最大门限，表示模数转换器ADC采样时钟频率比所述链路数据时钟频率低，所述ADC欠采样，则在所述将模拟信号转换成数字信号后进行滤波前的数据中插入预先设置的调整步长个数据，利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。所述时钟相位鉴相单元还包括第二时钟相位鉴相模块，用于当所述时钟相位鉴相单元判定所述相位误差累加值小于所述相位误差最小门限，表示模数转换器ADC采样时钟频率比所述链路数据时钟频率高，所述ADC过采样，则在所述将模拟信号转换成数字信号后进行滤波前的数据中丢弃预先设置的调整步长个数据，利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。所述时钟相位鉴相单元还包括第三时钟相位鉴相模块，用于当所述时钟相位鉴相单元判定所述相位误差累加值位于所述相位误差最大门限与所述相位误差最小门限之间时，表示ADC未发生过采样和欠采样，则对数据流不处理，直接输出，进行后续的相位微调操作：利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。

本发明上述装置实施例提出一种采用滤波，然后进行时钟鉴相、频偏调整、相位调整消除链路大频偏的方法，通过鉴相误差对输入信号进行调整和滤波，消除链路的频差和相差，支持在高速率或者链路有较大频偏时正确恢复出链路时钟。

如图4所示，为本发明应用实例一种链路时钟恢复装置结构示意图。设发送端经过调制的QPSK信号r(t)为：

r(t)＝a(t)cos(ωct+θ)+b(t)sin(ωct+θ)       (1)

其中a(t)、b(t)分别为I，Q路的基带信号；ωc为载波的角频率；θ为载波的初始相位。

由于传输过程中的频率漂移产生频差Δω，接收到的QPSK信号可表示为：

本地频偏调整控制单元控制混频器产生标称载波cos(ωct+β)和sin(ωct+β)，与接收到的QPSK信号r(t)′进行混频，再通过低通滤波处理后，将接收信号分为I，Q路，数据速率降为r(t)′的一半。I，Q路数据为：

I(t)＝[-c(t)sin(σ+Δωt)+d(t)cos(σ+Δωt)]/2   (3)

Q(t)＝[c(t)cos(σ+Δωt)+d(t)sin(σ+Δωt)]/2    (4)

其中，

Δω为频差，需要通过算法处理，计算出链路的频差Δω，然后通过本地频偏调整控制单元产生频率为ωc+Δω的混频信号。c(t)，d(t)表示幅值。

经过混频和滤波处理后的I和Q路信号输入ADC进行模数转换，ADC采用2倍频采样。ADC转换后的数据为：

R(n)＝I(n)′+Q(n)′j                        (5)

其中，n为正整数，ADC转换后的采样数据的序号，I(n)′，Q(n)′为ADC转换后的数据，量化位宽为N bit(例如，用8bit数字信号表示模拟域中的一个信号)。

由于本地频偏控制单元并没有消除链路的频偏，实际上ADC输入数据的频偏大小为Δω，为了能够正确恢复和跟踪链路的时钟，ADC的采样时钟需要跟踪链路时钟。设经过ADC采样量化后的数据序列为：

R(1)，R(2)，R(3)，R(4)，R(5)，R(6)，...，R(n-1)，...(6)

当ADC采样时钟频率高于链路数据频率，则ADC(模数转换器)就会过采样，当ADC的采样时钟频率低于链路数据实际频率，则ADC就会欠采样。为了消除过采样和欠采样，以及ADC采样引入的相差σ的影响，本专利采用时域相位粗调整和相位微调算法来消除该影响。

由经过频域滤波或时域滤波后的数据，采用通用的Gardner/Godard算法计算出链路的相位误差phase_err，通过对phase_err处理，控制相位粗调和微调功能。算法如下：

设相位误差门限为phase_minth，phase_maxth，当相位误差累加值phase_sum大于相位误差最大门限phase_maxth，则表示ADC采样时钟频率比链路数据时钟频率低，ADC欠采样，需要在R(n)序列中插入M个数据，M为预先设置的调整步长(例如：1，表示每次调整一个符号)，取正整数，然后，phase_sum＝phase_sum-M×mu1+phase_err×mu2，mu1，mu2为预先设置的调整系数(小数)，同时，计算相位微调系数τ，τ＝phase_sum×mu3+deskew i/q，mu3为预先设置的调整系数(小数)；当相位误差累加值phase_sum小于相位误差最小门限phase_minth，则表示ADC采样时钟频率比链路数据时钟频率高，ADC过采样，需要在R(n)序列中丢弃M个数据，M为调整步长，取正整数，然后，phase_sum＝phase_sum+M×mu1+phase_err×mu2，mu1，mu2为预先设置的调整系数(小数)，同时，计算相位微调系数τ，τ＝phase_sum×mu3+deskew i/q，mu3为预先设置的调整系数(小数)，deskew i/q是预先设置的I与Q的固定相位差。

相位微调滤波器系数μ(n)由τ计算而来，n＝2～N，计算方法可以采用多项式拟合的方法求解该波器的系数。通常为了逻辑实现简单，常采用2阶、3阶、4阶、5阶插值拟合滤波器。例如，当N＝4时，可以采用下列计算方法计算μ(1)、μ(2)、μ(3)、μ(4)。

$u\left(1\right)=-\frac{{\mathrm{\τ}}^3}{6}+\frac{\mathrm{\τ}}{6},$ $u\left(2\right)=\frac{{\mathrm{\τ}}^3}{2}+\frac{{\mathrm{\τ}}^2}{Z}-\mathrm{\τ},$ $u\left(3\right)=-\frac{{\mathrm{\τ}}^3}{2}-{\mathrm{\τ}}^2+\frac{\mathrm{\τ}}{2}+1,$ $u\left(4\right)=\frac{{\mathrm{\τ}}^3}{6}+\frac{{\mathrm{\τ}}^2}{2}+\frac{\mathrm{\τ}}{3}$

则滤波函数如下

Y(n)＝μ(1)X(n)+μ(2)X(n+1)+μ(3)X(n+2)+μ(4)X(n+3)       (7)

其中，X(n)为经过相位粗调后的数据，例如R(n)’。

ADC过采样时算法实现如下(M＝2)：

如图5所示，为本发明应用实例ADC过采样M个数据粗调整示意图，当某一个n+1时刻，发生ADC过采样事件，需要进行相位粗调整M数据，则从此时刻开始，依次丢弃M个数据，然后从第n+M+1数据开始新的相位微调计算。

Y(n)＝μ(1)R(n)’+μ(2)R(n+1)’+μ(3)R(n+3)’+...+μ(N)R(n+N)’(8)

其中，N为滤波器长度。

即当过采样时，采用上述算法后，实际上Y(n+1)和Y(n+2)两个值丢弃。

ADC欠采样时算法实现如下(M＝2)：

如图6所示，为本发明应用实例ADC欠采样M个数据粗调整示意图，当某一个n+3时刻，发生ADC欠采样事件，需要进行相位粗调整M数据，则从此时刻开始，依次向前插入M个数据，然后从第n+3数据开始新的相位微调计算(相对R(n)′的序号)。

Y(n)＝μ(1)R(n)’+μ(2)R(n+1)’+μ(3)R(n+3)’+...+μ(N)R(n+N)’(9)

其中，N为滤波器长度。

即当欠采样时，采用上述算法后，等效Y(n+1)和Y(n+2)重复计算了一次，但是两次计算的系数μ不同。

当未发生过采样和欠采样时，原始数据R(n)不做任何处理，直接进行微调计算。需要说明的是，公式(8)和公式(9)是一样的，相位微调采用同一个公式，只是随着相位不同，其滤波系数不一样(随着相位实时变化)。

微调计算以后的数据，进行频域或时域滤波处理(例如：时域卷积滤波或频域傅立叶变换)，消除链路色散的影响。时钟相位鉴相单元采用通用的Gardner/Godard相位鉴相算法对滤波后的数据进行时钟相位鉴相处理，计算出链路相对于本地时钟的相位误差phase_err，对相位误差phase_err进行处理，产生控制相位粗调和微调的控制信号(包含：相位移位的方向和滤波系数μ(n))；同时输出相位误差给时钟恢复和滤波单元，由该单元滤波处理后(例如，采用α滤波器进行滤波)，输出控制信号控制VCO产生对应频率的时钟作为ADC采样时钟，从而构成了时钟恢复和跟踪环路。

本发明上述装置实例提出一种采用滤波，然后进行时钟鉴相、频偏调整、相位调整消除链路大频偏的方法，通过鉴相误差对输入信号进行调整和滤波，消除链路的频差和相差，支持在高速率或者链路有较大频偏时正确恢复出链路时钟。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关硬件来完成，所述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，包括上述全部或部分步骤，所述的存储介质，如：ROM/RAM、磁盘、光盘等。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种链路时钟恢复方法，其特征在于，所述方法包括：

将模拟信号转换成数字信号后进行滤波，获取对所述数字信号进行滤波后的数据；

根据所述滤波后的数据计算，产生链路相对于本地时钟的相位误差，并统计相位误差累加值；

利用所述相位误差进行时钟恢复和滤波处理，产生频偏调整信号后，将所述频偏调整信号转换为控制电压信号；

利用所述相位误差累加值，与预设的相位误差门限比较，产生比较结果；

根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号；

利用所述控制电压信号对所述链路恢复时钟的频率进行调整，并利用所述控制所述链路恢复时钟相位调整的控制信号对所述链路恢复时钟的相位进行调整，以进行时钟恢复。

2.如权利要求1所述方法，其特征在于，所述预设的相位误差门限包括相位误差最大门限和相位误差最小门限。

3.如权利要求2所述方法，其特征在于，所述根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号，包括：

当所述相位误差累加值大于所述相位误差最大门限，表示模数转换器ADC采样时钟频率比所述链路数据时钟频率低，所述ADC欠采样，则在所述将模拟信号转换成数字信号后进行滤波前的数据中插入预先设置的调整步长个数据，利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。

4.如权利要求2所述方法，其特征在于，所述根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号，包括：

当所述相位误差累加值小于所述相位误差最小门限，表示模数转换器ADC采样时钟频率比所述链路数据时钟频率高，所述ADC过采样，则在所述将模拟信号转换成数字信号后进行滤波前的数据中丢弃预先设置的调整步长个数据，利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。

5.如权利要求2所述方法，其特征在于，所述根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号，包括：

当所述相位误差累加值位于所述相位误差最大门限与所述相位误差最小门限之间时，表示ADC未发生过采样和欠采样，利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。

6.一种链路时钟恢复装置，其特征在于，所述装置包括依次相连的模数转换器ADC、相位调整单元、滤波单元、时钟相位鉴相单元、时钟恢复和滤波处理单元、低通滤波器、压控振荡器，所述压控振荡器与所述ADC相连，所述时钟相位鉴相单元还与所述相位调整单元相连，其中：

所述ADC，用于将模拟信号转换成数字信号；

所述滤波单元，用于对所述数字信号进行滤波；

所述时钟相位鉴相单元，用于获取对所述数字信号进行滤波后的数据；根据所述滤波后的数据计算，产生链路相对于本地时钟的相位误差，并统计相位误差累加值；利用所述相位误差累加值，与预设的相位误差门限比较，产生比较结果；根据所述比较结果计算，产生控制所述链路恢复时钟相位调整的控制信号；

所述时钟恢复和滤波处理单元，用于利用所述相位误差进行时钟恢复和滤波处理，产生频偏调整信号；

所述低通滤波器，用于将所述频偏调整信号转换为控制电压信号；

所述压控振荡器，用于利用所述控制电压信号对所述链路恢复时钟的频率进行调整；

所述相位调整单元，用于利用所述控制所述链路恢复时钟相位调整的控制信号对所述链路恢复时钟的相位进行调整，以进行时钟恢复。

7.如权利要求6所述装置，其特征在于，所述预设的相位误差门限包括相位误差最大门限和相位误差最小门限。

8.如权利要求7所述装置，其特征在于，所述时钟相位鉴相单元还包括第一时钟相位鉴相模块，用于当所述时钟相位鉴相单元判定所述相位误差累加值大于所述相位误差最大门限，表示模数转换器ADC采样时钟频率比所述链路数据时钟频率低，所述ADC欠采样，则在所述将模拟信号转换成数字信号后进行滤波前的数据中插入预先设置的调整步长个数据，利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。

9.如权利要求7所述装置，其特征在于，所述时钟相位鉴相单元还包括第二时钟相位鉴相模块，用于当所述时钟相位鉴相单元判定所述相位误差累加值小于所述相位误差最小门限，表示模数转换器ADC采样时钟频率比所述链路数据时钟频率高，所述ADC过采样，则在所述将模拟信号转换成数字信号后进行滤波前的数据中丢弃预先设置的调整步长个数据，利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。

10.如权利要求7所述装置，其特征在于，所述时钟相位鉴相单元还包括第三时钟相位鉴相模块，用于当所述时钟相位鉴相单元判定所述相位误差累加值位于所述相位误差最大门限与所述相位误差最小门限之间时，表示ADC未发生过采样和欠采样，利用所述相位误差累加值、预先设置的调整系数和预先设置的固定相位差进行调整计算，产生控制所述链路恢复时钟相位调整的控制信号。

Images