CN111212007A - 一种通用600Mbps中速解调器实现方法及调制解调器 - Google Patents

一种通用600Mbps中速解调器实现方法及调制解调器 Download PDF

Info

Publication number
CN111212007A
CN111212007A CN202010309394.4A CN202010309394A CN111212007A CN 111212007 A CN111212007 A CN 111212007A CN 202010309394 A CN202010309394 A CN 202010309394A CN 111212007 A CN111212007 A CN 111212007A
Authority
CN
China
Prior art keywords
signal
parallel
sampling
frequency
intermediate frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010309394.4A
Other languages
English (en)
Inventor
王维
叶云涛
张吉林
李文军
陈开国
陈世朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ksw Technologies Co ltd
Chengdu New Power Software Co Ltd
Original Assignee
Ksw Technologies Co ltd
Chengdu New Power Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ksw Technologies Co ltd, Chengdu New Power Software Co Ltd filed Critical Ksw Technologies Co ltd
Priority to CN202010309394.4A priority Critical patent/CN111212007A/zh
Publication of CN111212007A publication Critical patent/CN111212007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明公开了一种通用600Mbps中速解调器实现方法及调制解调器，对输入的中频信号通过模数转换器采样后进行数字下变频并采用自动增益控制进行功率动态调整，输出零中频信号；并行匹配滤波器滤除带外杂波，得到并行输出信号
Figure 78411DEST_PATH_IMAGE002
；鉴相器输出误差信号经过环路滤波器得到数控振荡器频率控制字，数控振荡器产生载波信号，与
Figure 589027DEST_PATH_IMAGE004
信号相乘，完成载波同步；同步后的信号通过并行插值器得到插值数据；并行定时误差检测器根据插值数据输出误差信号，将误差信号求和取均值输入到环路滤波器模块；数控振荡器根据环路滤波器的输出计算出4路小数插值间隔和4路输出使能信号
Figure 368764DEST_PATH_IMAGE006
，得到理想采样时刻的数字基带信号；通过均衡器消除码间干扰，通过解映射完成信号的解调。

Description

一种通用600Mbps中速解调器实现方法及调制解调器
技术领域
本发明涉及通信领域，具体是一种通用600Mbps中速解调器实现方法及调制解调器。
背景技术
通用600Mbps中速调制解调器是为了适应中速数传分系统测试联试需求而设计，能够解调中速数传分系统输出、经过变频后的中频调制信号，提供载波测试及信号质量分析、监视功能，以及模拟仿真功能。
发明内容
本发明的目的在于克服现有技术的不足，提供一种通用600Mbps中速解调器实现方法，包括，
对输入的中频信号通过模数转换器采样后进行数字下变频得到零中频信号，对零中频信号采用自动增益控制进行功率动态调整，输出稳定零中频信号；
稳定零中频信号通过并行匹配滤波器滤除带外杂波，得到并行输出信号
Figure 746467DEST_PATH_IMAGE002
；
并行载波同步，鉴相器输出误差信号经过环路滤波器得到数控振荡器频率控制字，根据频率控制字，数控振荡器产生同相和正交两路载波信号，与输入的
Figure 724919DEST_PATH_IMAGE002
信号相乘，完成载波同步；
并行定时同步，完成载波同步后的信号的同向分量输入到I路并行插值器，正交分量输入到Q路并行插值器，每路插值器根据4路输入和数控振荡器产生的4路小数间隔
Figure 353346DEST_PATH_IMAGE004
，得到4路插值数据；并行定时误差检测器根据4路插值数据输出4路定时误差值，将4路定时误差值求和取均值输入到环路滤波器模块；数控振荡器根据环路滤波器的输出计算出4路小数插值间隔
Figure 671326DEST_PATH_IMAGE006
和4路输出使能信号
Figure 94217DEST_PATH_IMAGE008
；
Figure 12495DEST_PATH_IMAGE010
为最佳采样点
Figure 460925DEST_PATH_IMAGE012
的有效标识，完成并行定时同步，得到理想采样时刻的数字基带信号；
通过均衡器对数字基带信号进行码间干扰消除，消除码间干扰后通过解映射对数字基带信号进行映射，得到0、1比特流，完成信号的解调。
进一步的，所述的零中频信号为如下所示：
输入信号为：
Figure 148258DEST_PATH_IMAGE014
采样频率为：
Figure 758362DEST_PATH_IMAGE016
则得到的采样序列为：
Figure 429515DEST_PATH_IMAGE018
其中
Figure 212794DEST_PATH_IMAGE020
Figure 754634DEST_PATH_IMAGE022
分别为输入信号的I路和Q路信息数据，
Figure 738902DEST_PATH_IMAGE024
为输入信号的中心频率,
Figure 897351DEST_PATH_IMAGE026
和
Figure 416145DEST_PATH_IMAGE028
分别为输入信号的频率偏差和瞬时相位，
Figure 812491DEST_PATH_IMAGE030
分别为同相分量和正交分量序列，
Figure 279244DEST_PATH_IMAGE032
为剩余瞬时相位偏差；
则，
Figure 144563DEST_PATH_IMAGE034
Figure 659858DEST_PATH_IMAGE036
令
Figure 176290DEST_PATH_IMAGE038
；
则：
Figure 17207DEST_PATH_IMAGE040
Figure 166560DEST_PATH_IMAGE042
和
Figure 751125DEST_PATH_IMAGE044
两个序列即分别为同相分量
Figure 122064DEST_PATH_IMAGE046
和正交分量
Figure 619035DEST_PATH_IMAGE048
的2倍抽取序列，通过两个延时滤波器
Figure 442635DEST_PATH_IMAGE050
和
Figure 627628DEST_PATH_IMAGE052
进行矫正，这两个延时滤波器频率响应满足：
Figure 338226DEST_PATH_IMAGE054
对
Figure 520946DEST_PATH_IMAGE042
和
Figure 894159DEST_PATH_IMAGE044
进行滤波，得到
Figure 571259DEST_PATH_IMAGE056
和
Figure 385631DEST_PATH_IMAGE058
这两个具有相同延时因子的正交信号；
Figure 4831DEST_PATH_IMAGE060
和
Figure 803023DEST_PATH_IMAGE058
即为零中频信号，采用1:4的串并转换，将零中频信号中同相分量和正交分量由串行数据转换为并行数据。
进一步的，所述的对零中频信号通过自动增益控制进行功率动态调整，采用如下方法：
设输入中频信号
Figure 80552DEST_PATH_IMAGE062
经ADC采样后为序列长为L的采样序列
Figure DEST_PATH_IMAGE064
，长度为
Figure DEST_PATH_IMAGE066
的序列平方求和
Figure DEST_PATH_IMAGE068
：
Figure DEST_PATH_IMAGE070
求平均
Figure DEST_PATH_IMAGE072
，基带增益
Figure DEST_PATH_IMAGE074
做如下调整：
Figure DEST_PATH_IMAGE076
Figure DEST_PATH_IMAGE078
分别为自动增益控制的最小功率调整门限和最大功率调整门限；
进一步的，所述的并行插值器为立方插值器，是基于前后4个采样点进行内插，
Figure DEST_PATH_IMAGE080
为相应的内插基点集合，
Figure DEST_PATH_IMAGE082
和
Figure DEST_PATH_IMAGE084
之间归一化小数间隔为
Figure DEST_PATH_IMAGE086
，则采样点对应的并行插值器系数
Figure DEST_PATH_IMAGE088
为：
Figure DEST_PATH_IMAGE090
其中
Figure DEST_PATH_IMAGE092
，
Figure DEST_PATH_IMAGE094
为当前采样点，
Figure DEST_PATH_IMAGE096
依次分别为
Figure DEST_PATH_IMAGE098
前3个采样点，将并行插值器分解为4路4抽头系数滤波器，
Figure DEST_PATH_IMAGE100
分别表示4路4抽头系数，即分别对应并行插值滤波器系数
Figure DEST_PATH_IMAGE102
得到输出为：
Figure DEST_PATH_IMAGE104
4路输入
Figure DEST_PATH_IMAGE106
输入并行插值器，再与系数
Figure DEST_PATH_IMAGE108
相乘，相乘结果相加得到对应的4路插值数据输出：
Figure DEST_PATH_IMAGE110
。
进一步的，所述的定时误差值采用如下公式：
Figure DEST_PATH_IMAGE112
根据4路插值数据得到4路定时误差值；每个符号由两个采样点来计算定时误差，每个符号得到一个定时误差值，其中
Figure DEST_PATH_IMAGE114
表示第
Figure DEST_PATH_IMAGE116
个符号采样点，
Figure DEST_PATH_IMAGE118
表示第
Figure 621867DEST_PATH_IMAGE116
个符号和第
Figure DEST_PATH_IMAGE120
个符号之间的采样点，正常采样时
Figure DEST_PATH_IMAGE122
的值小于0，其中间点
Figure DEST_PATH_IMAGE124
的值等于0；采样滞后时
Figure DEST_PATH_IMAGE126
的值小于0，其中间点
Figure DEST_PATH_IMAGE128
的值小于0；采样超前时
Figure DEST_PATH_IMAGE130
的值小于0，其中间点
Figure DEST_PATH_IMAGE132
的值大于0。
进一步的，所述的并行载波同步包括如下过程：
设输入参考信号
Figure DEST_PATH_IMAGE134
为：
Figure DEST_PATH_IMAGE136
Figure DEST_PATH_IMAGE138
为输入参考信号的角频率；
Figure DEST_PATH_IMAGE140
为相位；
数控振荡器输出信号
Figure DEST_PATH_IMAGE142
为：
Figure DEST_PATH_IMAGE144
将
Figure 189465DEST_PATH_IMAGE134
和
Figure 474953DEST_PATH_IMAGE142
相乘得到：
Figure DEST_PATH_IMAGE146
Figure DEST_PATH_IMAGE148
通过匹配滤波器之后，滤除高频分量，得到：
Figure DEST_PATH_IMAGE150
设
Figure DEST_PATH_IMAGE152
，上式可写为：
Figure DEST_PATH_IMAGE154
此为鉴相特性函数；
设
Figure DEST_PATH_IMAGE156
为通过匹配滤波器后的基带信号，表达式为：
Figure DEST_PATH_IMAGE158
其中
Figure DEST_PATH_IMAGE160
为发送端载波和本地载波由于频差相差产生的相角差值；鉴相器输出的相位误差检测信号
Figure DEST_PATH_IMAGE162
为：
Figure 634801DEST_PATH_IMAGE164
载波同步过程中，鉴相器输出误差信号经过环路滤波器得到数控振荡器频率控制字，通过频率控制字改变数控振荡器输出信号频率，使相位误差逐渐减小，最后趋近于零，达到载波同步。
进一步的，所述的环路滤波器采用二阶环路滤波器，其Z域增益函数为：
Figure 689344DEST_PATH_IMAGE166
其中，
Figure 153078DEST_PATH_IMAGE168
分别为比例常数和积分常数，通过调整
Figure 457021DEST_PATH_IMAGE170
来调整环路滤波器性能；
Figure 528882DEST_PATH_IMAGE168
计算公式为：
Figure 188665DEST_PATH_IMAGE172
Figure 54989DEST_PATH_IMAGE174
Figure 111807DEST_PATH_IMAGE176
为二阶环路滤波器阻尼系数，
Figure 472512DEST_PATH_IMAGE178
为信号频率，
Figure 236069DEST_PATH_IMAGE180
为环路增益，
Figure 273295DEST_PATH_IMAGE182
为环路带宽。
进一步的，所述的均衡器采用线性自适应滤波器方法，是通过调整滤波器的加权系数，使滤波器的输出信号与期望信号之间的均方误差缩小，达到预定范围，包括如下过程:
输入信号为
Figure 20671DEST_PATH_IMAGE184
，滤波器加权向量为
Figure 185068DEST_PATH_IMAGE186
，误差输出为
Figure 599868DEST_PATH_IMAGE188
，均衡器的输出信号为
Figure 73575DEST_PATH_IMAGE190
，期望输出为
Figure 590138DEST_PATH_IMAGE192
，则有:
Figure 276335DEST_PATH_IMAGE194
滤波器加权矢量迭代公式为：
Figure 280063DEST_PATH_IMAGE196
式中,
Figure 206561DEST_PATH_IMAGE198
为自适应滤波器的收敛因子；自适应迭代下一时刻的加权系数矢量由当前时刻的加权系数加上以误差函数为比例因子的输入矢量得到，通过不断的迭代，使滤波器的输出信号与期望信号之间的均方误差不断缩小，直到达到预定误差范围内。
进一步的，所述的数控振荡器根据得到的定时误差计算出小数插值间隔
Figure 397371DEST_PATH_IMAGE200
和插值使能指示
Figure 100002_DEST_PATH_IMAGE201
；
数控振荡器采用如下公式：
Figure 100002_DEST_PATH_IMAGE203
其中，
Figure DEST_PATH_IMAGE205
为取模函数，
Figure DEST_PATH_IMAGE207
的值介于
Figure DEST_PATH_IMAGE209
区间；
Figure 372412DEST_PATH_IMAGE207
表示第m时刻时数控振荡器中的寄存器值；
Figure DEST_PATH_IMAGE211
为数控振荡器控制字，即数控振荡器调整的相位步长，为定时误差信号经过环路滤波器滤波后的输出值；寄存器
Figure 303415DEST_PATH_IMAGE207
值每个采样周期都减一次
Figure 853346DEST_PATH_IMAGE211
，每当出现一次过零点，则产生一次插值脉冲，即
Figure 797031DEST_PATH_IMAGE201
信号，
Figure 638079DEST_PATH_IMAGE213
信号与并行插值器输出相与，得到所需的最佳采样点，即最佳采样点
Figure DEST_PATH_IMAGE215
；
小数间隔
Figure 616399DEST_PATH_IMAGE200
计算包括如下过程：
1)计算中间变量
Figure 150280DEST_PATH_IMAGE217
;
2)判断
Figure 581261DEST_PATH_IMAGE219
的正负，若
Figure 412951DEST_PATH_IMAGE221
，则
Figure 730931DEST_PATH_IMAGE223
；
3)若
Figure 684981DEST_PATH_IMAGE225
，则
Figure 337679DEST_PATH_IMAGE227
；
当
Figure 520530DEST_PATH_IMAGE229
时，产生插值脉冲
Figure 207863DEST_PATH_IMAGE213
；
根据相似三角形关系可得：
Figure 270497DEST_PATH_IMAGE231
则小数间隔
Figure 161223DEST_PATH_IMAGE200
：
Figure 865874DEST_PATH_IMAGE233
其中的
Figure 204452DEST_PATH_IMAGE235
为码元速率。
一种通用600Mbps中速调制解调器，包括主控模块、背板模块、基带处理模块、中频电路模块，所述的主控模块与所述的背板模块连接，所述的基带处理模块、中频电路模块分别于所述的背板模块连接；
所述的基带处理模块包括发射机基带模块和接收机基带模块，所述的发射机基带模块实现宽带数据调制发射，通过调整发射信号信噪比、多普勒频移等实现信号模拟验证；
所述的接收机基带模块用于接收模拟中频信号，并实现信号的实时解调、解帧、解码，最终完成信息的恢复；
所述的中频电路模块包括中频发射通道模块、中频接收通道模块和频率综合器，所述的中频发射通道模块用于滤除基带处理模块生成的中频模拟信号谐波和杂波，并进行功率调节；所述的中频接收通道模块用于滤除输入的中频模拟信号谐波和杂波，并实现自动增益控制；所述的频率综合器支持内部参考信号和外部参考信号，为基带处理模块提供采样时钟信号。
本发明的有益效果是：采用中频直接采样，在数字域实现下变频，避免了传统方式使用模拟下变频引入的失真，具备优异的载漏、镜像抑制性能。本方案中，位同步只需要2倍于符号率的采样速率，对于宽带信号的处理，具有巨大优势，一方面降低了对高速硬件的依赖，另一方面降低了逻辑设计复杂度。相较于传统的高倍过采样方案，性能上并没有损失，却简化了设计。
对于不同符号速率信号的处理，传统方式是通过改变ADC采样时钟来实现，这种方法需要实时调节ADC采样速率，外围电路复杂，稳定性也不高，本方案引入数字小数倍变采样率滤波器，从而不用调整采样时钟，在数字域即可完成任意采样速率的变换，在可靠性稳定性上有大幅度提升。
附图说明
图1为一种通用600Mbps中速解调器实现方法；
图2为宽带中频正交采样数字零中频接收方案示意图；
图3为采样率分配示意图；
图4为拉格朗日插值器的并行结构示意图；
图5为全数字并行定时同步示意图；
图6为定时同步的并行化处理示意图；
图7为自动增益控制示意图；
图8数控振荡器工作原理示意图；
图9为一种通用600Mbps中速调制解调器示意图；
图10为接收机基带板原理图；
图11为中频发射通道原理图；
图12为中频接收通道原理图；
图13为频率综合器原理图；
图14为发射机原理示意图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1所示，设宽带中频输入信号为：
Figure 454299DEST_PATH_IMAGE237
其中，
Figure 816010DEST_PATH_IMAGE239
分别为I路和Q路信息数据，
Figure DEST_PATH_IMAGE241
和
Figure DEST_PATH_IMAGE243
分别为接收信号的频率偏差和瞬时相位。设采样频率为：
Figure DEST_PATH_IMAGE245
则得到的采样序列为：
Figure DEST_PATH_IMAGE247
其中
Figure DEST_PATH_IMAGE249
Figure DEST_PATH_IMAGE251
分别为同相分量和正交分量序列，
Figure DEST_PATH_IMAGE253
为剩余瞬时相位偏差。
Figure 616695DEST_PATH_IMAGE255
Figure 13041DEST_PATH_IMAGE257
令
Figure 479794DEST_PATH_IMAGE259
；
则：
Figure 345113DEST_PATH_IMAGE261
Figure DEST_PATH_IMAGE263
和
Figure DEST_PATH_IMAGE265
两个序列分别为同相分量
Figure DEST_PATH_IMAGE267
和正交分量
Figure 204616DEST_PATH_IMAGE269
的2倍抽取序列，但
Figure 721048DEST_PATH_IMAGE263
和
Figure 358703DEST_PATH_IMAGE265
的数字谱相差一个延时因子
Figure DEST_PATH_IMAGE271
,在时域上相当于相差1/2个采样点。可采用两个延时滤波器
Figure DEST_PATH_IMAGE273
和
Figure DEST_PATH_IMAGE275
来加以矫正，只要这两个延时滤波器频率响应满足：
Figure DEST_PATH_IMAGE277
对
Figure 852263DEST_PATH_IMAGE263
和
Figure 233566DEST_PATH_IMAGE265
进行滤波，得到
Figure 355237DEST_PATH_IMAGE279
和
Figure DEST_PATH_IMAGE281
两个具有相同延时因子的正交信号。
Figure DEST_PATH_IMAGE283
和
Figure 711263DEST_PATH_IMAGE281
即为零中频信号，可由后续的零中频解调模块对数据进行解调，如图2所示的宽带中频正交采样数字零中频接收方案示意图。
具体的，输入的中频信号分别为720MHz中频，带宽最宽240MHz，根据带通采样定理，ADC采样率选取960Msps，对应I路数据和Q路数据速率为480Msps，480Msps对于FPGA处理能力来说依然太高，这里采用1:4的串并转换，将串行数据转换为并行处理，每一路速率降低为4分之1，为200Msps。如图3所示的采样率分配示意图。
本方案立方插值器，它是基于前后4个采样点（基点）进行内插的。设
Figure 269283DEST_PATH_IMAGE286
为相应的内插基点集合，
Figure 657539DEST_PATH_IMAGE288
和
Figure 424595DEST_PATH_IMAGE290
之间归一化小数间隔
Figure 607315DEST_PATH_IMAGE292
，则各基点对应的拉格朗日插值滤波器系数
Figure 183790DEST_PATH_IMAGE294
为：
Figure 844578DEST_PATH_IMAGE296
在计算出小数内插间隔
Figure 675262DEST_PATH_IMAGE298
之后，插值滤波器系数也就确定了。
可将立方插值器看成4个4抽头系数滤波器，用
Figure 825621DEST_PATH_IMAGE300
分别表示4个4抽头系数，得到输出为：
Figure 171282DEST_PATH_IMAGE302
对于并行滤波器的4路输入
Figure 635762DEST_PATH_IMAGE304
，再与系数相乘，选取相乘结果相加得到对应的4路并行输出。如图4所示。
同时得到4路输出：
Figure 570220DEST_PATH_IMAGE306
得到的4路输出和串行设计的4路输出是一致的。立方插值滤波器由4组FIR滤波器组成，并行的插值滤波器需要4组4路并行FIR滤波器结构。
并行匹配滤波器
输入序列
Figure 360321DEST_PATH_IMAGE308
通过滤波器后的输出序列为：
Figure 130962DEST_PATH_IMAGE310
由于线性相移滤波器的系数具有对称性，即
Figure 664712DEST_PATH_IMAGE312
，所以输出序列
Figure 515993DEST_PATH_IMAGE314
又可写成：
Figure 962149DEST_PATH_IMAGE316
输入信号为4路并行，同时延时处理，则可以获得
Figure 734933DEST_PATH_IMAGE318
共12个数据，同时获得4个并行输出：
Figure DEST_PATH_IMAGE320
由此可见，滤波器输出序列由串行转换为并行，可以大幅度降低输入信号样点的速率，使滤波器工作在较低的时钟频率上，提高系统的可靠性和稳定性。这种并行处理实质上是对信号样点与滤波器系数的乘法运算单元的复制，反映到实际硬件上就是对乘法器资源的复制。
上述时域并行处理滤波器原理，推广到更高阶和更多并行路数。设滤波器阶数为
Figure DEST_PATH_IMAGE322
，并行路数为
Figure DEST_PATH_IMAGE324
，
Figure DEST_PATH_IMAGE326
、
Figure 213319DEST_PATH_IMAGE324
均为2的幂次数，则并行输出序列可写为一般表达式：
Figure DEST_PATH_IMAGE328
Figure DEST_PATH_IMAGE330
在本方案中，并行匹配滤波器所需要的乘法器资源还与输入信号的采样率有关。达到同样性能的滤波器，所需长度与过采样倍数成正比。因此尽可能使输入信号的采样率降低到最低限度，滤波器的长度也可以足够短。
在本方案中，输入信号采样率为2样点/码元，所需滤波器长度为16，采用4路并行方式，所需乘法器为36个，I、Q两路一共需要乘法器72个。滤波器类型采用平方根升余弦滚降滤波器，通过引入滚降系数
Figure DEST_PATH_IMAGE332
改变传输信号的成型波形特性，减小采样脉冲误差带来的影响。其频域响应为：
Figure DEST_PATH_IMAGE334
其中
Figure DEST_PATH_IMAGE336
为滚降系数，
Figure DEST_PATH_IMAGE338
为码元速率。
该传递函数的时域响应为：
Figure DEST_PATH_IMAGE340
Figure 641412DEST_PATH_IMAGE332
的取值区间为
Figure DEST_PATH_IMAGE342
，当
Figure 304474DEST_PATH_IMAGE332
较大时，时域波形振荡起伏较小，有利于减小码间干扰和定时误差，但需要占用更多的频带资源，同时也会增加带内噪声对信号的影响；当较小时，频带利用率提高了，带内噪声也减弱了，但是波形起伏较大，对码间干扰和定时误差影响比较大，恶化系统的误码率。
定时同步（符号同步）的性能对解调器的性能具有决定性影响。对于500Mb/s以上的高速数字调制信号的解调，码元同步要求的精度很高，因为码周期很短，时钟抖动超过1/4个码元就会对解调结果产生重大影响。
本方案采用全数字定时同步方法利用信号的采样值对最佳采样点进行重新估值，从而得到正确的符号。图5为全数字并行定时同步示意图。
模拟信号经过ADC采样之后得到过采样数据
Figure DEST_PATH_IMAGE344
，插值滤波器根据
Figure DEST_PATH_IMAGE346
和数控振荡器产生的插值基点
Figure DEST_PATH_IMAGE348
和小数间隔
Figure DEST_PATH_IMAGE350
计算出最佳采样点和辅助采样点的值；定时误差检测器根据插值滤波器的输出值计算出其与最佳采样点之间的定时误差；环路滤波器是用于减小噪声对定时误差值的影响，让定时误差更加平滑；
数控振荡器则根据环路滤波器产生的相位步长产生插值基点
Figure 190653DEST_PATH_IMAGE348
和小数间隔
Figure DEST_PATH_IMAGE352
，从而完成定时同步的调整控制。
本方案将传统的串行定时同步做了1:4并行化处理，达到降低数据处理时钟同时保证实时性的需求。和串行定时同步相比，并行定时同步也包含插值滤波器、定时误差检测器、环路滤波器和数控振荡器，不过多数模块都是多路并行输入，对应多路并行输出。插值滤波器为4路并行输入、4路并行输出；定时误差检测器为4路并行输入、4路并行输出；环路滤波器为1路输入、1路输出；数控振荡器为1路输入、4路输出。如图6的定时同步的并行化处理示意图。
并行定时同步各模块的工作流程：采样数据分I、Q两路并行分别输入到I路并行插值器和Q路并行插值器，每路插值器根据4路输入和NCO产生的4路小数间隔
Figure 394101DEST_PATH_IMAGE354
，得到4路插值数据。并行定时误差检测器根据4路插值数据输出4路误差信号，将4路误差信号求和取均值输入到环路滤波器模块。数控振荡器根据环路滤波器的输出计算出4路小数插值间隔
Figure DEST_PATH_IMAGE356
和4路输出使能信号
Figure DEST_PATH_IMAGE358
。
Figure 501866DEST_PATH_IMAGE359
为最佳采样点
Figure 86562DEST_PATH_IMAGE361
的有效标识。由此可以看出，整个回路依次循环，实现并行信号的实时同步。
本方案使用的定时误差估计的算法，其特点是每个符号由两个采样点来计算定时误差，每个符号能得到一个定时误差值，其公式为：
Figure 833938DEST_PATH_IMAGE363
其中
Figure 982023DEST_PATH_IMAGE365
表示第
Figure 616398DEST_PATH_IMAGE367
个符号采样点，
Figure 824525DEST_PATH_IMAGE369
表示第
Figure 793618DEST_PATH_IMAGE367
个符号和第
Figure 558443DEST_PATH_IMAGE371
个符号之间的采样点。此式中用到了前后两个符号的采样点，以及两个符号之间的中间采样点，即误差检测器输入数据率是符号率的两倍。
正常采样时
Figure 296592DEST_PATH_IMAGE373
的值小于0，其中间点
Figure 941200DEST_PATH_IMAGE374
的值等于0；采样滞后时
Figure DEST_PATH_IMAGE376
的值小于0，其中间点
Figure 413900DEST_PATH_IMAGE374
的值小于0；采样超前时
Figure DEST_PATH_IMAGE378
的值小于0，其中间点
Figure DEST_PATH_IMAGE380
的值大于0。该算法在不同采样偏差得到不同的误差值，根据误差值就可以确定定时同步的调整方向和大小。
对于低速率串行处理方式，在获得误差信号并进行平滑滤波之后，用于控制数控振荡器。而对于高速并行处理方式，需要将每个支路同步输出的误差信号进行叠加，再进行滤波处理。采用并行定时误差估计，各个支路
Figure DEST_PATH_IMAGE382
根据当前认定的码元峰值位置估计出一个定时同步误差值，进行统计平均得到当前码元总的定时误差估计值。
Figure DEST_PATH_IMAGE384
当
Figure DEST_PATH_IMAGE386
的绝对值大于半个码元间隔时，则将下一个码元峰值的预计位置向前或向后调整一个采样间隔，否则不作调整，继续保持原来的峰值位置向前推进。
并行载波同步
载波同步环一般由三个基本部分构成：鉴相器、环路滤波器、数控振荡器，环路滤波器的作用是消除鉴相器输出信号
Figure DEST_PATH_IMAGE388
中的高频分量和噪声，减小相位噪声，提高输出信号频率的精度。鉴相器为一个比较器，它将输出信号
Figure DEST_PATH_IMAGE390
和参考信号
Figure DEST_PATH_IMAGE392
进行比较，输出鉴相电压
Figure 789606DEST_PATH_IMAGE388
。
设输入参考信号
Figure 444578DEST_PATH_IMAGE393
为：
Figure 745241DEST_PATH_IMAGE395
Figure 220084DEST_PATH_IMAGE397
为输入参考信号的角频率；
Figure 779242DEST_PATH_IMAGE399
为相位。
压控振荡器输出信号
Figure 773874DEST_PATH_IMAGE401
为：
Figure 494705DEST_PATH_IMAGE403
将
Figure 473157DEST_PATH_IMAGE405
和
Figure 304846DEST_PATH_IMAGE401
相乘得到：
Figure 668832DEST_PATH_IMAGE407
Figure 576876DEST_PATH_IMAGE409
通过匹配滤波器之后，滤除高频分量，得到：
Figure 229574DEST_PATH_IMAGE411
设
Figure 864955DEST_PATH_IMAGE413
，上式可写为：
Figure 99758DEST_PATH_IMAGE415
此为鉴相特性函数。
设
Figure 631234DEST_PATH_IMAGE417
为通过匹配滤波器后的基带信号，表达式为：
Figure 567966DEST_PATH_IMAGE419
其中
Figure 7037DEST_PATH_IMAGE421
为发送端载波和本地载波由于频差相差产生的相角差值；鉴相器输出的相位误差检测信号
Figure 28171DEST_PATH_IMAGE423
为：
Figure 527285DEST_PATH_IMAGE425
。
载波同步过程中，鉴相器输出误差信号经过环路滤波器得到数控振荡器频率控制字，从而改变数控振荡器输出信号频率，使相差逐渐减小，最后趋近于零，从而达到载波同步的目的。
环路滤波器性能直接影响到整个环路的性能。数字载波同步环中的环路滤波器和模拟载波同步环中使用的环路滤波器基本原理是相似的，都是对噪声以及载波的高频分量起到抑制和滤波作用，并且控制着环路相位锁定的精度与速度。
本方案中采用二阶环路滤波器，Z域增益函数为：
Figure 154576DEST_PATH_IMAGE427
其中，
Figure 397338DEST_PATH_IMAGE429
分别为比例常数和积分常数，可以通过调整
Figure 606734DEST_PATH_IMAGE429
来调整环路滤波器性能。在实际计算中
Figure 276749DEST_PATH_IMAGE429
计算公式为：
Figure 125757DEST_PATH_IMAGE431
Figure 922943DEST_PATH_IMAGE433
Figure 439375DEST_PATH_IMAGE435
为二阶环路滤波器阻尼系数，
Figure 14712DEST_PATH_IMAGE437
为信号频率，
Figure 351016DEST_PATH_IMAGE439
为环路增益，
Figure 483051DEST_PATH_IMAGE441
为环路带宽。
数控振荡器的作用是根据输入的频率控制字，产生同相和正交两路载波信号，与输入的复信号相乘，实现去频偏的目的。
定时同步中的数控振荡器提供准确的插值位置信息。数控振荡器根据得到的定时误差计算出小数插值间隔
Figure 853990DEST_PATH_IMAGE443
和插值使能指示
Figure 865808DEST_PATH_IMAGE445
。
数控振荡器是差分方程，如图8所示的数控振荡器工作原理示意图，等效于一个相位递减器，其公式为：
Figure 705719DEST_PATH_IMAGE447
其中，
Figure 828396DEST_PATH_IMAGE449
为取模函数，
Figure 319420DEST_PATH_IMAGE451
的值介于
Figure 236560DEST_PATH_IMAGE453
区间；
Figure 298189DEST_PATH_IMAGE455
表示第
Figure 224556DEST_PATH_IMAGE457
时刻时数控振荡器中的寄存器值；
Figure 570087DEST_PATH_IMAGE459
为数控振荡器控制字，即数控振荡器调整的相位步长，为定时误差信号经过环路滤波器滤波后的输出值；寄存器
Figure 923708DEST_PATH_IMAGE461
值每个采样周期都减一次
Figure 269370DEST_PATH_IMAGE463
，每当出现一次过零点，则产生一次插值脉冲，即
Figure 999428DEST_PATH_IMAGE465
信号，
Figure 199465DEST_PATH_IMAGE467
信号与并行插值器输出相与，得到所需的最佳采样点，即最佳采样点
Figure 209141DEST_PATH_IMAGE469
；
小数间隔
Figure 494629DEST_PATH_IMAGE471
计算包括如下过程：
1)计算中间变量
Figure 825116DEST_PATH_IMAGE473
;
2)判断
Figure 358953DEST_PATH_IMAGE475
的正负，若
Figure 319956DEST_PATH_IMAGE477
，则
Figure 827161DEST_PATH_IMAGE479
；
3)若
Figure 899022DEST_PATH_IMAGE481
，则
Figure 558805DEST_PATH_IMAGE483
；
当
Figure 690709DEST_PATH_IMAGE485
时，产生插值脉冲
Figure 481947DEST_PATH_IMAGE487
；
根据相似三角形关系可得：
Figure 108232DEST_PATH_IMAGE489
则小数间隔
Figure 871788DEST_PATH_IMAGE471
：
Figure 174594DEST_PATH_IMAGE491
其中的
Figure 390812DEST_PATH_IMAGE493
为码元速率。
Figure 555208DEST_PATH_IMAGE495
的变化曲线一般有三种形式：
1)当采样频率和符号率在频率和相位上完全吻合时，定时误差检测器得到的误差为0，
Figure 438850DEST_PATH_IMAGE495
逐渐趋近于一个常数；
2)当采样频率和符号率的比值保持一个定值时，
Figure 709294DEST_PATH_IMAGE495
为锯齿上升或锯齿下降；
3)当采样频率不断变化时，
Figure 163541DEST_PATH_IMAGE495
表现为上下抖动。
因此可以通过观测
Figure 380895DEST_PATH_IMAGE495
的变化来判断定时同步环收敛的情况。
本方案中采用4路并行数控振荡器，设环路滤波器输出的相位控制字为
Figure 119044DEST_PATH_IMAGE497
，
得到4路小数插值间隔和4路插值有效标识。
根据上文所述，可得到4路
Figure 763652DEST_PATH_IMAGE495
值：
Figure 767511DEST_PATH_IMAGE499
Figure 522978DEST_PATH_IMAGE501
为上一周期计算得到的第4路
Figure 115633DEST_PATH_IMAGE503
值，同理
Figure 681875DEST_PATH_IMAGE505
要寄存到下一周期参与运算。由此可知，4路
Figure 359981DEST_PATH_IMAGE507
值相互嵌套，下一路的输入依赖于上一路的输出，此处不能用流水线的设计思想。为解决这个问题，此处将
Figure 184717DEST_PATH_IMAGE507
值的运算作等效处理并引入二进制运算规律。
4路
Figure 897458DEST_PATH_IMAGE509
值可以等效为：
Figure 634601DEST_PATH_IMAGE511
在硬件中实现2的幂次方乘法很简单，只需要做移位处理，不会占用额外的资源。当前4路
Figure 534424DEST_PATH_IMAGE507
值只与有关，这里最大的延时在
Figure 464520DEST_PATH_IMAGE515
的计算，需要用到2个加法器，但是这并不会成为运算速度的瓶颈。由于引入了二进制运算规律，假设
Figure 390143DEST_PATH_IMAGE503
寄存器位N位，当出现过零点时，寄存器溢出，
Figure 42841DEST_PATH_IMAGE507
为负数，此时
Figure 943801DEST_PATH_IMAGE517
（即符号位）翻转，
Figure 631134DEST_PATH_IMAGE519
等效于取模运算的输出。
4bit的
Figure 710080DEST_PATH_IMAGE521
可由两个相邻
Figure 850074DEST_PATH_IMAGE507
值符号位异或得到：
Figure 289145DEST_PATH_IMAGE523
4路小数间隔
Figure 830985DEST_PATH_IMAGE525
可以根据
Figure DEST_PATH_IMAGE526
和
Figure DEST_PATH_IMAGE528
共同得到：
Figure DEST_PATH_IMAGE530
Figure DEST_PATH_IMAGE532
Figure DEST_PATH_IMAGE534
Figure DEST_PATH_IMAGE536
。
数字均衡器采用线性自适应滤波器方法，假设输入信号为
Figure DEST_PATH_IMAGE538
，滤波器加权向量为
Figure DEST_PATH_IMAGE540
，误差输出为
Figure DEST_PATH_IMAGE542
，均衡器的输出信号为
Figure DEST_PATH_IMAGE544
，期望输出为
Figure DEST_PATH_IMAGE546
，则有方程
Figure DEST_PATH_IMAGE548
滤波器加权矢量迭代公式为：
Figure DEST_PATH_IMAGE550
式中,
Figure 769248DEST_PATH_IMAGE525
为自适应滤波器的收敛因子。可以看出，自适应迭代下一时刻的加权系数矢量可以由当前时刻的加权系数加上以误差函数为比例因子的输入矢量得到。
自动增益控制（AGC）
如图7所示的自动增益控制示意图实际中频信号经ADC采样之后输出，其幅度值不是一个固定值，为了使后端的解调同步环路稳定工作，需要将输入信号控制在一个小的范围内。一般通过AGC对输入信号进行功率调整。
AGC是一个闭环负反馈自动控制系统，是接收机最重要的功能电路之一。其在接收到功率较小的信号时，需要将接收机的增益调高，将小信号进行放大；其在接收到功率很强的信号时，需要做相反操作。本方案中，增益的调整分为通道增益（G）和基带增益（K）的调整。通道增益通过一系列放大器、衰减器实现，实现大动态范围的调整，而基带增益在数字域实现，调整动态取决于ADC位数。
假设输入中频信号
Figure DEST_PATH_IMAGE552
经ADC采样后采样序列为
Figure DEST_PATH_IMAGE554
，长度为
Figure DEST_PATH_IMAGE556
的序列平方求和
Figure DEST_PATH_IMAGE558
：
Figure DEST_PATH_IMAGE560
求平均之后
Figure DEST_PATH_IMAGE562
，以基带增益
Figure DEST_PATH_IMAGE564
为例，做以下判决：
Figure DEST_PATH_IMAGE566
Figure DEST_PATH_IMAGE568
分别为AGC的最小功率调整门限和最大功率调整门限，由软件设定，这个区间为同步解调电路稳定工作的功率范围。
具体的，一种通用600Msps中速调制解调器，如图9所示的通用600Mbps中速调制解调器示意图，通用600Mbps中速调制解调器包括硬件和软件两个部分，其中，硬件包括以下部分：
电源模块：通过6U CPCI背板，为主控板、基带处理板、中频电路板供电。
背板：主控板通过背板与基带处理板、中频电路板进行数据互通与信息交互，实现各个模块的控制及状态采集。
主控板：采用货架6U CPCI主控板，运行上位机软件。基带处理板：基带处理板由发射机基带板、接收机基带板两类板卡组成。发射机基带板：实现宽带数据调制发射，具有多种调制制式和编码方式，可通过调整发射信号信噪比、多普勒频移等实现信号模拟验证。
接收机基带板：接收模拟中频信号，并实现信号的实时解调、解帧、解码，最终完成信息的恢复。中频电路板：具体功能包括调理输入的中频信号：滤除输入的中频模拟信号谐波和杂波，并实现自动增益控制功能。调理输出的中频信号：滤除基带处理板生成的中频模拟信号谐波和杂波，并进行功率调节。采样时钟信号输出：支持内部100MHz参考信号和外部参考信号。为基带处理板提供采样时钟信号。主控计算机，主控计算机采用研华6U CPCI主控板MIC-3395。
如图14所示，发射机由如下几个部分组成：数模变换器（DAC）；信号处理FPGA；PCI接口FPGA；时钟电路：提供码元时钟、FPGA处理时钟、DAC\ADC采样时钟等，并负责时钟维护；外部接口。
信号处理FPGA选用Altera的S5系列，主要负责驱动DA、时钟电路、外部接口和完成基带信号的处理，计算基带信号。接口FPGA选用Altera的A2系列，主要负责完成CPCI的总线桥，实现数字中频板和主控板的通信。本系统中，CPCI总线选用33MHz，32位宽，主控计算机下发数据或信号处理FPGA上报数据在接口FPGA中完成CPCI总线到本地总线转换或本地总线到CPCI总线转换。信号处理FPGA与接口FPGA之间通过自定义并行总线互联。
外部接口分为数据通信接口、时钟接口、和CPCI接口。其中数据通信接口分别为两个RS422平衡式异步串行接口。CPCI接口主要用到J1、J3、J4。J1挂接在接口FPGA上，负责CPCI总线协议；J2、J3主要负责射频电路板、微波电路板的控制接口，出于控制实时性的考虑，J4挂接在信号处理FPGA上。
数模变换器（DAC）将信号处理FPGA输出的数字IQ信号变成模拟基带，然后输入到中频电路板中模拟正交调制器做上变频。
时钟电路负责输出系统时钟、DAC时钟等，这些时钟由若干DDS、NCO产生，DAC参考频率由中频电路板提供，经前面板输入 。
图10为接收机基带板原理图，接收机基带板由如下几个部分组成：数模变换器（ADC）；信号处理FPGA；高速接口FPGA；CPCI接口FPGA；时钟电路：提供码元时钟、FPGA处理时钟、ADC采样时钟等，并负责时钟维护；外部接口。
信号处理FPGA选用Altera的S5系列，主要负责驱动AD、时钟电路、外部接口和完成基带信号的处理，分析解算出测量结果。高速接口FPGA选用接口Altera的S5系列，应用其高速收发器（12.5Gbps）实现万兆以太网。CPCI接口FPGA选用Altera的A2系列。
外部接口分为数据通信接口、时钟接口、SFP+接口、千兆以太网接口和CPCI接口。其中数据通信接口分别为两个QSFP+接口和万兆网接口。CPCI接口主要用到J1、J3、J4。J1挂接在接口FPGA上，负责CPCI总线协议；J2、J3主要负责中频电路板的控制。
模数变换器（ADC）将中频信号接收采样后通过LVDS并行总线传输到信号处理FPGA，用于后续信号处理。
中频电路板包含了中频发射通道，中频接收通道以及频率综合器三个部分，图11为中频发射通道原理图，中频发射通道的主要功能为：把基带IQ信号调制到所需要的720MHz中频；对中频信号进行谐杂波滤除以及功率调整；对中频信号进行加噪输出；
图12为中频接收通道原理图，中频接收通道的主要功能为：调整接收中频功率至AD所需要的功率范围；滤除接收中频外的干扰信号；
图13为频率综合器原理图，频率综合器的主要功能为：产生给外部的100MHz时钟；产生给接收通道基带板所需要的900MHz参考时钟；产生给发射通道基带板所需要的2.5GHz参考时钟；产生发射通道调制器的720MHz本振时钟；可同步至外部5~100MHz参考时钟。
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (10)

1.一种通用600Mbps中速解调器实现方法，其特征在于，包括，
对输入的中频信号通过模数转换器采样后进行数字下变频得到零中频信号，对零中频信号采用自动增益控制进行功率动态调整，输出稳定零中频信号；
稳定零中频信号通过并行匹配滤波器滤除带外杂波，得到并行输出信号
Figure 826393DEST_PATH_IMAGE002
；
并行载波同步，鉴相器输出误差信号经过环路滤波器得到数控振荡器频率控制字，根据频率控制字，数控振荡器产生同相和正交两路载波信号，与输入的
Figure 177740DEST_PATH_IMAGE004
信号相乘，完成载波同步；
并行定时同步，完成载波同步后的信号的同向分量输入到I路并行插值器，正交分量输入到Q路并行插值器，每路插值器根据4路输入和数控振荡器产生的4路小数间隔
Figure 218639DEST_PATH_IMAGE006
，得到4路插值数据；并行定时误差检测器根据4路插值数据输出4路定时误差值，将4路定时误差值求和取均值输入到环路滤波器模块；数控振荡器根据环路滤波器的输出计算出4路小数插值间隔
Figure 833291DEST_PATH_IMAGE008
和4路输出使能信号
Figure 5647DEST_PATH_IMAGE010
；
Figure 347635DEST_PATH_IMAGE012
为最佳采样点
Figure 554625DEST_PATH_IMAGE014
的有效标识，完成并行定时同步，得到理想采样时刻的数字基带信号；
通过均衡器对数字基带信号进行码间干扰消除，消除码间干扰后通过解映射对数字基带信号进行映射，得到0、1比特流，完成信号的解调。
2.根据权利要求1所述的一种通用600Mbps中速解调器实现方法，其特征在于，所述的零中频信号为如下所示：
输入信号为：
Figure 136917DEST_PATH_IMAGE016
采样频率为：
Figure 281721DEST_PATH_IMAGE018
则得到的采样序列为：
Figure 974871DEST_PATH_IMAGE020
其中
Figure 708471DEST_PATH_IMAGE022
Figure 976511DEST_PATH_IMAGE024
分别为输入信号的I路和Q路信息数据，
Figure 61141DEST_PATH_IMAGE026
为输入信号的中心频率,
Figure 557982DEST_PATH_IMAGE028
和
Figure 218858DEST_PATH_IMAGE030
分别为输入信号的频率偏差和瞬时相位，
Figure 80635DEST_PATH_IMAGE032
分别为同相分量和正交分量序列，
Figure 449299DEST_PATH_IMAGE034
为剩余瞬时相位偏差；
则，
Figure 999098DEST_PATH_IMAGE036
Figure 769608DEST_PATH_IMAGE038
令
Figure 802286DEST_PATH_IMAGE040
；
则：
Figure 408979DEST_PATH_IMAGE042
Figure 247622DEST_PATH_IMAGE044
和
Figure 872639DEST_PATH_IMAGE046
两个序列即分别为同相分量
Figure 591065DEST_PATH_IMAGE048
和正交分量
Figure 934321DEST_PATH_IMAGE050
的2倍抽取序列，通过两个延时滤波器
Figure 779918DEST_PATH_IMAGE052
和
Figure 479015DEST_PATH_IMAGE054
进行矫正，这两个延时滤波器频率响应满足：
Figure 915812DEST_PATH_IMAGE056
对
Figure 746365DEST_PATH_IMAGE044
和
Figure 379340DEST_PATH_IMAGE046
进行滤波，得到
Figure 182211DEST_PATH_IMAGE058
和
Figure 806222DEST_PATH_IMAGE060
这两个具有相同延时因子的正交信号；
Figure 61754DEST_PATH_IMAGE062
和
Figure 45890DEST_PATH_IMAGE060
即为零中频信号，采用1:4的串并转换，将零中频信号中同相分量和正交分量由串行数据转换为并行数据。
3.根据权利要求1所述的一种通用600Mbps中速解调器实现方法，其特征在于，所述的对零中频信号通过自动增益控制进行功率动态调整，采用如下方法：
设输入中频信号
Figure 952535DEST_PATH_IMAGE064
经ADC采样后为序列长为L的采样序列
Figure 731135DEST_PATH_IMAGE066
，长度为
Figure 270701DEST_PATH_IMAGE068
的序列平方求和
Figure 803402DEST_PATH_IMAGE070
：
Figure 315286DEST_PATH_IMAGE072
求平均
Figure 61525DEST_PATH_IMAGE074
，基带增益
Figure 275337DEST_PATH_IMAGE076
做如下调整：
Figure 601276DEST_PATH_IMAGE078
Figure 29984DEST_PATH_IMAGE080
分别为自动增益控制的最小功率调整门限和最大功率调整门限。
4.根据权利要求1所述的一种通用600Mbps中速解调器实现方法，其特征在于，所述的并行插值器为立方插值器，是基于前后4个采样点进行内插，
Figure 150386DEST_PATH_IMAGE082
为相应的内插基点集合，
Figure 415277DEST_PATH_IMAGE084
和
Figure 279328DEST_PATH_IMAGE086
之间归一化小数间隔为
Figure 500225DEST_PATH_IMAGE088
，则采样点对应的并行插值器系数
Figure 306375DEST_PATH_IMAGE090
为：
Figure 307829DEST_PATH_IMAGE092
其中
Figure 178833DEST_PATH_IMAGE094
，
Figure 801707DEST_PATH_IMAGE096
为当前采样点，
Figure 998333DEST_PATH_IMAGE098
依次分别为
Figure 221504DEST_PATH_IMAGE100
前3个采样点，将并行插值器分解为4路4抽头系数滤波器，
Figure 942204DEST_PATH_IMAGE102
分别表示4路4抽头系数，即分别对应并行插值滤波器系数
Figure 137693DEST_PATH_IMAGE104
得到输出为：
Figure 36379DEST_PATH_IMAGE106
4路输入
Figure 497579DEST_PATH_IMAGE108
输入并行插值器，再与系数
Figure 507123DEST_PATH_IMAGE110
相乘，相乘结果相加得到对应的4路插值数据输出：
Figure 88277DEST_PATH_IMAGE112
。
5.根据权利要求1所述的一种通用600Mbps中速解调器实现方法，其特征在于，所述的定时误差值采用如下公式：
Figure 141553DEST_PATH_IMAGE114
根据4路插值数据得到4路定时误差值；每个符号由两个采样点来计算定时误差，每个符号得到一个定时误差值，其中
Figure 542578DEST_PATH_IMAGE116
表示第
Figure 90234DEST_PATH_IMAGE118
个符号采样点，
Figure 90943DEST_PATH_IMAGE120
表示第
Figure 269114DEST_PATH_IMAGE118
个符号和第
Figure 141124DEST_PATH_IMAGE122
个符号之间的采样点，正常采样时
Figure 758050DEST_PATH_IMAGE124
的值小于0，其中间点
Figure 579376DEST_PATH_IMAGE126
的值等于0；采样滞后时
Figure 944760DEST_PATH_IMAGE128
的值小于0，其中间点
Figure 117116DEST_PATH_IMAGE130
的值小于0；采样超前时
Figure 6574DEST_PATH_IMAGE132
的值小于0，其中间点
Figure 666095DEST_PATH_IMAGE134
的值大于0。
6.根据权利要求1所述的一种通用600Mbps中速解调器实现方法，其特征在于，所述的并行载波同步包括如下过程：
设输入参考信号
Figure 982807DEST_PATH_IMAGE136
为：
Figure 330874DEST_PATH_IMAGE138
Figure 289602DEST_PATH_IMAGE140
为输入参考信号的角频率；
Figure 85520DEST_PATH_IMAGE142
为相位；
数控振荡器输出信号
Figure 291242DEST_PATH_IMAGE144
为：
Figure 438190DEST_PATH_IMAGE146
将
Figure DEST_PATH_IMAGE147
和
Figure 92287DEST_PATH_IMAGE144
相乘得到：
Figure DEST_PATH_IMAGE149
Figure DEST_PATH_IMAGE151
通过匹配滤波器之后，滤除高频分量，得到：
Figure DEST_PATH_IMAGE153
设
Figure DEST_PATH_IMAGE155
，上式可写为：
Figure DEST_PATH_IMAGE157
此为鉴相特性函数；
设
Figure DEST_PATH_IMAGE159
为通过匹配滤波器后的基带信号，表达式为：
Figure DEST_PATH_IMAGE161
其中
Figure DEST_PATH_IMAGE163
为发送端载波和本地载波由于频差相差产生的相角差值；鉴相器输出的相位误差检测信号
Figure DEST_PATH_IMAGE165
为：
Figure 877798DEST_PATH_IMAGE167
载波同步过程中，鉴相器输出误差信号经过环路滤波器得到数控振荡器频率控制字，通过频率控制字改变数控振荡器输出信号频率，使相位误差逐渐减小，最后趋近于零，达到载波同步。
7.根据权利要求1所述的一种通用600Mbps中速解调器实现方法，其特征在于，所述的环路滤波器采用二阶环路滤波器，其Z域增益函数为：
Figure 5154DEST_PATH_IMAGE169
其中，
Figure 124550DEST_PATH_IMAGE171
分别为比例常数和积分常数，通过调整
Figure 425082DEST_PATH_IMAGE173
来调整环路滤波器性能；
Figure 133275DEST_PATH_IMAGE171
计算公式为：
Figure 743116DEST_PATH_IMAGE175
Figure 802339DEST_PATH_IMAGE177
Figure 640982DEST_PATH_IMAGE179
为二阶环路滤波器阻尼系数，
Figure 219994DEST_PATH_IMAGE181
为信号频率，
Figure 751469DEST_PATH_IMAGE183
为环路增益，
Figure 829146DEST_PATH_IMAGE185
为环路带宽。
8.根据权利要求1所述的一种通用600Mbps中速解调器实现方法，其特征在于，所述的均衡器采用线性自适应滤波器方法，是通过调整滤波器的加权系数，使滤波器的输出信号与期望信号之间的均方误差缩小，达到预定范围，包括如下过程:
输入信号为
Figure 924010DEST_PATH_IMAGE187
，滤波器加权向量为
Figure 669112DEST_PATH_IMAGE189
，误差输出为
Figure 59905DEST_PATH_IMAGE191
，均衡器的输出信号为
Figure 890457DEST_PATH_IMAGE193
，期望输出为
Figure 8586DEST_PATH_IMAGE195
，则有:
Figure 857462DEST_PATH_IMAGE197
滤波器加权矢量迭代公式为：
Figure DEST_PATH_IMAGE199
式中,
Figure DEST_PATH_IMAGE201
为自适应滤波器的收敛因子；自适应迭代下一时刻的加权系数矢量由当前时刻的加权系数加上以误差函数为比例因子的输入矢量得到，通过不断的迭代，使滤波器的输出信号与期望信号之间的均方误差不断缩小，直到达到预定误差范围内。
9.根据权利要求1或4所述的一种通用600Mbps中速解调器实现方法，其特征在于，所述的数控振荡器根据得到的定时误差计算出小数插值间隔
Figure DEST_PATH_IMAGE203
和插值使能指示
Figure 288663DEST_PATH_IMAGE204
；
数控振荡器采用如下公式：
Figure 59042DEST_PATH_IMAGE206
其中，
Figure 200435DEST_PATH_IMAGE208
为取模函数，
Figure 123392DEST_PATH_IMAGE210
的值介于
Figure 620101DEST_PATH_IMAGE212
区间；
Figure 628508DEST_PATH_IMAGE210
表示第m时刻时数控振荡器中的寄存器值；
Figure 370331DEST_PATH_IMAGE214
为数控振荡器控制字，即数控振荡器调整的相位步长，为定时误差信号经过环路滤波器滤波后的输出值；寄存器
Figure 147794DEST_PATH_IMAGE210
值每个采样周期都减一次
Figure 97295DEST_PATH_IMAGE214
，每当出现一次过零点，则产生一次插值脉冲，即
Figure 373425DEST_PATH_IMAGE204
信号，
Figure 699364DEST_PATH_IMAGE216
信号与并行插值器输出相与，得到所需的最佳采样点，即最佳采样点
Figure 65754DEST_PATH_IMAGE218
；
小数间隔
Figure 936889DEST_PATH_IMAGE203
计算包括如下过程：
计算中间变量
Figure 716626DEST_PATH_IMAGE220
;
判断
Figure 580677DEST_PATH_IMAGE222
的正负，若
Figure 598312DEST_PATH_IMAGE224
，则
Figure 404463DEST_PATH_IMAGE226
；
若
Figure 343600DEST_PATH_IMAGE228
，则
Figure 745762DEST_PATH_IMAGE230
；
当
Figure 628356DEST_PATH_IMAGE232
时，产生插值脉冲
Figure 356140DEST_PATH_IMAGE216
；
根据相似三角形关系可得：
Figure 579311DEST_PATH_IMAGE234
则小数间隔
Figure 50744DEST_PATH_IMAGE203
：
Figure 495501DEST_PATH_IMAGE236
其中的
Figure 394186DEST_PATH_IMAGE238
为码元速率。
10.一种通用600Mbps中速调制解调器，其特征在于，包括主控模块、背板模块、基带处理模块、中频电路模块，所述的主控模块与所述的背板模块连接，所述的基带处理模块、中频电路模块分别于所述的背板模块连接；
所述的基带处理模块包括发射机基带模块和接收机基带模块，所述的发射机基带模块实现宽带数据调制发射，通过调整发射信号信噪比、多普勒频移等实现信号模拟验证；
所述的接收机基带模块用于接收模拟中频信号，并实现信号的实时解调、解帧、解码，最终完成信息的恢复；
所述的中频电路模块包括中频发射通道模块、中频接收通道模块和频率综合器，所述的中频发射通道模块用于滤除基带处理模块生成的中频模拟信号谐波和杂波，并进行功率调节；所述的中频接收通道模块用于滤除输入的中频模拟信号谐波和杂波，并实现自动增益控制；所述的频率综合器支持内部参考信号和外部参考信号，为基带处理模块提供采样时钟信号。
CN202010309394.4A 2020-04-20 2020-04-20 一种通用600Mbps中速解调器实现方法及调制解调器 Pending CN111212007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010309394.4A CN111212007A (zh) 2020-04-20 2020-04-20 一种通用600Mbps中速解调器实现方法及调制解调器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010309394.4A CN111212007A (zh) 2020-04-20 2020-04-20 一种通用600Mbps中速解调器实现方法及调制解调器

Publications (1)

Publication Number Publication Date
CN111212007A true CN111212007A (zh) 2020-05-29

Family

ID=70789936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010309394.4A Pending CN111212007A (zh) 2020-04-20 2020-04-20 一种通用600Mbps中速解调器实现方法及调制解调器

Country Status (1)

Country Link
CN (1) CN111212007A (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111917679A (zh) * 2020-08-12 2020-11-10 雅泰歌思（上海）通讯科技有限公司 在低信噪比条件下载波及符号定时同步方法
CN112073034A (zh) * 2020-08-18 2020-12-11 北京理工大学 基于自适应调节环路增益的定时同步系统
CN112290946A (zh) * 2020-09-16 2021-01-29 中国航空工业集团公司洛阳电光设备研究所 一种针对power-down模式的高可靠性ad采样方法
CN112566157A (zh) * 2020-11-23 2021-03-26 天津津航计算技术研究所 一种基于相关系数提升通信系统灵敏度的系统
CN112867135A (zh) * 2020-12-31 2021-05-28 京信网络系统股份有限公司 定时误差估计装置、方法、介质和通信设备
CN112905946A (zh) * 2021-01-22 2021-06-04 湖南国科锐承电子科技有限公司 一种可变符号速率、可任意路并行输入插值方法
CN113158157A (zh) * 2021-04-01 2021-07-23 东南大学 一种有线网卡信号中的设备指纹信息提取方法
CN113517975A (zh) * 2021-09-13 2021-10-19 天津飞旋科技股份有限公司 载波同步控制方法、系统、变流器设备及可读存储介质
CN113835674A (zh) * 2021-08-06 2021-12-24 国网浙江省电力有限公司营销服务中心 一种可变速率的电能表计量用四象限乘法器
CN114124341A (zh) * 2022-01-21 2022-03-01 北京融为科技有限公司 一种适用于高码率调频信号的同步方法
CN114338304A (zh) * 2021-12-29 2022-04-12 中国工程物理研究院电子工程研究所 一种用于高速通信的并行基带解调器架构
CN114448455A (zh) * 2022-02-07 2022-05-06 北京融为科技有限公司 一种基于Gardner算法的高速零中频IQ延时补偿系统
CN114513193A (zh) * 2022-02-15 2022-05-17 电子科技大学 基于概率计算和近似处理的fir滤波方法及滤波器
CN114845376A (zh) * 2022-04-24 2022-08-02 之江实验室 一种基于fpga的高速并行定时同步方法
CN115051782A (zh) * 2022-08-16 2022-09-13 北京航空航天大学 一种连续相位调制体制的定时同步方法
CN116261213A (zh) * 2023-02-03 2023-06-13 电子科技大学 一种联合Farrow插值滤波器和匹配滤波器的并行定时同步方法
WO2024055650A1 (zh) * 2022-09-14 2024-03-21 烽火通信科技股份有限公司 多路异步波长标签信号时钟恢复方法与系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069660A (ja) * 2001-08-29 2003-03-07 Nec Corp 復調器
CN108599781A (zh) * 2018-04-10 2018-09-28 中国科学院国家空间科学中心 一种fpga芯片、中频解调卡及卫星数传地检测试中频接收机
CN110034774A (zh) * 2019-04-12 2019-07-19 成都坤恒顺维科技股份有限公司 一种快速自动增益控制agc方法
CN110061943A (zh) * 2018-01-18 2019-07-26 西南科技大学 一种mpsk信号解调中的符号定时同步方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069660A (ja) * 2001-08-29 2003-03-07 Nec Corp 復調器
CN110061943A (zh) * 2018-01-18 2019-07-26 西南科技大学 一种mpsk信号解调中的符号定时同步方法
CN108599781A (zh) * 2018-04-10 2018-09-28 中国科学院国家空间科学中心 一种fpga芯片、中频解调卡及卫星数传地检测试中频接收机
CN110034774A (zh) * 2019-04-12 2019-07-19 成都坤恒顺维科技股份有限公司 一种快速自动增益控制agc方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
余荣贵: "自适应滤波器在噪声消除中的应用与研究", 《万方学位论文库》 *
朱辉: "数字接收机并行定时同步的研究与实现", 《中国优秀硕士学位论文全文数据库》 *
王玉萍: "基于FPGA的QPSK调制解调的设计与实现", 《中国优秀硕士学位论文全文数据库》 *
赵国栋: "基于多相滤波的正交采样零中频数字化接收及QPSK高速解调的FPGA实现", 《电路与系统学报》 *

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111917679A (zh) * 2020-08-12 2020-11-10 雅泰歌思（上海）通讯科技有限公司 在低信噪比条件下载波及符号定时同步方法
CN112073034B (zh) * 2020-08-18 2022-06-07 北京理工大学 基于自适应调节环路增益的定时同步系统
CN112073034A (zh) * 2020-08-18 2020-12-11 北京理工大学 基于自适应调节环路增益的定时同步系统
CN112290946A (zh) * 2020-09-16 2021-01-29 中国航空工业集团公司洛阳电光设备研究所 一种针对power-down模式的高可靠性ad采样方法
CN112290946B (zh) * 2020-09-16 2022-12-06 中国航空工业集团公司洛阳电光设备研究所 一种针对power-down模式的高可靠性ad采样方法
CN112566157A (zh) * 2020-11-23 2021-03-26 天津津航计算技术研究所 一种基于相关系数提升通信系统灵敏度的系统
CN112566157B (zh) * 2020-11-23 2023-02-03 天津津航计算技术研究所 一种基于相关系数提升通信系统灵敏度的系统
CN112867135A (zh) * 2020-12-31 2021-05-28 京信网络系统股份有限公司 定时误差估计装置、方法、介质和通信设备
CN112905946A (zh) * 2021-01-22 2021-06-04 湖南国科锐承电子科技有限公司 一种可变符号速率、可任意路并行输入插值方法
CN113158157A (zh) * 2021-04-01 2021-07-23 东南大学 一种有线网卡信号中的设备指纹信息提取方法
CN113835674A (zh) * 2021-08-06 2021-12-24 国网浙江省电力有限公司营销服务中心 一种可变速率的电能表计量用四象限乘法器
CN113517975A (zh) * 2021-09-13 2021-10-19 天津飞旋科技股份有限公司 载波同步控制方法、系统、变流器设备及可读存储介质
CN114338304A (zh) * 2021-12-29 2022-04-12 中国工程物理研究院电子工程研究所 一种用于高速通信的并行基带解调器架构
CN114338304B (zh) * 2021-12-29 2023-08-15 中国工程物理研究院电子工程研究所 一种用于高速通信的并行基带解调器系统
CN114124341A (zh) * 2022-01-21 2022-03-01 北京融为科技有限公司 一种适用于高码率调频信号的同步方法
CN114124341B (zh) * 2022-01-21 2022-05-20 北京融为科技有限公司 一种适用于高码率调频信号的同步方法
CN114448455A (zh) * 2022-02-07 2022-05-06 北京融为科技有限公司 一种基于Gardner算法的高速零中频IQ延时补偿系统
CN114448455B (zh) * 2022-02-07 2023-11-14 北京融为科技有限公司 一种基于Gardner算法的高速零中频IQ延时补偿系统
CN114513193A (zh) * 2022-02-15 2022-05-17 电子科技大学 基于概率计算和近似处理的fir滤波方法及滤波器
CN114845376A (zh) * 2022-04-24 2022-08-02 之江实验室 一种基于fpga的高速并行定时同步方法
CN114845376B (zh) * 2022-04-24 2023-09-05 之江实验室 一种基于fpga的高速并行定时同步方法
CN115051782A (zh) * 2022-08-16 2022-09-13 北京航空航天大学 一种连续相位调制体制的定时同步方法
CN115051782B (zh) * 2022-08-16 2022-11-18 北京航空航天大学 一种连续相位调制体制的定时同步方法
WO2024055650A1 (zh) * 2022-09-14 2024-03-21 烽火通信科技股份有限公司 多路异步波长标签信号时钟恢复方法与系统
CN116261213A (zh) * 2023-02-03 2023-06-13 电子科技大学 一种联合Farrow插值滤波器和匹配滤波器的并行定时同步方法
CN116261213B (zh) * 2023-02-03 2024-03-19 电子科技大学 一种联合Farrow插值滤波器和匹配滤波器的并行定时同步方法

Similar Documents

Publication Publication Date Title
CN111212007A (zh) 一种通用600Mbps中速解调器实现方法及调制解调器
CN111343125B (zh) 32apsk调制体制接收机同步方法
US6442217B1 (en) Digital communication receiver with digital, IF, I-Q balancer
US5422909A (en) Method and apparatus for multi-phase component downconversion
US6067319A (en) Method for equalization of a quadrature amplitude modulated signal
US6295325B1 (en) Fixed clock based arbitrary symbol rate timing recovery loop
CN110912847B (zh) 一种gmsk信号解调方法
CN113489664B (zh) 无线频移键控通信频偏补偿电路和方法
CN114374593B (zh) 用于WiFi宽带收发通路的IQ失衡补偿方法及应用
CN102170414B (zh) 一种gfsk解调及定时同步联合方法
US4757319A (en) Adaptive depolarization-interference-compensator
CN102164031A (zh) 一种链路时钟恢复方法及装置
JP2634319B2 (ja) コヒーレント無線受信機の周波数制御方法及びその方法を実施する装置
CN110752870B (zh) 滚降系数可变宽带卫星传输系统的定时恢复方法及装置
CN101005480A (zh) 解调电路和解调方法
US20030021370A1 (en) Receiver having an integrated clock phase detector
JPH07321862A (ja) ディジタル変調波復調装置
US5627861A (en) Carrier phase estimation system using filter
US6175591B1 (en) Radio receiving apparatus
CN110278167B (zh) 一种对iq不平衡进行连续估计与补偿的无线通信方法
WO2007043124A9 (ja) オーバーサンプリング・トランスバーサル等化器
Boiko et al. Farrow Interpolator Features in QPSK Telecommunication Devices
CN117040996B (zh) 并行传输下iq延迟对齐与定时同步联合实现方法和系统
EP1388942B1 (en) Conversion circuit, tuner and demodulator
US5640125A (en) Digital PSK-type demodulator having clock recovery before carrier recovery

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200529