CN112566157B - 一种基于相关系数提升通信系统灵敏度的系统 - Google Patents

Abstract

本发明涉及一种基于相关系数提升通信系统灵敏度的系统，其中，包括：多个ADC采用模块，进行并行采样；一路的ADC采样模块的数据作为基准信号，其他ADC采样模块的数据经过移相模块，得到多路衍生信号；多个滑动窗口滤波器，对移相的信号进行滤除带外高频干扰；相关系数计算模块对于滑动窗口滤波器的输出信号进行相关系数计算；极大值计算模块通过查找表实现，利用真值表，对不同情况进行分析生成查找表，根据查找表找出多路通道与基准信号相关系数最大的通道；累加器模块多个通道选择出与基准信号相关系数最大的通道，然后直接与基准信号累加；解码模块对输入的累加信号做位同步解码，将基带信号转换为0/1信号。

Description

一种基于相关系数提升通信系统灵敏度的系统

技术领域

本发明涉航空通信领域，一种基于相关系数提升通信系统灵敏度的系统。

背景技术

通信设备采用多阵子天线技术，实现短距离无线通信。通常信号解码部分采用多路信号中的一路进行解码处理。随着应用场景越来越复杂，灵敏度要求越来越高。单纯依靠解码技术或调整前端射频链路很难再提升系统灵敏度指标。在这种背景下，考虑利用多路信号进行累加后再进行解码，理论上可以提升灵敏度，但不同通道的信号相位差难以保证，甚至在两路信号相位相反的情况下会削弱原始信号。因此急需一种方法调整输入信号相位，使其与第一路参考信号的相位差最小。基于此，本专利提出了利用相关系数提升通信系统灵敏度的方法。

中国发明专利CN200480010235.3(申请日：2004年03月22日)本发明涉及一种用于提高放大器链的灵敏度的方法,包括以下步骤：通过一个增益因子为A1＝A1,m*ΔA1的一个第一放大器放大一个信号,这里A1,m指示一个恒定增益因子,以及ΔA1指示一个1≤ΔA1,min≤ΔA1≤ΔA1,max的增益因子变化；以及通过一个具有可控增益因子A2≤A2,max的第二放大器放大此信号,这里第一放大器的增益变化ΔA1通过降低第二放大器的增益A2而被补偿,以使得链路增益因子AC＝A1*A2与一个目标链路增益因子AT≤AT,max之间的差变为零。为了解决本发明的提供一种用于提高遭受增益因子变化的放大器链灵敏度的方法的目的,提出将第二放大器的输出端处的信号附加地馈送入一个对其输入应用一个固定因子A3≤1的分配器中,第一放大器增益因子A1的变化ΔA1以及固定因子A3至少通过第二放大器的增益因子A2而被部分补偿,以使得链路增益因子AC’＝A1*A2*A3与目标链路增益因子AT之间的差变得最小,并且该固定因子A3被选择成使得存在数值ΔA1和AT的至少一些组合,对于这些组合来说所述差能被强制为零,以及存在数值ΔA1和AT的一些组合,对于这些组合来说所述差由于限制A2≤A2,max而不再能被强制为零。该发明涉及一种用于提高放大器链的灵敏度的装置。该方法是通过调节射频电路的方法提升灵敏度，一旦电路固定了很难再进一步提升灵敏度，与本专利利用FPGA提升系统灵敏度方法明显不同。

中国发明专利CN201710624043.0(申请日：2017年07月27日)本发明涉及一种提升RFID读写器接收灵敏度的方法以及装置,所述方法包括以下步骤：步骤S1：数据采集的步骤；步骤S2：数据复用的步骤；步骤S3：多分支并行处理的步骤；步骤S4：数据筛选的步骤。其优点表现在：本发明所述方法以及装置使读写器达到了标签信号功率为-82dBm时解码的误码率优于10-5的指标,可以说明所述方法以及装置对于提升RFID读写器的接收灵敏度效果显著,实现了军用RFID读写器可靠性的突破。并且所述方法以及装置的算法复杂度不高,较容易实现。并行处理的各分支处理的数据是同源的,也体现了互为备份的冗余设计。该方法主要通过多路并行信号同时解码，选择最优通路进而提升灵敏度，但是无线信号本身会出现盲区，该方法存在无法解决的弊端。

发明内容

本发明的目的在于提供一种基于相关系数提升通信系统灵敏度的系统，用于解决上述现有技术的问题。

本发明一种基于相关系数提升通信系统灵敏度的系统，其中，包括：多个ADC采用模块，进行并行采样；移相模块，包括：直通模块以及多个移相模块，分别生成并行的直通信号以及移相信号，一路的ADC采样模块的数据作为基准信号，其他ADC采样模块的数据经过移相模块，得到多路衍生信号；多个滑动窗口滤波器，对移相的信号进行滤除带外高频干扰；相关系数计算模块对于滑动窗口滤波器的输出信号进行相关系数计算；极大值计算模块通过查找表实现，利用真值表，对不同情况进行分析生成查找表，根据查找表找出多路通道与基准信号相关系数最大的通道；累加器模块多个通道选择出与基准信号相关系数最大的通道，然后直接与基准信号累加；解码模块对输入的累加信号做位同步解码，将基带信号转换为0/1信号。

根据本发明的基于相关系数提升通信系统灵敏度的系统的一实施例，其中，4个一样的ADC采用模块，并行采样，采样时钟采用40.96MHz，中频信号是70MHz，经过数字混频后，信号被搬移到第二奈奎斯特区间，利用信号频率的对称性，在第一奈奎斯特区间对信号进行处理。

根据本发明的基于相关系数提升通信系统灵敏度的系统的一实施例，其中，移相模块通过FPGA系统时钟做数字移相，FPGA内部采用D锁存器对信号进行移位缓存，以实现采样数据的移相处理。

根据本发明的基于相关系数提升通信系统灵敏度的系统的一实施例，其中，一路采样序列分别经过直通模块、第一移相模块、第二移相模块，生成并行的三路衍生信号：直通信号、移相1拍信号以及移相2拍信号，一路的ADC采样模块的数据作为基准信号，其他ADC采样模块的数据经过移相模块，得到三路衍生信号。

根据本发明的基于相关系数提升通信系统灵敏度的系统的一实施例，其中，滑动窗口滤波器采用矩形窗函数的FIR滤波器实现，时域表达式是w(t)＝1。

根据本发明的基于相关系数提升通信系统灵敏度的系统的一实施例，其中，相关系数计算模块在FPGA内部实现，计算出分子，通过乘法器和加法器，由矢量元素的总和相乘而成。

根据本发明的基于相关系数提升通信系统灵敏度的系统的一实施例，其中，极大值计算模块利用真值表，对8种不同情况进行分析生成查找表。

根据本发明的基于相关系数提升通信系统灵敏度的系统的一实施例，其中，累加器模块累加后信号幅度增加1.414倍。

本发明通过对信号进行处理，提升系统灵敏度。更加灵活，能有效降低成本，节省开发时间。

附图说明

图1为本发明所述的硬件系统框图。

图2为本发明所述的信号处理内部流程图。

具体实施方式

为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

以两个通道为例，分析中频通道信号合成的情况。每个通道的信号包含两个部分：

1.来自无线设备发送的数据调制形成的确定信号s1,s2；

2.接收机信道附加上的高斯白噪声为随机信号n1、n2，接收机信道附加上的高斯白噪声sCH1，sCH2。

sCH1＝s1+n1

sCH2＝s2+n2

为了简化分析模型，我们认为s1,s2为幅度相同但存在一定相位差的正弦信号，其中A代表信号幅度，f代表信号频率，φ代表相位差。

n1,n2为方差相同的高斯白噪声，δ代表方差：

n1，n2～(0，δ²)

接收机的灵敏度取决于信噪比，对其中一个通道的信噪比(SNR信号与噪声平均功率的比)分析：

两个通道合路后的信号sCH∑为：

sCH∑＝s1+s2+n1+n2

为了得到合路的信噪比，需要对合路的信号部分s∑和噪声部分n∑分别进行计算：

s∑＝s1+s2

n∑＝n1+n2

信号部分按照确定信号分析的理论，信号幅度s∑为：

因此，信号功率S∑为：

噪声部分按照随机信号分析的理论，由于两个通道的噪声不相关，因此合成的噪声功率δ∑²为：

δ∑²＝δ1²+δ2²＝2δ²

合成后信号的信噪比SNR∑为：

与单路信号相比信噪比倍数k为：

由此可见，合路后的信噪比与两个通道信号的相位差有关。

当φ＝0°时，即两路信号等幅同相时，k＝2，信噪比为原来的2倍，相当于灵敏度有3dB的提升；当φ＝180°时，即两个信号等幅反相时，k＝0，信号幅度为0，灵敏度大幅度下降；当φ＝90°时，即两个信号正交时，k＝1，即灵敏度保持不变。只有当k>1，即-90°＜φ＜90°时两个通道合成才能达到灵敏度提升的效果。

综上所述，两个通道信号的相位差是一个关键参数。在数字域里计算两个正弦采样序列的相位差的一个比较方便的方法是计算两者之间的相关系数。即：假设两个正弦采样序列分别为:

则序列间的相关系数ρ就是两正弦波相位差的余弦值：

如图1所示，基于相关系数提升通信系统灵敏度的系统包括：

ADC采用模块使用4个一样的模块，实现并行采样，采样时钟采用40.96MHz，中频信号是70MHz，经过数字混频后，信号被搬移到第二奈奎斯特区间，利用信号频率的对称性，可以在第一奈奎斯特区间对信号进行处理。

移相模块通过FPGA系统时钟做数字移相，FPGA内部采用D锁存器对信号进行移位缓存，可以实现采样数据的移相处理。一路采样序列分别经过直通模块，移相模块1，移相模块2，可以生成并行的三路衍生信号：直通信号，移相1拍信号，移相2拍信号。ADC采样模块1的数据作为基准信号，不做任何移相处理。ADC采样模块2的数据经过上述3移相模块，得到三路衍生信号。

滑动窗口滤波器起到滤除带外高频干扰的作用，为了节省FPGA逻辑资源，本方案采用矩形窗函数的FIR滤波器实现，时域表达式是w(t)＝1，采用127阶可以有效滤除带外干扰。

相关系数计算模块在FPGA内部实现，从公式看只要计算出分子即可比较大小。实现过程通过乘法器和加法器，由矢量元素的总和相乘而成，公式如下：

S＝a1*b1+a2*b2+a3*b3+···+an*bn

极大值计算模块通过查找表实现，由于FPGA硬件结构的特点，采用查找表具备节省逻辑资源、计算速度快的特点。根据上述分析问题转化为3个数求极大值，利用真值表，对8种不同情况进行分析生成查找表。根据查找表找出通道2’，通道3’，通道4’与通道1相关系数最大的通道。

累加器是对通道2，通道3，通道4选择出与通道1相关系数最大的通道，然后直接与通道1累加，在理想情况下，累加后信号幅度增加1.414倍。

解码模块对输入的累加信号做位同步解码，将基带信号转换为0/1信号。

移相模块通过FPGA系统时钟做数字移相；相关系数计算在FPGA内部只要通过乘法器和加法器即可实现；极大值计算模块通过查找表实现；所述滑动窗口滤波器，采用窗函数为1的FIR滤波器实现；累加环节是对2，3，4通道选择出最佳相位通路与通道1累加；解码模块也是利用FPGA实现。

本发明提供了一种基于相关系数提升通信系统灵敏度的系统，无线信号经4个天线阵子进入设备，信号经过射频前端放大、解调、混频、中频滤波、ADC并行采样后进入FPGA内部，FPGA以第一路信号的相位作为参考基准，对其他3路信号进行数字信号处理。分别进入数字滤波模块、数字移相模块，经移相后每路信号衍生出3路信号，衍生的3路信号分别与第一路信号求相关系数，然后进入求极大值模块，利用查找表法求出相关系数最大的通路，该路作为最佳通道输出给下一级模块。经过上述处理4路信号进入下一级加法器模块，4路数据经过符号位扩展、累加、截取后进入后续解码环节。经实践证明在最差情况下，灵敏度能提升3.8dB。本发明采用数字信号处理技术对信号进行数字移相处理，利用相关系数方法选出特定信号序列，在不增加硬件成本前提下，能有效提升系统的灵敏度。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (6)

1.一种基于相关系数提升通信系统灵敏度的系统，其特征在于，包括：

多个ADC采样模块，进行并行采样，包括ADC采样模块1和其他ADC采样模块；

移相模块，包括：直通模块以及移相1模块、移相2模块，分别生成并行的直通信号以及移相信号；ADC采样模块1的数据作为基准信号，其他ADC采样模块的数据经过移相模块，得到多路衍生信号；

多个滑动窗口滤波器，对基准信号及多路衍生信号进行滤除带外高频干扰；

相关系数计算模块对基准信号经过滑动窗口滤波器的输出信号和多路衍生信号经过滑动窗口滤波器的输出信号进行相关系数计算；

极大值计算模块通过查找表实现，利用真值表，对不同情况进行分析生成查找表，根据查找表找出多路通道与基准信号相关系数最大的通道，该路作为最佳通道输出给累加器模块；

累加器模块从多个通道选择出与基准信号相关系数最大的通道，然后直接与基准信号累加；

解码模块对输入的累加信号做位同步解码，将基带信号转换为0/1信号；

其中，相关系数计算模块在FPGA内部实现，计算出用于比较大小的分子，通过乘法器和加法器，由矢量元素的总和相乘而成。

2.如权利要求1所述的基于相关系数提升通信系统灵敏度的系统，其特征在于， 4个一样的ADC采用模块，并行采样，采样时钟采用40.96MHz，中频信号是70MHz，经过数字混频后，信号被搬移到第二奈奎斯特区间，利用信号频率的对称性，在第一奈奎斯特区间对信号进行处理。

3.如权利要求1所述的基于相关系数提升通信系统灵敏度的系统，其特征在于，移相模块通过FPGA系统时钟做数字移相，FPGA内部采用D锁存器对信号进行移位缓存，以实现采样数据的移相处理。

4.如权利要求1所述的基于相关系数提升通信系统灵敏度的系统，其特征在于，滑动窗口滤波器采用矩形窗函数的FIR滤波器实现，时域表达式是w(t)=1。

5.如权利要求1所述的基于相关系数提升通信系统灵敏度的系统，其特征在于，极大值计算模块利用真值表，对8种不同情况进行分析生成查找表。

6.如权利要求1所述的基于相关系数提升通信系统灵敏度的系统，其特征在于，累加器模块累加后信号幅度增加1.414倍。

Images