CN107046411B - 开关电容电路 - Google Patents

开关电容电路 Download PDF

Info

Publication number
CN107046411B
CN107046411B CN201610822549.8A CN201610822549A CN107046411B CN 107046411 B CN107046411 B CN 107046411B CN 201610822549 A CN201610822549 A CN 201610822549A CN 107046411 B CN107046411 B CN 107046411B
Authority
CN
China
Prior art keywords
circuit
feedback
input
capacitor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610822549.8A
Other languages
English (en)
Other versions
CN107046411A (zh
Inventor
张文华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN107046411A publication Critical patent/CN107046411A/zh
Application granted granted Critical
Publication of CN107046411B publication Critical patent/CN107046411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45681—Measuring at the common source circuit of the differential amplifier
    • H03F3/45686—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/004—Capacitive coupling circuits not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/151—A source follower being used in a feedback circuit of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/159—Indexing scheme relating to amplifiers the feedback circuit being closed during a switching time
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/75—Indexing scheme relating to amplifiers the amplifier stage being a common source configuration MOSFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45012—Indexing scheme relating to differential amplifiers the addition of two signals being made in a switched capacitor circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45061—Indexing scheme relating to differential amplifiers the common mode reference signal being taken or deducted from the one or more inputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45156—At least one capacitor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45221—Indexing scheme relating to differential amplifiers the output signal being taken from the two complementary outputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45546—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors feedback coupled to the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Abstract

本发明提供了一种开关电容电路，该开关电容电路包括：运算放大器；电容电路，该电容电路的输出端耦接到该运算放大器的输入端；以及反馈电路，该反馈电路的输入端耦接到该运算放大器的该输入端，该反馈电路的输出端耦接到该电容电路的输入端，该反馈电路被配置为接收参考信号并至少部分地基于该参考信号产生至少一个稳定的参考信号。通过本发明的开关电容电路，可以使得开关电容电路的电子电路中的参考电压稳定。

Description

开关电容电路
技术领域
本发明涉及开关电容电路领域，特别地，涉及一种使得开关电容电路的电子电路中的参考电压稳定的开关电容电路，此外，还涉及提高了速度的开关电容电路。
背景技术
开关电容是连续和离散时间信号处理中常用的电子电路元件。开关电容通过当开关打开或闭合时把电荷移入和移出一个或多个电容器而操作。控制信号通常用来驱动开关的状态。开关电容常用于模拟数字转换器(analog-to-digital converter，ADC)和滤波器。
发明内容
若在诸如开关电容电路的电子电路中所使用的参考电压若受外界影响不稳定的，则开关电容电路的性能将会降低。有鉴于此，本发明提供了一种开关电容电路以有效地解决上述问题。
依据本发明的一方面，提供一种开关电容电路，该开关电容电路包括：运算放大器；电容电路，该电容电路的输出端耦接到该运算放大器的输入端；以及反馈电路，该反馈电路的输入端耦接到该运算放大器的该输入端，该反馈电路的输出端耦接到该电容电路的输入端，该反馈电路被配置为接收参考信号并至少部分地基于该参考信号产生至少一个稳定的参考信号。
依据本发明的另一方面，提供一种开关电容电路，该开关电容电路包括：运算放大器；电容电路，该电容电路的输出端耦接到该运算放大器的输入端；以及反馈电路，该反馈电路的输入端耦接到该运算放大器的该输入端，该反馈电路的输出端耦接到该电容电路的输入端，该反馈电路的增益被配置为使得该运算放大器的反馈因子与该电容电路中包括的至少一个电容器的电容值无关。
通过本发明的开关电容电路，可以使得开关电容电路的电子电路中的参考电压稳定。另选地，开关电容电路的带宽(即，速度)可以显著增加。
在阅读各个附图中例示的优选实施例的如下详细描述之后，本发明的这些和其他目的对本领域技术人员来说无疑将变得显而易见。
附图说明
图1例示了开关电容电路的框图。
图2是根据一些实施方式例示系统的示例的电路示意图。
图3根据一些非限制性实施方式示出了一对驱动信号。
图4是根据一些非限制性实施方式例示差分运算放大器、多个电容器和多个反馈电路的另一电路示意图。
图5A至图5B例示了示例性的反馈放大器。
图6A至图6B示例了示例的参考电压产生器。
图7A至图7B例示了示例性的翻转电压跟随器。
具体实施方式
发明人已经认识到，通过使提供给开关电容的参考电压稳定，可以大大提高包括开关电容电路的电子电路的性能。通常，电子电路操作的方式会偏离预期操作。例如，电子电路的一部分由于电流流入该部分电子电路或由于邻近电路升温，该部分可能表现出温度升高。这种温度上升会导致各种电路参数(如金属氧化物半导体场效应晶体管(MOSFET)的阈值电压)意外地改变。再例如，当在半导体基底上制作电子电路或组件时，这些电子电路或组件会具有与期望值不同的设计参数，如特定掺杂区域的宽度或长度或者掺杂水平。这些偏差，在此称为“工艺偏差”，也可能导致各种电路参数(如MOSFET的阈值电压)意外地改变。在某些情况下，这种意外的参数变化将会导致不希望的信号波动或者导致信号的值偏离预期值。
在诸如开关电容电路的电子电路中经常使用参考电压，以确保运行可靠。例如，特定类别的模拟数字转换器(analog-to-digital converter，ADC)包括开关电容电路，并且通常利用参考电压来执行转换。然而，由于上述的原因，参考电压可能会偏离预期值。因此，这些依赖于稳定和可预测的参考电压的电子电路的性能将会降低。
本发明的一方面提供了一种反馈电路，其被配置为使诸如开关电容电路的电子电路中的参考电压稳定。在一些实施方式中，参考电压可以相对于温度变化和/或工艺偏差稳定。
发明人已经进一步认识到，若提供的反馈电路的增益被配置为至少部分消除开关电容电路的电容值，则开关电容电路的带宽(即，速度)可以显著增加。因为开关电容电路对电容器充电或放电所花费的时间是有限的(finite)并且取决于电容器相关的电容值，因而电容器在电子电路中会引入信号延迟。因此，消除至少一部分电容值可以减少信号延迟，这就提高了开关电容电路的速度。在一些实施方式中，反馈电路被配置为至少部分消除开关电容电路的电容值，从而提高开关电容电路的速度。可以选择反馈电路的增益以实现电容值消除。
图1例示了开关电容电路的框图。开关电容电路100可以包括电容电路102、反馈电路104、运算放大器106。电容电路102可以包括以任何合适的方式彼此连接的一个或多个电容器。在一些实施方式中，部分或全部电容器可以耦接到相应的开关。在一些实施方式中，开关电容电路可以作为采样保持(sample and hold,S/H)电路，并且例如可以用于ADC。然而，应用并不仅限于此，所述开关电容电路可以用于任何合适的应用。
电容电路102可以耦接到运算放大器106的一个或多个输入。在一些实施方式中，运算放大器106可以包括差分输入级，并可以具有两个输入端。另选地或者附加地，在一些实施方式中运算放大器106可以包括差分输出级，并可以具有两个输出端。在一些实施方式中，运算放大器106的至少一个输出端可以连接到运算放大器106的至少一个输入端(图1未示出)。在这种配置中，运算放大器106可以闭环操作。在一些实施方式中，环路可以提高运算放大器的带宽。
反馈电路104的一端连接到电容电路102的输入端，反馈电路104的另一端连接到电容电路102的输出端和运算放大器106的输入端。另外，反馈电路104可以被配置为接收直流(DC)参考电压Vref。根据本发明的一个方面，反馈电路104可以被配置为接收参考电压Vref，并产生Vref的稳定版本。这里使用表述“稳定版本”、“稳定信号”或者“稳定的”用以指示针对工艺偏差和/或温度变化对信号的补偿。因此，稳定的信号由于工艺偏差和/或温度变化呈现出的波动显著低于非稳定的信号。使用参考电压对电路(如，放大器)偏置，使得该电路处于所需的操作区域。例如，参考电压可用于偏置使用MOS晶体管的放大器，使得晶体管处于饱和区域。由于工艺偏差和/或温度变化而具有波动的参考电压将使得放大器的增益波动，或者在某些情况下将使得放大器偏离饱和区。反馈电路104可以包括被配置为生成对温度变化和/或工艺偏差不敏感的参考信号的电路。
在一些实施方式，电容电路102可以配置为接收交流(AC)输入信号Vi。作为非限制性示例，Vi可以表示待数字化的模拟信号。在一些实施方式中，运算放大器106可以输出AC输出电压Vo，AC输出电压Vo可以代表模拟和/或数字信号。
在一些实施方式中，运算放大器106可以是差分形式的，反馈电路104可以包括第一和第二反馈电路，每个反馈电路耦接到差分运算放大器的相应输入端。相比较单端配置，差分形式的开关电容电路对温度和/或工艺偏差的敏感性可以显著减少。
图2是根据一些实施方式例示系统100的示例的电路示意图。根据一些非限制性的实施方式，图2示出了开关电容电路100可以包括多个电容器，差分运算放大器和一对反馈电路。差分运算放大器206可以包括第一输入端“+”和第二输入端“-”。此外，差分运算放大器206可以包括第一输出端“-”和第二输出端“+”。“+”输入端的电压Vip相对于“-”输入端的电压Vin可以呈现出相移π。“+”输出端的电压Vop相对于“-”输出端的电压Von可以呈现出相移π。在一些实施方式中，“-”输出端可以通过电容器Cf1连接到“+”输入端。在一些实施方式中，“-”输出端可以通过电容器Cf1和开关S5连接到“+”输入端。然而，应用并不仅限于此方面，“-”输出端可以通过电阻性、电容性和电感性组件的任何合适组合连接到“+”输入端。在一些实施方式，“+”输出端可以通过电容器Cf2连接到“-”输入端。在一些实施方式，“+”输出端可以通过电容器Cf2和开关S6连接到“-”输入端。然而，应用并不仅限于此方面，“+”输出端可以通过电阻性、电容性和电感性组件的任何合适组合连接到“-”输入端。
在一些实施方式中，电容器Cs1的输出端可以耦接到差分运算放大器206的“+”输入端，电容器Cs2的输出端可以耦接到差分运算放大器206的“-”输入端。电容器Cs1和Cs2的输入端可以分别连接到反馈电路204B和204A的输出。反馈电路204A的输入可以耦接到电容器Cs1的输出端，被配置为接收电压Vip。类似的，反馈电路204B的输入可以耦接到电容器Cs2的输出端，被配置为接收电压Vin。
在一些实施方式中，电容器Cp1和Cp2可以分别耦接到电容器Cs1和Cs2的输出端。电容器Cp1和Cp2的另一端可以分别耦接到地。在一些实施方式中，电容器Cp1和Cp2可以表示物理电容器。在其他实施方式中，电容器Cp1和Cp2可以表示寄生电容值。
在一些实施方式中，电容器Cs1和Cs2可以分别通过开关S1和S4连接到输入电压Vi+和Vi-。在一些实施方式中，电容器Cs1和Cs2可以分别通过开关S2和S3连接到反馈电路204B和204A的输出端。
参考图3，图3根据一些非限制性实施方式示出了一对驱动信号Φ1和Φ2。在一些实施方式中，当驱动信号Φ1等于逻辑1，驱动信号Φ2可以等于逻辑0。在一些实施方式中，当驱动信号Φ2等于逻辑1，驱动信号Φ1可以等于逻辑0。然而，应用中并不仅限于此，在一些实施方式中驱动信号Φ1和Φ2可以同时具有相同的逻辑值。在一些实施方式中，驱动信号Φ1可用于选择开关S1和S4的状态。例如，当驱动信号Φ1等于逻辑1，对应的开关可以处于闭合状态，当驱动信号Φ1等于逻辑0，对应的开关可以处于打开状态。在一些实施方式，驱动信号Φ2可用于选择开关S2、S3、S5、S6或其任何合适的组合的状态。例如，当驱动信号Φ2等于逻辑1，对应的开关可以处于闭合状态，当驱动信号Φ2等于逻辑0，对应的开关可以处于打开状态。
回顾图2，当Φ1等于逻辑1时，输入电压Vi+可以耦接到电容器Cs1并且输入电压Vi-可以耦接到电容器Cs2。这种情况将被称为“采样”阶段。当Φ2等于逻辑1，反馈电路204A可以连接到电容器Cs2，并且反馈电路204B可以连接到电容器Cs1。此外，或者另选地，差分运算放大器的“+”输入端可以连接到其“-”输出端并且差分运算放大器的“-”输入端可以连接到其“+”输出端。这种情况将被称为“保持”阶段。
在一些实施方式中，反馈电路204A和204B可以分别包括反馈放大器203A和203B。下面将进一步描述，反馈放大器203A和203B可以每个均包括共源放大器。共源放大器可以连接到各自的电阻负载或有源负载。
在一些实施方式中，反馈电路204A和204B可以分别包括翻转(flipped)电压跟随器205A和205B。翻转电压跟随器可以耦接到各自的反馈放大器。在一些实施方式中，反馈放大器可以反相的。在这种实施方式中，将假定反馈放大器203A的增益是“-A203A”以及反馈放大器203B的增益是“-A203B”。在一些实施方式中，翻转电压跟随器可以是非反相的。在这种实施方式，将假定翻转电压跟随器205A的增益是“A205A”以及翻转电压跟随器205B的增益是“A205B”。然而，应用并不仅限于此，反馈放大器和翻转电压跟随器可以是反相的或非反相的。
在一些实施方式中，反馈放大器203A和203B可以被配置为接收参考电压Vref。反馈电路204A和204B可以被配置为至少部分地基于Vref分别提供电压Vr1和Vr2。电压Vr1和Vr2在本文中被称为“稳定的参考电压”。在一些实施方式中，电压Vr1可以表示为
Vr1＝Vin(-A203B)A205B＝Vip A203B A205B
在一些实施方式中，反馈放大器203B可以被配置为具有增益：
(-A203B)＝-(Cs1+Cp1)/Cs1
并且，电压Vip可以以电压Von的形式表达为：
Vip＝Von(Cf1/(Cf1+Cp1+Cs1))+Vr1(Cs1/(Cf1+Cp1+Cs1))
＝Von(Cf1/(Cf1+Cp1+Cs1))+Vin(-A203B)A205B(Cs1/(Cf1+Cp1+Cs1))
＝Von(Cf1/(Cf1+Cp1+Cs1))+Vip A205B(Cs1+Cp1/(Cf1+Cp1+Cs1))
在一些实施方式中，可以假定A205B等于1。在这种实施方式中，根据上一个公式，Vip可以表示为：
Vip(1-((Cs1+Cp1)/(Cf1+Cs1+Cp1))＝Von(Cf1/(Cf1+Cp1+Cs1))
或者Vip＝Von
如所示出的，在这样的情况下，运算放大器反馈因子可以等于1。如这里限定的，运算放大器反馈因子可以表明差分运算放大器的输出电压和相应的输入电压之间的比例。在其他实施方式中，运算放大器反馈因子可以在0.95和1.05之间、在0.9和1.1之间、在0.8和1.2之间、在0.75和1.25之间、在0.5和1.5之间或在任何其他合适的值或范围之间。
在一些实施方式中，运算放大器反馈因子可以与Cp1、Cf1、Cs1或其任何合适的组合无关。
类似的，在一些实施方式中，Vin＝Vop。在一些实施方式中，运算放大器反馈因子可以与Cp2、Cf2、Cs2或其任何合适的组合无关。
当运算放大器反馈因子与这些电容器无关时，可以至少部分取消图2所示的一个或多个电容值。在一些实施方式中，反馈电路204A和204B的增益被配置为缓解与Cf1、Cf2、Cs1、Cs2、Cp1、Cp2或其任何合适组合相关的时间延迟。
在一些实施方式中，每个反馈电路可以是差分形式的，并可以配置为接收至少两个输入。如此输入可以形成差分信号。在这种实施方式中，反馈放大器可以包括差分放大器。
图4是根据一些非限制性实施方式例示差分运算放大器、多个电容器和多个反馈电路的另一电路示意图。电路300可以包括差分运算放大器306、反馈电路304A和304B以及电容器Cs1、Cs2、Cs3、Cs4。电路300可以被配置为接收至少两个输入电压Vi+和Vi-，在一些实施方式中，电压Vi+和Vi-可以形成差分信号。输入电压Vi+经由开关S11耦接到电容器Cs1的输入端，并经由开关S13耦接到电容器Cs2的输入端。输入电压Vi-经由开关S16耦接到电容器Cs3的输入端，并经由开关S18耦接到电容器Cs4的输入端。
差分运算放大器306可以包括第一输入端“+”和第二输入端“-”。此外，差分运算放大器306可以包括第一输出端“-”和第二输出端“+”。“+”输入端的电压Vip相对于“-”输入端的电压Vin可以呈现出相移π。“+”输出端的电压Vop相对于“-”输出端的电压Von可以呈现出相移π。在一些实施方式中，“-”输出端可以通过电容器Cf1连接到“+”输入端。在一些实施方式中，“-”输出端可以通过电容器Cf1和开关S19连接到“+”输入端。然而，应用并不仅限于此，“-”输出端可以通过电阻性、电容性和电感性组件的任何合适组合连接到“+”输入端。在一些实施方式，“+”输出端可以通过电容器Cf2连接到“-”输入端。在一些实施方式，“+”输出端可以通过电容器Cf2和开关S20连接到“-”输入端。然而，应用并不仅限于此，“+”输出端可以通过电阻性、电容性和电感性组件的任何合适组合连接到“-”输入端。
电容器Cs1和Cs2的输出端可以连接到差分运算放大器306的“+”输入端，电容器Cs3和Cs4的输出端可以耦接到差分运算放大器306的“-”输入端。反馈电路304A和304B均接收Vip和Vin作为输入。
反馈电路304A可以被配置为输出电压Vrn_p和Vrn_n。在一些实施方式中，电压Vrn_p和Vrn_n可以形成差分信号。电压Vrn_p可以通过开关S14耦接到电容器Cs2，电压Vrn_n可以通过开关S15耦接到电容器Cs3。
反馈电路304B可以被配置输出电压Vrp_p和Vrp_n。在一些实施方式中，电压Vrp_p和Vrp_n可以形成差分信号。电压Vrp_p可以通过开关S12耦接到电容器Cs1，电压Vrp_n可以通过开关S17耦接到电容器Cs4。
在一些实施方式，反馈电路304A和304B可以分别包括反馈放大器303A和303B。反馈放大器303A和303B中每个反馈放大器可以均包括共源放大器。共源放大器可以连接到各自的电阻负载或有源负载。反馈放大器303A可以被配置为输出电压ip+和ip-，在一些实施方式中电压ip+和ip-可以形成差分信号。反馈放大器303B可以被配置为输出电压in+和in-，在一些实施方式中电压in+和in-可以形成差分信号。
在一些实施方式中，反馈电路304A和304B可以分别包括翻转电压跟随器305A和305B。翻转电压跟随器305A可以被配置为接收电压ip+和ip-，翻转电压跟随器305B可以被配置为接收电压in+和in-。在一些实施方式中，反馈放大器可以反相的。在这种实施方式中，将假定反馈放大器303A的增益是“-A303A”以及反馈放大器303B的增益是“-A303B”。在一些实施方式中，翻转电压跟随器可以是非反相的。在这种实施方式，将假定翻转电压跟随器305A的增益是“A305A”以及翻转电压跟随器305B的增益是“A305B”。然而，应用并不仅限于此，反馈放大器和翻转电压跟随器可以是反相的或非反相的。
在一些实施方式中，反馈放大器303A和303B可以被配置为接收参考电压Vrefn和Vrefp。反馈电路304A和304B被配置为至少部分地基于Vrefn和Vrefp分别提供电压Vrn_p、Vrn_n、Vrp_p和Vrp_n。电压Vrn_p、Vrn_n、Vrp_p和Vrp_n在本文中被称为“稳定的参考电压”。
在一些实施方式中，差分运算放大器306的“+”输入端和“-”输入端可以通过开关S21和S22彼此连接。
在一些实施方式中，图3所示的驱动信号Φ1可用于选择开关S11、S13、S16、S18、S21、S22或其任何合适的组合的状态。例如，当驱动信号Φ1等于逻辑1，对应的开关可以处于闭合状态，当驱动信号Φ1等于逻辑0，对应的开关可以处于打开状态。在一些实施方式，驱动信号Φ2可用于选择开关S12、S14、S15、S17、S19、S20或其任何合适的组合的状态。例如，当驱动信号Φ2等于逻辑1，对应的开关可以处于闭合状态，当驱动信号Φ2等于逻辑0，对应的开关可以处于打开状态。
当Φ1等于逻辑1时，输入电压Vi+可以耦接到电容器Cs1和Cs2并且输入电压Vi-可以耦接到电容器Cs3和Cs4。这种情况将被称为“采样”阶段。当Φ2等于逻辑1，反馈电路304A可以连接到电容器Cs2和Cs3，并且反馈电路304B可以连接到电容器Cs1和Cs4。此外，或者另选地，差分运算放大器的“+”输入端可以连接到其“-”输出端并且差分运算放大器的“-”输入端可以连接到其“+”输出端。这种情况将被称为“保持”阶段。
在一些实施方式中，反馈电路304A和304B的增益被配置为使得运算放大器反馈因子与电路300的部分或全部电容器无关。
图5A至图5B例示了示例性的反馈放大器。图5A例示了反馈放大器501，其可以作为图2的反馈放大器203A和/或反馈放大器203B。此外，图5A例示了反馈放大器500，其可以包括反馈放大器501并且可以作为图4的反馈放大器303A。
反馈放大器501可以包括电源电压VDD、电流产生器502、P型金属氧化物半导体(PMOS)晶体管504和PMOS晶体管506。PMOS晶体管504可以作为放大器，并且可以用在共源配置中，共源配置中源极和栅极端形成输入端口以及源极和漏极端形成输出端口。放大器的输出端由输出电压ip+表示。在一些实施方式中，晶体管504连接到作为有源负载的晶体管506。然而，应用中并不仅限于此，晶体管504或者可以连接到无源负载，如一个或多个电阻器。晶体管506的栅极可以从参考电压产生器510接收参考电压。在一些情况下，常规的参考电压产生器510比较容易受到温度和/或工艺偏差的影响。然而，由于共源晶体管的输出DC电压与任何输入DC电压是非耦合的(decoupled)，输出电压ip+的DC成分将不会受这些温度和/或工艺偏差的影响。在一些实施方式中PMOS晶体管504可以配置为放大输入电压Vin。在一些实施方式，反馈放大器501提供的增益可以等于负载的输入阻抗的-gM倍，其中gM被定义为晶体管504的跨导(trans-conductance)。在一些实施方式中，增益可以被配置为缓解与图2的一个或多个电容器相关的时间延迟。
反馈放大器500可以包括反馈放大器501和PMOS晶体管503和505。PMOS晶体管503可用于共源配置。PMOS晶体管503和504可以操作为差分放大器，并且可以配置为放大差分信号Vip-Vin(或者Vin-Vip)。反馈放大器500可以产生输出电压ip+和ip-，输出电压ip+和ip-彼此间有π相移。在一些实施方式，晶体管503连接到作为有源负载的晶体管505。然而，应用中并不仅限于此，晶体管503或者可以连接到无源负载，如一个或多个电阻器。晶体管505的栅极可以从参考电压产生器510接收参考电压。由于共源晶体管的输出DC电压与输入DC电压是非耦合的，输出电压ip+和ip-将会对温度和/或工艺偏差的不敏感。
尽管在一些实施方式中反馈放大器500和501利用的是PMOS晶体管，应用中并不仅限于此，也可以使用其他合适类型的晶体管，比如NPN双极结晶体管(bipolar junctiontransistor,BJT)、PNP BJT、结型场效应晶体管(junction field effect transistor,JFET)、金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effecttransistor,MESFET)等。
图5B例示了反馈放大器551，其可以作为图2的反馈放大器203A和/或反馈放大器203B。此外，图5B例示了反馈放大器550，其包括反馈放大器551并且可以作为图4所示的反馈放大器303B。
反馈放大器551可以包括电源电压VDD、电流产生器552、N型金属氧化物半导体(NMOS)晶体管554和NMOS晶体管556。NMOS晶体管554可以作为放大器，并且可以用在共源配置中，共源配置中源极和栅极端形成输入端口以及源极和漏极端形成输出端口。放大器的输出端由输出电压in+表示。在一些实施方式中，晶体管554连接到作为有源负载的晶体管556。然而，应用中并不仅限于此，晶体管554或者可以连接到无源负载，如一个或多个电阻器。晶体管556的栅极可以从参考电压产生器560接收参考电压。在一些情况下，参考电压产生器560比较容易受到温度和/或工艺偏差的影响。然而，由于共源晶体管中的输出DC电压与输入DC电压是非耦合的，输出电压in+将不会受这些温度和/或工艺偏差的影响。在一些实施方式中NMOS晶体管554可以配置为放大输入电压Vin。在一些实施方式，反馈放大器551提供的增益可以等于负载的输入阻抗的-gM倍，其中gM被定义为晶体管554的跨导。在一些实施方式中，增益可以被配置为缓解与图2的一个或多个电容器相关的时间延迟。
反馈放大器550可以包括反馈放大器551和NMOS晶体管553和555。NMOS晶体管553可用于共源配置中。NMOS晶体管553和554可以操作为差分放大器，并且可以配置为放大差分信号Vip-Vin(或者Vin-Vip)。反馈放大器550可以产生输出电压in+和in-，输出电压in+和in-彼此间有π相移。在一些实施方式，晶体管553连接到作为有源负载的晶体管555。然而，应用中并不仅限于此，晶体管553或者可以连接到无源负载，如一个或多个电阻器。晶体管555的栅极可以从参考电压产生器560接收参考电压。由于共源晶体管的输出DC电压与输入DC电压分离，输出电压in+和in-将会对温度和/或工艺偏差的不敏感。
尽管在一些实施方式中反馈放大器550和551利用的是NMOS晶体管，应用中并不仅限于此，也可以使用其他合适类型的晶体管，比如NPN BJT、PNP BJT、JFET、MESFET等。
根据一些非限制性实施方式，图6A至图6B示例了示例的参考电压产生器。参考电压产生器600可以代替图5A的参考电压产生器510，参考电压产生器650可以代替图5B的参考电压产生器560。
如图6A中所示，参考电压产生器600本发明中也称为“复制偏置(replica bias)”可以连接到反馈放大器610，反馈放大器610可以作为图5A的反馈放大器500和/或501。参考电压产生器600可以包括电源电压VDD、电流产生器602和604、运算放大器601、NMOS晶体管608和609以及PMOS晶体管606。运算放大器601的第一输入端可以接收参考电压Vrefn，运算放大器601的输出端连接到PMOS晶体管606的栅极。在一些实施方式中，电流产生器602可以连接到PMOS晶体管606的源极，PMOS晶体管606的漏极可以连接到地。电流产生器604可以连接到NMOS晶体管608的漏极和NMOS晶体管609的栅极。NMOS晶体管609的漏极可以连接到NMOS晶体管608的源极和运算放大器601的第二输入端。在一些实施方式中，参考电压产生器600和反馈放大器610可以通过电容器612耦接。由于在参考电压产生器600中NMOS晶体管608和PMOS晶体管606的类型相反，两者受温度和/或工艺偏差的影响得以抵消，因而提供给反馈放大器610的参考电压将不容易受到温度和/或工艺偏差的影响。
如图6B所示，参考电压产生器650，本发明中也称为“复制偏置”，可以连接到反馈放大器660，反馈放大器660可以作为图5B的反馈放大器550和/或551。参考电压产生器650可以包括电源电压VDD、电流产生器652和654、运算放大器651、PMOS晶体管658和659以及NMOS晶体管656。运算放大器651的第一输入端可以接收参考电压Vrefp，运算放大器651的输出端连接到NMOS晶体管656的栅极。在一些实施方式中，电流产生器652可以连接到NMOS晶体管656的源极，NMOS晶体管656的漏极可以连接到VDD。电流产生器654可以连接到PMOS晶体管658的漏极和PMOS晶体管659的栅极。PMOS晶体管659的漏极可以连接到PMOS晶体管658的源极和运算放大器651的第二输入端。在一些实施方式中，参考电压产生器650和反馈放大器660可以通过电容器662耦接。由于在参考电压产生器650中NMOS晶体管656和PMOS晶体管658的类型相反，两者受温度和/或工艺偏差的影响得以抵消，提供给反馈放大器660的参考电压将不容易受到温度和/或工艺偏差的影响。
在一些实施方式中，反馈放大器的输出可以耦接到翻转电压跟随器的输入端。根据一些非限制性实施方式，图7A至图7B例示了示例性的翻转电压跟随器。在一些实施方式中，翻转电压跟随器可以用作反馈放大器和开关电容之间的缓冲器，以增加开关电容电路的带宽。在一些实施方式，翻转电压跟随器的转换速率(slew rate)大于反馈放大器的转换速率。因此，使用本申请中所述类型的电压跟随器可以提高反馈电路的转换速率。
如图7A所示的翻转电压跟随器701，可以作为图2的翻转电压跟随器205A和/或205B，而翻转电压跟随器700可以作为图4所示的翻转电压跟随器305A。翻转电压跟随器701可以包括电源电压VDD、电流产生器712、NMOS晶体管714和716。电流产生器712可以连接到NMOS晶体管714的漏极和NMOS晶体管716的栅极。NMOS晶体管714的源极可以连接到NMOS晶体管716的漏极，NMOS晶体管716的源极可以连接到地。在一些实施方式，翻转电压跟随器701可以被配置为接收输入信号ip-、提供增益、输出信号Vrn_n。在一些实施方式中，翻转电压跟随器可以配置为提供单一增益。或者，翻转电压跟随器可以配置为提供的增益在0.95和1.05之间、在0.9和1.1之间、在0.8和1.2之间、在0.75和1.25之间、在0.5和1.5之间或在任何其他合适的值或范围之间。
翻转电压跟随器700可以包括翻转电压跟随器701、NMOS晶体管704和706和电流产生器702。电流产生器702可以连接到NMOS晶体管704的漏极和NMOS晶体管706的栅极。NMOS晶体管704的源极可以连接到NMOS晶体管706的漏极，NMOS晶体管706的源极可以连接到地。在一些实施方式中，翻转电压跟随器700可以被配置为接收输入信号ip+-ip-(或者ip--ip+)、提供增益、输出信号Vrn_p和Vrn_n。信号Vrn_p和Vrn_n彼此间有π相移。在一些实施方式中，翻转电压跟随器700可以配置为提供单一增益。或者，翻转电压跟随器700可以配置为提供的增益在0.95和1.05之间、在0.9和1.1之间、在0.8和1.2之间、在0.75和1.25之间、在0.5和1.5之间或在任何其他合适的值或范围之间。
如图7B所示的翻转电压跟随器751，可以作为图2的翻转电压跟随器205A和/或205B，而翻转电压跟随器750可以作为图4所示的翻转电压跟随器305B。翻转电压跟随器751可以包括电源电压VDD、电流产生器762、PMOS晶体管764和766。电流产生器762可以连接到PMOS晶体管764的漏极和PMOS晶体管766的栅极。PMOS晶体管764的源极可以连接到PMOS晶体管766的漏极，PMOS晶体管766的源极可以连接到地。在一些实施方式，翻转电压跟随器751可以被配置为接收输入信号in-、提供增益、输出信号Vrp_n。在一些实施方式中，翻转电压跟随器可以配置为提供单一增益。或者，翻转电压跟随器可以配置为提供的增益在0.95和1.05之间、在0.9和1.1之间、在0.8和1.2之间、在0.75和1.25之间、在0.5和1.5之间或在任何其他合适的值或范围之间。
翻转电压跟随器750可以包括翻转电压跟随器751、PMOS晶体管754和756和电流产生器752。电流产生器752可以连接到PMOS晶体管754的漏极和PMOS晶体管756的栅极。PMOS晶体管754的源极可以连接到PMOS晶体管756的漏极，PMOS晶体管756的源极可以连接到地。在一些实施方式中，翻转电压跟随器750可以被配置为接收输入信号in+-in-(或者in--in+)、提供增益、输出信号Vrp_p和Vrp_n。信号Vrp_p和Vrp_n彼此间有π相移。在一些实施方式中，翻转电压跟随器750可以配置为提供单一增益。或者，翻转电压跟随器750可以配置为提供的增益在0.95和1.05之间、在0.9和1.1之间、在0.8和1.2之间、在0.75和1.25之间、在0.5和1.5之间或在任何其他合适的值或范围之间。
本申请中所述类型的开关电容电路可用于乘法数模转换器(multiplyingdigital to analog converter,MDAC)。MDAC与传统ADC的区别在于，MDAC采用变化的参考电压。为了确保准确的数模转换，因而期望变化的参考电压对温度变化和/或工艺偏差不敏感。在一些实施方式中，图2的开关电容电路可用于MDAC。在此实施方式中，电压Vr1和Vr2可以用作MDAC的稳定的不同参考电压。在一些实施方式中，图4的开关电容电路可用于MDAC。在此实施方式中，电压Vrn_p、Vrn_n、Vrp_p和Vrp_n可以用作用于MDAC的稳定的不同参考电压。本申请中所述装置和技术的各个方面可以单独使用、组合使用、或者以上述描述的实施方式中未特别讨论的各种方式使用，因此并不仅限于上述描述中陈述的或者附图中所例示的组件的细节和结构。例如，在一个实施方式中描述的方面可以以任何方式与其他实施方式中描述的方面相结合。
本申请中使用的序数词如“第一”、“第二”、“第三”等，并不意味着任何优先级、优先、或一个元件的顺序在另一个之前或者方法动作执行的时间顺序，仅仅用作标签以将具有特定名称的一个元件与具有相同名称的另一元件相区分，从而区别不同的元件。
此外，本申请所使用的措辞和术语是以描述为目的的，不应该被视为限制。使用“包括”、“包含”、“具有”、“含有”或“涉及”及其变形，意旨包括之后列出的项目和其等效物以及额外的项目。
使用“耦接”或“连接”指电路元件或信号，直接彼此连接或通过中间组件连接。
本领域技术人员将容易注意到，在保持本发明的教导的同时，可以对装置和方法做出大量修改和变化。因此，上述公开内容应当被理解为本发明的举例，本发明的保护范围应以权利要求为准。

Claims (11)

1.一种开关电容电路，其特征在于，该开关电容电路包括：
运算放大器；
电容电路，该电容电路的输出端耦接到该运算放大器的输入端；以及
反馈电路，该反馈电路的输入端耦接到该运算放大器的该输入端，该反馈电路的输出端耦接到该电容电路的输入端，该反馈电路被配置为接收参考信号并至少部分地基于该参考信号产生至少一个稳定的参考信号，
其中该反馈电路包括反馈放大器和翻转电压跟随器，该翻转电压跟随器接收该反馈放大器的输出，并输出该至少一个稳定的参考信号。
2.根据权利要求1所述的开关电容电路，其特征在于，其中该反馈放大器为共源放大器。
3.根据权利要求1所述的开关电容电路，其特征在于，该反馈电路的增益被配置为使得该运算放大器的反馈因子与该电容电路中包括的至少一个电容器的电容值无关。
4.根据权利要求1所述的开关电容电路，其特征在于，该运算放大器为差分运算放大器，该运算放大器的输入端包括第一输入端和第二输入端，该电容电路包括第一电容电路和第二电容电路，该反馈电路包括第一反馈电路和第二反馈电路，其中
该第一反馈电路的输入端耦接至该第一电容电路的输出端和该该运算放大器的第一输入端，该第一反馈电路的输出端通过第二开关耦接至该第二电容电路的输入端，
该第二反馈电路的输入端耦接至该第二电容电路的输出端和该该运算放大器的第二输入端，该第二反馈电路的输出端通过第三开关耦接至该第一电容电路的输入端。
5.根据权利要求4所述的开关电容电路，其特征在于，该第一电容电路通过第一开关以及该第二电容电路通过第四开关接收差分输入信号。
6.根据权利要求4所述的开关电容电路，其特征在于，该第一反馈电路被配置为输出第一信号，该第二反馈电路被配置为输出第二信号，其中该第一信号和该第二信号具有相反的相位。
7.根据权利要求4所述的开关电容电路，其特征在于，该第一反馈电路和该第二反馈电路两者中任一者均包括反馈放大器和翻转电压跟随器，其中该反馈放大器为共源放大器。
8.根据权利要求7所述的开关电容电路，其特征在于，其中该共源放大器和该翻转电压跟随器为差分形式，该共源放大器的两个输入端分别耦接该运算放大器的该第一输入端和该第二输入端，该翻转电压跟随器的第一输出端耦接至该第一电容电路的输入端，该翻转电压跟随器的第二输出端耦接至该第二电容电路的输入端。
9.根据权利要求1所述的开关电容电路，其特征在于，该反馈电路还包括参考电压产生器，该参考电压产生器接收该参考信号并产生该参考信号的稳定信号。
10.根据权利要求9所述的开关电容电路，其特征在于，该参考电压产生器为复制偏置电路。
11.一种开关电容电路，其特征在于，该开关电容电路包括：
运算放大器；
电容电路，该电容电路的输出端耦接到该运算放大器的输入端；以及
反馈电路，该反馈电路的输入端耦接到该运算放大器的该输入端，该反馈电路的输出端耦接到该电容电路的输入端，该反馈电路的增益被配置为使得该运算放大器的反馈因子与该电容电路中包括的至少一个电容器的电容值无关，
其中该反馈电路包括反馈放大器和翻转电压跟随器，该翻转电压跟随器接收该反馈放大器的输出，并输出至少一个稳定的参考信号。
CN201610822549.8A 2015-09-15 2016-09-14 开关电容电路 Active CN107046411B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562218758P 2015-09-15 2015-09-15
US62/218,758 2015-09-15
US15/166,066 US9847763B2 (en) 2015-09-15 2016-05-26 Self-regulated reference for switched capacitor circuit
US15/166,066 2016-05-26

Publications (2)

Publication Number Publication Date
CN107046411A CN107046411A (zh) 2017-08-15
CN107046411B true CN107046411B (zh) 2020-08-14

Family

ID=56926127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610822549.8A Active CN107046411B (zh) 2015-09-15 2016-09-14 开关电容电路

Country Status (3)

Country Link
US (1) US9847763B2 (zh)
EP (1) EP3145079B1 (zh)
CN (1) CN107046411B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793861B1 (en) * 2016-07-28 2017-10-17 Qualcomm Incorporated Amplification systems
US10122392B2 (en) * 2016-08-18 2018-11-06 Advanced Micro Devices, Inc. Active equalizing negative resistance amplifier for bi-directional bandwidth extension
CN110943698B (zh) * 2018-09-21 2023-05-02 广东新岸线科技有限公司 一种开关电容运算放大器
DE102018129910A1 (de) * 2018-11-27 2020-05-28 Intel Corporation Konzept für einen gepufferten umgedrehten Spannungsfolger und für einen Spannungsregler mit niedrigem Dropout
US11431308B2 (en) * 2019-04-05 2022-08-30 Baker Hughes Oilfield Operations Llc Differential noise cancellation
US11146262B1 (en) * 2020-07-16 2021-10-12 Xilinx, Inc. Low-noise reference voltage generator
CN113630121B (zh) * 2021-08-19 2023-07-04 电子科技大学 一种采样保持与膝点检测电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963156A (en) * 1997-10-22 1999-10-05 National Semiconductor Corporation Sample and hold circuit and method with common mode differential signal feedback for converting single-ended signals to differential signals
CN101133556A (zh) * 2004-12-30 2008-02-27 德州仪器公司 具有缩放参考电压的开关电容器电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703894B1 (en) * 2003-01-13 2004-03-09 Standard Microsystems Corporation Baseband filter for receivers
US20120049951A1 (en) * 2010-08-31 2012-03-01 Texas Instruments Incorporated High speed switched capacitor reference buffer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963156A (en) * 1997-10-22 1999-10-05 National Semiconductor Corporation Sample and hold circuit and method with common mode differential signal feedback for converting single-ended signals to differential signals
CN101133556A (zh) * 2004-12-30 2008-02-27 德州仪器公司 具有缩放参考电压的开关电容器电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"A 12b 250MS/s Pipelined ADC with Virtual Ground Reference Buffers";Hyun H. Boo等;《2015 IEEE International Solid-State Circuits Conference - (ISSCC) Digest of Technical Papers》;20150319;第282-283页 *

Also Published As

Publication number Publication date
EP3145079A1 (en) 2017-03-22
US20170077883A1 (en) 2017-03-16
EP3145079B1 (en) 2021-06-30
CN107046411A (zh) 2017-08-15
US9847763B2 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
CN107046411B (zh) 开关电容电路
US7154294B2 (en) Comparators capable of output offset calibration
US8049653B2 (en) Amplifier and analog/digital converter
US7956597B2 (en) Reference buffer circuits for providing reference voltages
US8174317B2 (en) Fully-differential amplifier circuit
US9667194B2 (en) Differential switched capacitor circuits having voltage amplifiers, and associated methods
JP2009118049A (ja) 離散時間型増幅回路及びアナログ・ディジタル変換器
WO2006044095A1 (en) Low voltage digital to analog converter, comparator, and sigma-delta modulator circuits
WO2007043389A1 (ja) 四端子二重絶縁ゲート電界トランジスタを用いたｃｍｏｓ増幅器、それを用いた多入力ｃｍｏｓ増幅器、高利得多入力ｃｍｏｓ増幅器、高利得高安定多入力ｃｍｏｓ増幅器および多入力ｃｍｏｓ差動増幅器
CN112436826A (zh) 提供偏移校准的比较器和包括比较器的集成电路
US6642788B1 (en) Differential cascode amplifier
US9831892B1 (en) Noise reduction circuit and associated delta-sigma modulator
JP2005268895A (ja) スイッチ回路
TW201838327A (zh) 跨導放大器
EP3228012B1 (en) Load current compensation for analog input buffers
KR100767581B1 (ko) 차동형 오피 앰프
US20070171112A1 (en) Robust reference generation circuit for D/A converter
US7688145B2 (en) Variable gain amplifying device
US9755588B2 (en) Signal output circuit
CN107786185B (zh) 相位内插器
US11658626B2 (en) Split miller compensation in two-stage differential amplifiers
GB2298329A (en) Voltage offset compensation circuit
EP2293434B1 (en) Switched amplifier circuit arrangement and method for switched amplification
US20070164888A1 (en) Robust reference generation circuit for A/D converter
JP2006287305A (ja) 電圧比較器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant