WO2015060066A1 - トランスインピーダンスアンプ回路 - Google Patents

トランスインピーダンスアンプ回路 Download PDF

Info

Publication number
WO2015060066A1
WO2015060066A1 PCT/JP2014/075634 JP2014075634W WO2015060066A1 WO 2015060066 A1 WO2015060066 A1 WO 2015060066A1 JP 2014075634 W JP2014075634 W JP 2014075634W WO 2015060066 A1 WO2015060066 A1 WO 2015060066A1
Authority
WO
WIPO (PCT)
Prior art keywords
time constant
circuit
signal
control signal
value
Prior art date
Application number
PCT/JP2014/075634
Other languages
English (en)
French (fr)
Inventor
弘 小泉
正史 野河
十林　正俊
雅広 遠藤
Original Assignee
日本電信電話株式会社
Ｎｔｔエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社, Ｎｔｔエレクトロニクス株式会社 filed Critical 日本電信電話株式会社
Priority to CN201480057635.3A priority Critical patent/CN105684304B/zh
Priority to US15/030,375 priority patent/US9853618B2/en
Priority to KR1020167010465A priority patent/KR101768470B1/ko
Publication of WO2015060066A1 publication Critical patent/WO2015060066A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3084—Automatic control in amplifiers having semiconductor devices in receivers or transmitters for electromagnetic waves other than radiowaves, e.g. lightwaves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/58—Compensation for non-linear transmitter output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/693—Arrangements for optimizing the preamplifier in the receiver
    • H04B10/6931—Automatic gain control of the preamplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45142—At least one diode being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance

Definitions

  • the present invention relates to a transimpedance amplifier (TIA) circuit, and more particularly to an automatic gain adjustment function of a TIA circuit.
  • TIA transimpedance amplifier
  • FIG. 9 is a block diagram of a configuration example of a general TIA circuit.
  • the TIA circuit 100 is a multistage amplifier circuit including amplifiers 22, 40 and 50.
  • the TIA circuit 100 further includes an automatic gain control (AGC) circuit 200 that includes a gain control unit 21 and adjusts the gain of the amplifier 22 in the first stage.
  • the gain control unit 21 controls the feedback resistor Rf of the amplifier 22 with the control voltage Vagc, and adjusts the gain of the amplifier 22 so as to keep the amplitude of the signal output from the amplifier 22 at a constant value.
  • AGC automatic gain control
  • the received light intensity varies depending on the length of the communication distance, and therefore it is required to amplify from a weak (dark) optical signal to a strong (bright) optical signal with low noise and low distortion (distortion).
  • the TIA circuit for optical communication often has a function of adjusting the amplification gain according to the magnitude of the input signal intensity, that is, the magnitude of the received light intensity. When the intensity is small, the gain is increased.
  • AGC circuits in which such gain adjustment is automatically performed have been put into practical use in various architectures.
  • the AGC circuit adjusts the gain with a certain time constant.
  • a function for the AGC circuit to determine and control an optimum gain is referred to as an “AGC function”
  • a time constant when the AGC circuit adjusts the gain is referred to as an “AGC function time constant”.
  • the time constant of the AGC function is determined by the size of the resistor Ragc and the capacitance Cagc of the AGC circuit 200.
  • the time constant of the AGC function is too short, it follows the logic change of the input signal, and a desired output may not be obtained.
  • the time constant of the AGC function is designed to be a time constant that is long enough to grasp the average input amplitude in consideration of the baud rate of the input data and the encoding method.
  • the burst response time is set to within 800 ns in total for the TIA and the limiting amplifier at the subsequent stage, and the TIA circuit responds within about 400 ns.
  • the AGC function time constant is set to be relatively short, or different fixed gains are switched for each burst.
  • the TIA circuit for continuous optical communication in which the time constant of the AGC function is set to be relatively long cannot respond to burst signals, and burst communication. If a TIA circuit with a relatively short time constant of the AGC function is used for continuous optical communication, the continuous code becomes longer depending on the encoding method, and the BER characteristics particularly in the input optical power in the error-free vicinity region deteriorate. End up. Further, in order to apply a TIA circuit for burst communication to continuous signals, expensive signal processing such as FEC is required, and for example, a system needs to be constructed at low cost such as Ethernet (registered trademark). It is not preferable in the network.
  • a method of adjusting a time constant by connecting a capacitive element or a resistive element as an external component outside an IC chip on which a TIA circuit is integrated is conceivable (for example, non-patent document). 2).
  • this method if there are multiple locations in the circuit where the capacitance and resistance should be increased or decreased, the same number of terminals (pads) for connecting external elements are required, and there are external terminals in the optical module on which the TIA chip is mounted. It is also necessary to secure a space for mounting the element.
  • a problem to be solved by the present invention is that a low-cost and compact circuit combines a time constant of a short AGC function for instantaneously responding to a burst signal and a time constant of a long AGC function for obtaining good BER characteristics in a continuous signal. It is to be compatible with the configuration.
  • a transimpedance amplifier circuit includes an amplifier that amplifies a received signal, and an amplification gain of the amplifier is adjusted with a first time constant according to the level of the received signal. And an automatic gain adjustment circuit for selecting the first time constant from a plurality of predetermined values.
  • a short time constant for instantaneously responding to a burst signal and a long time constant for obtaining good BER characteristics in a continuous signal can be realized with a low-cost and compact circuit configuration.
  • FIG. 1 is a block diagram showing a configuration example of a TIA circuit according to the first embodiment of the present invention.
  • FIG. 2 is a block diagram illustrating a configuration example of the TIA circuit according to the first embodiment.
  • FIG. 3 is a block diagram showing a modification of the TIA circuit according to the first embodiment.
  • FIG. 4 is a block diagram showing a configuration example of a TIA circuit according to the second embodiment of the present invention.
  • FIG. 5A is a block diagram illustrating a modification of the TIA circuit according to the second embodiment.
  • FIG. 5B is a diagram illustrating a transfer gate circuit.
  • FIG. 6 is a block diagram showing a configuration example of a TIA circuit according to the third embodiment of the present invention.
  • FIG. 7A is a block diagram illustrating a configuration example of a signal detection circuit provided in the TIA circuit according to the third embodiment.
  • FIG. 7B is a block diagram illustrating a configuration example of a signal detection circuit provided in the TIA circuit according to the third embodiment.
  • FIG. 8 is a configuration example of a TIA circuit according to the fourth embodiment of the present invention.
  • FIG. 9 is a block diagram showing a configuration example of a conventional TIA circuit.
  • the present invention in order to realize the time constants of a plurality of AGC functions, for example, at least one of the resistance value of the resistance element and the capacitance value of the capacitance element that determines the value of the time constant of the AGC function based on the control signal is calculated. change.
  • the first selection circuit that selects the time constant of the AGC function from a plurality of predetermined values includes a plurality of resistance elements or a plurality of capacitance elements included in the AGC circuit, and the plurality of resistance elements.
  • a switch that is connected in series or in parallel with at least a part of the plurality of capacitive elements and changes the resistance value of the resistive element or the capacitance value of the capacitive element that determines the value of the time constant by turning on or off based on a control signal Element.
  • a switch is installed in at least a part of a resistor element or a capacitor element of a circuit that determines the time constant of the AGC function, or both elements, and these elements are activated or controlled by on / off control of the switch. By invalidating, the resistance value or the capacitance value is changed.
  • a switch when a switch is connected in parallel with a resistive element or a capacitive element, if the switch is on, the terminal of the element is short-circuited, the element is invalidated, and if the switch is off, conversely The short-circuit state changes to the open state, and the element becomes effective.
  • a switch may be connected in series with the element, the element may be connected to the circuit when the switch is on, and the element may not be connected to the circuit when the switch is off, or a combination thereof. That is, the resistance element and the capacitive element are enabled or disabled by the switch control inside the circuit, and the time constant in the AGC circuit can be changed discretely.
  • a MOS transistor can be used as the switch.
  • the control signal is applied to the gate terminal of the MOS transistor.
  • the gate terminal of the MOS transistor is the input terminal for the switch control signal
  • the switch is turned on and the switch is short-circuited.
  • the switch is opened. The reverse is true for a PMOS transistor.
  • the control signal of the switch element is a logic signal of 2 bits or more, and the switch element switches the time constant of the AGC function between a plurality of predetermined discrete values according to the value of the logic signal. May be.
  • the first selection circuit further includes a reception signal detection circuit that detects a reception signal and outputs a first control signal when a continuous reception time of the reception signal exceeds a predetermined time.
  • a longer time constant may be selected from two or more predetermined values of the first time constant based on one control signal.
  • the reception signal detection circuit outputs a second control signal when the signal disconnection of the reception signal is detected, and the first selection circuit outputs the first control signal based on the second control signal.
  • a shorter time constant may be selected from two or more values determined in advance.
  • FIG. 1 is a configuration example of a TIA circuit that controls the time constant of the AGC circuit with one external terminal.
  • the TIA circuit 1 is a multistage amplifier circuit including amplifiers 22, 40 and 50.
  • the TIA circuit 1 further includes an AGC circuit 2 that includes a gain control unit 21 and adjusts the gain of the first-stage amplifier 22.
  • the gain control unit 21 controls the feedback resistor Rf of the amplifier 22 with the control voltage Vagc, and adjusts the gain of the amplifier 22 so as to keep the amplitude of the signal output from the amplifier 22 at a constant value. That is, the AGC circuit 2 controls the gain of the amplifier 22 so that the amplitude of the signal output from the amplifier 22 is maintained at a constant value.
  • the AGC circuit 2 further includes a resistor (Ragc, Rs), a capacitor (Cagc, Cs), and switches SW1, SW2.
  • the resistor Rs to be added is connected in series with the resistor Ragc, and SW1 is connected in parallel with the resistor Rs.
  • An additional capacitor Cs is connected in parallel with the capacitor Cagc, and SW2 is connected in series with the capacitor Cs.
  • These switches SW1 and SW2 are turned ON / OFF by a switch control signal Vsw.
  • the time constant of the AGC function of the TIA circuit 1 is determined from a plurality of predetermined values obtained by a combination of resistance (Ragc, Rs) and capacitance (Cagc, Cs) by turning on / off the switches SW1 and SW2. You can choose.
  • resistors (Ragc, Rs), capacitors (Cagc, Cs), and switches SW1, SW2 form a first selection circuit 25 that selects a time constant of the AGC function from a plurality of predetermined values.
  • the polarities of the switches SW1 and SW2 are opposite to each other. For example, when the switch control signal Vsw is High, SW1 is open (OFF) and SW2 is connected (ON). . Needless to say, the reverse logic may be used.
  • the switch control signal Vsw may be at the DC level, the switch control signal Vsw may be pulled up to the power supply voltage in the continuous mode and pulled down to the ground level in the burst mode, and the additional external terminal may be a minimum of one pin.
  • FIG. 1 the configuration in which the resistance element and the capacitance element are complementarily switched using one control signal has been described.
  • the resistance and the capacitance are respectively set according to the value of the time constant to be designed. You may make it control separately.
  • the time constant may be switched by controlling only the resistance or the capacitance. With such a configuration, two pins are required for the external terminal, but a value of two or more discrete time constants is determined in advance, and the time change of the received optical signal, for example, an optical signal that is continuously received It is also possible to select a desired time constant depending on whether the optical signal is received in bursts, and more flexible time constant control is possible.
  • the additional resistor Rs is connected in series with the resistor Ragc and the additional capacitor Cs is connected in parallel with the capacitor Cagc.
  • the circuit configuration of the selection circuit 25a composed of the resistors (Ragc, Rs), the capacitors (Cagc, Cs), and the switches SW1 and SW2 is set so that the additional resistor element Rs is connected in parallel and the additional capacitor element Cs is connected in series. Good.
  • the resistance value of the resistance element or the capacitance value of the capacitance element which is a component that determines the time constant, is set in advance so that the time constant can take discrete values, and the switching element SW1.
  • the time constant is selectively controlled by turning ON / OFF SW2.
  • the value of each element and the connection form may be appropriately selected and determined according to the desired time constant value. The same applies to the embodiments described below.
  • the TIA circuit according to the second embodiment of the present invention is a configuration example of a TIA circuit that outputs a differential output.
  • a TIA circuit used in high-speed communication desirably has a differential output.
  • S2D Single-to-Differential Converter
  • the TIA circuit In burst signal reception, since the light intensity between burst signals is not always equal, when a single-phase signal is changed to a differential signal within the TIA circuit, it is necessary to eliminate the DC offset of the differential signal.
  • the TIA circuit is provided with an automatic offset adjustment (AOC) circuit that automatically eliminates the DC offset of the differential signal. Similar to the time constant of the AGC function, the time constant of the AOC function by the AOC circuit needs to be shorter than that of the continuous optical signal TIA circuit in burst signal reception.
  • AOC automatic offset adjustment
  • the time constant of the AOC function in the conventional TIA circuit is fixed. Therefore, when an AOC circuit corresponding to a burst signal is applied to continuous optical communication, the BER characteristic deteriorates depending on the encoding method. In a TIA circuit equipped with an AOC function having a long time constant for continuous optical communication, There was a problem of not being able to respond to the signal.
  • the second selection circuit can change at least one of a resistance value of the resistance element that determines a value of the second time constant and a capacitance value of the capacitance element based on the control signal.
  • the second selection circuit is connected in series or in parallel to a plurality of resistance elements or a plurality of capacitance elements included in the AOC circuit and at least a part of the plurality of resistance elements or the plurality of capacitance elements, And a second switch element that changes the resistance value of the resistance element or the capacitance value of the capacitance element that determines the value of the second time constant by turning on or off based on a control signal.
  • the second switch element is, for example, a MOS transistor, and the control signal is applied to the gate terminal of the MOS transistor.
  • control signal of the second switch element is a logic signal of 2 bits or more
  • the second switch element is a discrete signal in which the second time constant is predetermined according to the value of the logic signal. It is also possible to switch between multiple values.
  • the second selection circuit includes the second selection circuit
  • a longer time constant may be selected from two or more predetermined values for the second time constant based on the first control signal.
  • the reception signal detection circuit outputs a second control signal when the signal disconnection of the reception signal is detected, and the second selection circuit outputs the second control signal based on the second control signal.
  • the time constant may be configured to select a shorter time constant from two or more predetermined values.
  • the TIA circuit according to the second embodiment of the present invention is similar to the AGC circuit described above, for example, at least one of the resistance element or the capacitance element of the circuit that determines the time constant of the AOC function, or both elements.
  • a switch is installed in the unit, and by enabling or disabling these elements by on / off control of the switch, the resistance value or the capacitance value is changed, and a plurality of time constants of the AOC function are realized.
  • FIG. 4 is a block diagram showing a configuration example of the TIA circuit 10 that includes the AGC circuit 20 and the AOC circuit 30 and controls the time constant using a MOS transistor circuit as a switch element.
  • the TIA circuit 10 of the present embodiment converts a single-phase input signal input from a photoelectric conversion element such as a photodiode (not shown) into a differential signal and outputs the differential signal. Therefore, the TIA circuit 10 includes a replica amplifier 23 that is the same as the first-stage input amplifier 22 as the first-stage amplifier.
  • the aforementioned single-phase input signal is input to the input terminal of the first stage input amplifier 22, and the input terminal of the replica amplifier 23 is released.
  • the gain controller 21 of the AGC circuit 20 is shared by these two amplifier circuits.
  • the outputs of the input amplifier 22 and the replica amplifier 23 are further differentially amplified by the next stage amplifiers 40 and 50 via the AOC circuit 30.
  • the AOC circuit 30 is a circuit in which the outputs of the input amplifier 22 and the replica amplifier 23 in the first stage are AC-coupled by the capacitor Cb, and the DC level is matched by the bias voltage Vbias via the bias resistor Rb. Yes.
  • an additional capacitor Cbs is connected in parallel with the capacitor Cb
  • an additional resistor Rbs is connected in series with the resistor Rb
  • NMOS transistors 33 and 34 are connected in parallel with the resistor Rbs.
  • PMOS transistors 31 and 32 are connected to each other.
  • the AGC circuit 20 is connected with an additional resistor Rgs in series with a resistor Rg for determining a time constant, and PMOS transistors 24 and 25 are connected in parallel with the resistor Rgs.
  • the time constant of the AGC circuit 20 is adjusted only by the resistor, but the capacitance may be controlled in the same manner as the AOC circuit 30.
  • the switch control signal Vsw described in the first embodiment is applied to the NMOS transistors 33 and 34 and the PMOS transistors 24, 25, 31, and 32 to control the on / off of the MOS transistors.
  • the switch control signal Vsw when the switch control signal Vsw is at a high level, the additional resistor and the additional capacitor are connected to the circuit, so that the time constant increases. Therefore, in the case of an application for receiving a continuous optical signal, the switch control signal Vsw may be fixed at a high level in advance. When the switch control signal Vsw is at the low level, the time constant is reduced by disconnecting the additional resistor and the additional capacitor from the circuit. Therefore, in the case of an application for receiving a burst optical signal, the switch control signal Vsw may be fixed at a low level.
  • a plurality of time constant determining elements in a plurality of circuits are enabled or disabled by only one control signal, so that each AGC circuit and AOC circuit are long.
  • One of the time constant and the short time constant can be selected, and the time constant can be switched discretely. Even when it is necessary to change the time constant greatly, such as in burst optical communication and continuous optical communication, each resistance value and capacitance value are appropriately designed as desired for the user, and the time constant is easily set to the desired value. can do.
  • PMOS and NMOS transistors are used as switching elements.
  • the sources and drains of the PMOS and NMOS transistors are connected to each other as shown in FIG.
  • a so-called transfer gate (TG) circuit 60 to 66 that inputs and controls various logic signals (X, X to) may be used.
  • TG transfer gate
  • switches 61 and 62 connected in parallel to the pair of additional resistance elements Rgs of the AGC circuit 20a, and switches 63 and 62 connected in parallel to the pair of additional resistance elements Rbs of the AOC circuit 30a, 64 and the switches 65 and 66 connected in series to the pair of additional capacitance elements Cbs are used as the TG circuit 60, and the control signal input circuit 69 controls the polarities of the control signals A and B to be input to each other.
  • FIG. 6 shows an example of the configuration of a TIA circuit 10b that uses a signal detection (SD) circuit 70 to determine the presence or absence of an optical signal input and automatically determine which time constant should be set based on the determination result.
  • SD signal detection
  • the TIA circuit 10b In continuous optical signal communication, it always receives optical signals of a certain level or higher. On the other hand, in burst optical communication, optical signal input is intermittent. Therefore, the TIA circuit 10b according to the present embodiment is provided with an SD circuit 70 that determines the presence or absence of the optical signal input OPTin and outputs a high or low logic level signal based on the determination result. In the present embodiment, it is assumed that the SD circuit 70 outputs a high level when light reception continues for a predetermined time Tc or longer in accordance with the polarity of Vsw described above.
  • the SD circuit 70 when the optical signal reception does not continue for a certain period of time and the SD circuit 70 detects a signal interruption, the SD circuit 70 maintains the low level output, and the received optical signal continues for a certain period Tc or longer. Otherwise, the High level is not output. Therefore, the high level output of the SD circuit 70 represents “with optical signal”, and the low level output represents “no optical signal”. In the default (when the circuit power is turned on), the output of the SD circuit 70 is assumed to be Low. Since these logic polarities are design items, they may be appropriately selected.
  • Such a logic circuit can be configured by a counter 72, a reset circuit 73, a latch circuit 74, and the like, as shown in FIG. 7A. That is, while the optical signal is being received, the counter 72 counts the clock signal (CLK), and if the optical signal reception time exceeds a certain count amount, the latch circuit 74 switches the output to the high level and holds it. On the other hand, when the photodetection circuit 71 detects the disconnection of the optical signal, the reset circuit 73 outputs a reset signal based on the low level output of the SD circuit 70, resets the counter 72 and the latch circuit 74, and the switch control signal Vsw. As a low level.
  • the counter 72 is not limited to a digital circuit (FIG. 7A) that uses a clock signal, but may be an analog holding circuit 75 that uses charging and discharging of a capacitor as shown in FIG. 7B.
  • the fixed time Tc is longer than the maximum value of the burst packet. That is, if Tc is set to be longer than the time length of the longest burst packet, there is no opportunity for the SD circuit to output a high level after power-on, and the SD circuit maintains the low level. If this output is used as Vsw, the time constant of the AGC function and the time constant of the AOC function of the TIA circuit are kept short for burst communication. On the contrary, in the continuous optical signal reception, the SD circuit output becomes High level after a certain time Tc, so that the time constant is set long for continuous communication. It is also possible to provide means for forcibly fixing the value of Vsw to High or Low.
  • the continuous light is used to automatically determine whether the input signal is a continuous light signal or a burst light signal. Since it is possible to use the same optical package for the signal and the burst optical signal, it is easy to use and effective in reducing the cost. According to the present embodiment, it is possible to more effectively utilize the feature of the present invention in which the time constant switching is performed by a switch inside the integrated circuit.
  • a fourth embodiment of the present invention will be described with reference to FIG.
  • at least the time constant is set to a binary value of long or short, and both the AGC function and the AOC function are set collectively.
  • control signals of the first switch element of the AGC circuit and the second switch element of the AOC circuit are logic signals of 2 bits or more, and these first and second switch elements Depending on the value of the signal, each of the first time constant, that is, the time constant of the AGC function, and the second time constant, that is, the time constant of the AOC function, is one of a plurality of predetermined discrete values. Switch to. It is also possible to select the time constant value from a plurality of stages of two or more, or to set different values for the AGC function and the AOC function.
  • a time constant setting value is written in a register inside the TIA circuit 10 'from a control processor 90 such as a CPU or a microcomputer.
  • a control processor 90 such as a CPU or a microcomputer.
  • a memory in which a set value is stored in advance may be connected, and the TIA circuit 10 'may download the value stored in the memory and store it in its own register.
  • the digital interface control circuit 80 outputs a switch control signal corresponding to the stored value, and sets time constants in the AGC circuit 20 and the AOC circuit 30, respectively.
  • SCL serial clock
  • SDA serial data
  • the present invention includes means for discretely switching the time constants of the AGC circuit and the AOC circuit for determining the response time of the TIA circuit by the control of the switch mounted inside the circuit, so that the short time constant can be reduced.
  • a TIA circuit that can handle both necessary burst signal communication and continuous signal communication that requires a long time constant can be realized simply and at low cost.
  • a communication topology as represented by a PON ( ⁇ Passive ⁇ Optical Network) system
  • a one-to-many branch configuration is frequently used, and there are cases where the required reception response time is different for each node.
  • the response time constant of the same integrated circuit can be optimized at each node, so that the same IC chip can be applied to a wide range of applications. Since the cost of the IC chip is substantially inversely proportional to the number of shipments, it is possible to reduce the component cost, the device cost, and further the system cost by applying it to various purposes.
  • the present invention can be used for a receiving circuit in an optical communication system that needs to support both burst signal communication in which the intensity and timing of a received optical signal change greatly and continuous signal communication in which an optical signal is continuously received. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Optical Communication System (AREA)

Abstract

　トランスインピーダンスアンプ回路（１）において、受信信号を増幅する増幅器（２２）と、前記受信信号のレベルに応じて前記増幅器の増幅利得を第１の時定数で調節する自動利得調節（ＡＧＣ）回路（２）と、前記第１の時定数を予め定められた複数の値から選択する第１の選択回路（２５）とを備えたことを特徴とする。　これにより、バースト信号に瞬時に応答するための短いＡＧＣ機能の時定数と、連続信号において良好な誤り率（ＢＥＲ）特性を得るための長いＡＧＣ機能の時定数とを、低コストかつコンパクトな回路構成で両立することができる。

Description

トランスインピーダンスアンプ回路
　本発明は、トランスインピーダンスアンプ（ＴＩＡ）回路に関し、特に、ＴＩＡ回路の自動利得調節機能に関する。
　光受信装置において、フォトダイオード（ＰＤ:Photo Diode）で受光した光信号は、電流信号に変換され、さらにトランスインピーダンス増幅（ＴＩＡ: Trans Impedance Amplifier）回路にて電圧信号に変換される。図９は、一般的なＴＩＡ回路の構成例のブロック図である。ＴＩＡ回路１００は、増幅器２２、４０、５０を備えた多段増幅回路である。ＴＩＡ回路１００は、さらに、利得制御部２１を含み、一段目の増幅器２２の利得を調節する自動利得調節（ＡＧＣ：Automatic Gain Control）回路２００を備えている。利得制御部２１は、制御電圧Ｖａｇｃによって増幅器２２の帰還抵抗Ｒｆを制御して、増幅器２２から出力される信号の振幅を一定値に保つように、増幅器２２の利得を調節する。
　光通信においては、通信距離の長短によって受信する光強度が異なるので、弱い（暗い）光信号から強い（明るい）光信号まで低ノイズかつ低歪（ひず）みで増幅することが求められる。このため、光通信用のＴＩＡ回路は、しばしば、入力信号強度の大小、すなわち受信光強度の大小に応じて増幅利得を調節する機能を具備して、受信強度が大きいときは利得を小さく、受信強度が小さい時は利得を大きくする。このような利得調節が自動的に実施されるＡＧＣ回路は、様々なアーキテクチャで実用化されている。
　ＡＧＣ回路は、ある時定数をもって利得を調節する。以下、ＡＧＣ回路が最適な利得を判定し制御する機能を「ＡＧＣ機能」と呼び、ＡＧＣ回路が利得を調節する際の時定数を「ＡＧＣ機能の時定数」と呼ぶ。
　図９の構成例では、ＡＧＣ機能の時定数は、ＡＧＣ回路２００の抵抗Ｒａｇｃと容量Ｃａｇｃの大きさによって決定される。ここで、もし、このＡＧＣ機能の時定数が短すぎると、入力信号の論理変化に追従してしまうため、所望の出力が得られなくなってしまう場合がある。これは、例えば、入力信号がＨｉｇｈレベルの時に利得を小さく、Ｌｏｗレベルの時に利得を大きくしてしまうと、Ｈｉｇｈレベルの時の出力レベルと、Ｌｏｗレベルの時の出力レベルが略等しくなってしまい、結果的に出力振幅が小さくなってしまうからである。そこで、一般的には、ＡＧＣ機能の時定数は、入力データのボーレートや符号化方式を考慮して、平均的な入力振幅を把握するために十分な長さの時定数となるように設計される。
　しかし、ＰＯＮ（ Passive Optical Network）システムなど、断続的な光信号（バースト信号）を受信する場合、ＡＧＣ機能の時定数が長すぎると最適な利得が設定されるまで正確な受信ができない。そのために、送信フレームに長大な前置（プリアンブル：Preamble）信号を含める必要が生じ、結果的に通信効率を著しく低下させることになってしまう。
　例えば、ＩＥＥＥ８０２．３ａｖで標準化されている１０Ｇ－ＥＰＯＮの規格では、バースト応答時間はＴＩＡとその後段のリミッティングアンプとの合計で８００ｎｓ以内とされており、ＴＩＡ回路としては、約４００ｎｓ以内に応答することが望ましいが、一般的な連続信号用ＴＩＡ回路では、数μｓ～数ｍｓと長くなっている。
　このため、バースト通信の用途においては、ＡＧＣ機能の時定数を比較的短く設定したり、異なる固定利得をバースト毎に切り替えることなどにより、増幅回路としての応答速度とダイナミックレンジの両立を図ることとなる（例えば、非特許文献１参照）。
　しかし、入力振幅に完全に比例した滑らかな利得調節と素早い応答の両立は難しく、いずれか一方が欠けても、入力光パワーとビット誤り量の関係である誤り率（ＢＥＲ: Bit Error Rate）特性を劣化させる要因となる。このため、１０Ｇｂｐｓを超えるデータレートのバースト通信では、前方誤り訂正（ＦＥＣ：Forward Error Correction）機能により、一定のビット誤りを救済する仕組みを導入している。
　このように、従来は、ＴＩＡ回路のＡＧＣ機能の時定数が固定されていたため、ＡＧＣ機能の時定数を比較的長く設定した連続光通信用のＴＩＡ回路では、バースト信号に応答できず、バースト通信用にＡＧＣ機能の時定数を比較的短く設定したＴＩＡ回路を連続光通信に用いると、符号化の方法によって連続同符号が長くなり、特にエラーフリー近傍領域の入力光パワーにおけるＢＥＲ特性が劣化してしまう。また、バースト通信用のＴＩＡ回路を連続信号用に適用するには、ＦＥＣなどの高価な信号処理が必要となり、例えば、イーサネット（登録商標）などのように、安価にシステムを構築する必要のあるネットワークでは好ましくない。
　この問題の解決策の一つとして、ＴＩＡ回路が集積されたＩＣチップの外部に、外付け部品として容量素子や抵抗素子を接続し、時定数を調節する方法が考えられる（例えば、非特許文献２参照）。しかし、この方法では、容量や抵抗を増減すべき個所が回路内に複数あると、その数だけ外部素子接続のための端子（パッド）が必要となり、さらにＴＩＡチップを実装する光学モジュール内に外部素子を実装するスペースを確保することも必要になる。
１０Ｇｂｉｔ／ｓバーストモード受信ＩＣ技術、ＮＴＴ技術ジャーナル２０１１年１月号 Ｐ．３１－３５ １０Ｇｂｐｓ光通信用トランスインピーダンスアンプ、沖テクニカルレビュー２００１年１月号　Ｐ．１１０－１１３
　本発明が解決する課題は、バースト信号に瞬時に応答するための短いＡＧＣ機能の時定数と、連続信号において良好なＢＥＲ特性を得るための長いＡＧＣ機能の時定数とを低コストかつコンパクトな回路構成で両立することである。
　上述したような課題を解決するために、本発明に係るトランスインピーダンスアンプ回路は、受信信号を増幅する増幅器と、前記受信信号のレベルに応じて前記増幅器の増幅利得を第１の時定数で調節する自動利得調節回路と、前記第１の時定数を予め定められた複数の値から選択する第１の選択回路とを備える。
　本発明によれば、バースト信号に瞬時に応答するための短い時定数と、連続信号において良好なＢＥＲ特性を得るための長い時定数とを、低コストかつコンパクトな回路構成により実現することができる。
図１は、本発明の第１の実施の形態に係るＴＩＡ回路の構成例を示すブロック図である。 図２は、第１の実施の形態に係るＴＩＡ回路の構成例を示すブロック図である。 図３は、第１の実施の形態に係るＴＩＡ回路の一変形例を示すブロック図である。 図４は、本発明の第２の実施の形態に係るＴＩＡ回路の構成例を示すブロック図である。 図５Ａは、第２の実施の形態に係るＴＩＡ回路の変形例を示すブロック図である。 図５Ｂは、トランスファーゲート回路を説明する図である。 図６は、本発明の第３の実施の形態に係るＴＩＡ回路の構成例を示すブロック図である。 図７Ａは、第３の実施の形態に係るＴＩＡ回路に設けられる信号検出回路の構成例を示すブロック図である。 図７Ｂは、第３の実施の形態に係るＴＩＡ回路に設けられる信号検出回路の構成例を示すブロック図である。 図８は、本発明の第４の実施の形態に係るＴＩＡ回路の構成例である。 図９は、従来のＴＩＡ回路の構成例を示すブロック図である。
　本発明においては、複数のＡＧＣ機能の時定数を実現するために、例えば、制御信号に基づいてＡＧＣ機能の時定数の値を定める抵抗素子の抵抗値および容量素子の容量値の少なくとも１つを変更する。
　より具体的には、ＡＧＣ機能の時定数を予め定められた複数の値から選択する第１の選択回路は、ＡＧＣ回路に含まれる複数の抵抗素子または複数の容量素子と、これら複数の抵抗素子または前記複数の容量素子の少なくとも一部と直列または並列に接続され、制御信号に基づいてオンまたはオフして前記時定数の値を定める抵抗素子の抵抗値又は容量素子の容量値を変更するスイッチ素子とを含むことができる。
　例えば、ＡＧＣ機能の時定数を決定している回路の抵抗素子もしくは容量素子、あるいは双方の素子の少なくとも一部にスイッチを設置し、そのスイッチのオン／オフ制御によって、これらの素子を有効化あるいは無効化することにより、抵抗値もしくは容量値を変化させる。
　例えば、抵抗素子あるいは容量素子と並列にスイッチを接続した場合、スイッチがオンである場合は素子の端子が短絡状態となってその素子が無効化され、スイッチがオフである場合には、逆に短絡状態が開放状態に変わって素子が有効となる。あるいは、素子と直列にスイッチを接続し、スイッチがオンのときは素子が回路に接続され、スイッチがオフのときは素子が回路に接続されないようにしてもよく、これらの組み合わせもでも良い。つまり、回路内部のスイッチ制御によって抵抗素子や容量素子が有効、もしくは無効となりＡＧＣ回路における時定数を離散的に変化させることができる。
　上記のスイッチとしては、例えばＭＯＳトランジスタを用いることができる。上記の制御信号は、前記ＭＯＳトランジスタのゲート端子に印加される。ＭＯＳトランジスタのゲート端子をスイッチ制御信号の入力端子とすると、ＮＭＯＳトランジスタのゲート端子にＨｉｇｈレベル信号が入力された場合はスイッチがオンとなり、スイッチが短絡状態となる。Ｌｏｗレベル信号が入力された場合にはスイッチが開放状態となる。ＰＭＯＳトランジスタであればこの逆である。
　また、上記のスイッチ素子の制御信号を２ｂｉｔ以上の論理信号とし、このスイッチ素子が、前記論理信号の値に応じてＡＧＣ機能の時定数を予め定められた離散的な複数の値で切り替えるようにしてもよい。
　また、受信信号を検出し、前記受信信号の連続受信時間が所定の時間を超えた場合に第１の制御信号を出力する受信信号検出回路をさらに備え、上記第１の選択回路は、前記第１の制御信号に基づいて前記第１の時定数を予め定めた２以上の値のうちより長い時定数を選択することとしてもよい。
　また、上記の受信信号検出回路は、前記受信信号の信号断を検出した場合に第２の制御信号を出力し、前記第１の選択回路は、前記第２の制御信号に基づいて前記第１の時定数を予め定めた２以上の値のうちより短い時定数を選択するようにしてもよい。
　以下、本発明の実施の形態について図面を参照して説明する。なお、図９に示した従来技術と同様の構成要素については、同一の名称および同一の符号を用い、その詳細な説明は省略する。
［第１の実施の形態］
　図１を参照して、本発明の第１の実施の形態を説明する。図１は、１つの外部端子でＡＧＣ回路の時定数を制御するＴＩＡ回路の構成例である。
　ＴＩＡ回路１は、増幅器２２、４０、５０を備えた多段増幅回路である。ＴＩＡ回路１は、さらに、利得制御部２１を含み、一段目の増幅器２２の利得を調節するＡＧＣ回路２を備えている。利得制御部２１は、制御電圧Ｖａｇｃによって増幅器２２の帰還抵抗Ｒｆを制御して、増幅器２２から出力される信号の振幅を一定値に保つように、増幅器２２の利得を調節する。すなわち、ＡＧＣ回路２は、増幅器２２から出力される信号の振幅を一定値に保つように、増幅器２２の利得を制御する。
　ＡＧＣ回路２は、さらに、抵抗（Ｒａｇｃ、Ｒｓ）、容量（Ｃａｇｃ、Ｃｓ）、およびスイッチＳＷ１、ＳＷ２を備えている。追加する抵抗Ｒｓは抵抗Ｒａｇｃと直列に接続され、抵抗Ｒｓと並列にＳＷ１が接続されている。容量Ｃａｇｃと並列に追加容量Ｃｓが接続され、容量Ｃｓと直列にＳＷ２が接続されている。これらスイッチＳＷ１とＳＷ２は、スイッチ制御信号ＶｓｗによってＯＮ／ＯＦＦする。ＴＩＡ回路１のＡＧＣ機能の時定数は、スイッチＳＷ１とＳＷ２とをＯＮ／ＯＦＦすることによって、抵抗（Ｒａｇｃ、Ｒｓ）、容量（Ｃａｇｃ、Ｃｓ）の組み合わせによって得られる予め定められた複数の値から選択することができる。
　これらの抵抗（Ｒａｇｃ、Ｒｓ）、容量（Ｃａｇｃ、Ｃｓ）、およびスイッチＳＷ１、ＳＷ２は、ＡＧＣ機能の時定数を予め定められた複数の値から選択する第１の選択回路２５を構成している。
　本実施の形態においては、これらスイッチＳＷ１とＳＷ２の極性は互いに逆となっており、例えばスイッチ制御信号ＶｓｗがＨｉｇｈの場合、ＳＷ１は開放（ＯＦＦ）で、ＳＷ２は接続（ＯＮ）となっている。この逆の論理でもよいことは言うまでもない。
　図１において、スイッチ制御信号ＶｓｗがＨｉｇｈレベルの時、抵抗Ｒａｇｃと直列に接続された抵抗Ｒｓは有効となり、容量Ｃａｇｃと並列に接続されたＣｓも有効となる。このときのＡＧＣ回路の時定数Ｔａｇｃ＿Ｈは、抵抗（Ｒａｇｃ+Ｒｓ）と容量（Ｃａｇｃ+Ｃｓ）の積となる。これに対し、スイッチ制御信号ＶｓｗがＬｏｗレベルの時、抵抗Ｒｓが短絡され、容量Ｃｓは切断されるため、ＡＧＣ回路の時定数Ｔａｇｃ＿Ｌは抵抗Ｒａｇｃと容量Ｃａｇｃの積となる。したがって、スイッチ制御信号ＶｓｗをＬｏｗレベルとすることによって、スイッチ制御信号ＶｓｗがＨｉｇｈレベルの場合に比べて、ＡＧＣ機能の時定数を短くすることができる。
　このように、抵抗Ｒａｇｃ、Ｒｓ、容量Ｃａｇｃ、Ｃｓの値を適宜設計し、かつスイッチ制御信号Ｖｓｗを操作することにより、ＡＧＣ回路の長い時定数Ｔａｇｃ＿ＨとＡＧＣ回路の短い時定数Ｔａｇｃ＿Ｌのいずれかを選択し、離散的に大きく時定数を変更することができる。長い時定数Ｔａｇｃ＿Ｈを連続光信号受信用に、短い時定数Ｔａｇｃ＿Ｌをバースト光信号受信用にそれぞれ設計すれば、一つの制御信号で時定数を離散的に切り替えることができる。スイッチ制御信号ＶｓｗはＤＣレベルで良いので、連続モードでは電源電圧にプルアップし、バーストモードでは接地レベルにプルダウンすればよく、追加の外部端子は最小限の１ピンのみとすることができる。
＜変形例１＞
　図１では、１つの制御信号を用いて抵抗素子と容量素子を相補的に切り替える構成を説明したが、図２に示すように、設計する時定数の値に応じて、抵抗と容量とをそれぞれ個別に制御するようにしてもよい。さらに、抵抗のみあるいは容量のみをそれぞれ制御して、時定数を切り替えるようにしてもよい。このような構成とすれば、外部端子は２ピン必要になるが、２以上の離散的な時定数の値を予め定めておき、受信光信号の時間変化、例えば、連続的に受信する光信号かバースト的に受信する光信号かに応じて、所望の時定数を選択することも可能となり、より柔軟な時定数の制御が可能となる。
　また、図１、２では追加する抵抗Ｒｓは抵抗Ｒａｇｃと直列に接続され、容量Ｃａｇｃと並列に追加容量Ｃｓが接続される構成例に基づき説明したが、図３に示すように、ＡＧＣ回路２ａの、抵抗（Ｒａｇｃ、Ｒｓ）、容量（Ｃａｇｃ、Ｃｓ）、およびスイッチＳＷ１、ＳＷ２からなる選択回路２５ａの回路構成を、追加抵抗素子Ｒｓを並列接続に、追加容量素子Ｃｓを直列接続にしてもよい。
　このように、本実施形態では、時定数を定める構成要素である抵抗素子の抵抗値あるいは容量素子の容量値を時定数が離散的な値をとり得るように予め設定しておき、スイッチ素子ＳＷ１、ＳＷ２のＯＮ／ＯＦＦにより時定数を選択制御するものである。各素子の値や接続形式は、所望の時定数の値に応じて適宜選択、決定しておけばよい。このことは以下に説明する実施の形態においても同様である。
［第２の実施の形態］
　本発明の第２の実施の形態に係るＴＩＡ回路は、差動出力を出力するＴＩＡ回路の構成例である。
　高速通信で用いられるＴＩＡ回路においては、多くの場合、その出力が差動出力であることが望ましい。一般的には、１個のフォトダイオードの出力は単相であるため、差動出力を得るためには、ＴＩＡ回路内部で単相信号を差動信号に変える仕組み（S２D：Single-to-Differential Converter）が必要となる。したがって、本実施の形態は、より具体的なＴＩＡ回路での実施の形態である。
　バースト信号受信では、必ずしもバースト信号間の光強度が等しくないため、ＴＩＡ回路内部で単相信号を差動信号に変える際には、差動信号の直流オフセットを解消する必要がある。そのために、ＴＩＡ回路には、差動信号の直流オフセットを自動的に解消する自動オフセット調節（ＡＯＣ：Automatic Offset Control）回路が設けられる。このＡＯＣ回路によるＡＯＣ機能の時定数も、ＡＧＣ機能の時定数と同様に、バースト信号受信では、連続光信号用のＴＩＡ回路に比べて短くする必要がある。
　しかしながら、ＡＧＣ機能と同様に、従来のＴＩＡ回路におけるＡＯＣ機能は時定数が固定されていた。したがって、バースト信号対応のＡＯＣ回路を連続光通信に適用すると符号化の方法によってはＢＥＲ特性が劣化してしまい、連続光通信用の長い時定数を具備したＡＯＣ機能を搭載したＴＩＡ回路では、バースト信号に応答できないという問題があった。
　そこで、本発明においては、上述したような受信信号を増幅する増幅器と、前記受信信号のレベルに応じて前記増幅器の増幅利得を第１の時定数で調節するＡＧＣ回路と、前記第１の時定数を予め定められた複数の値から選択する第１の選択回路とを備えたＴＩＡ回路において、さらに、前記増幅器の出力に基づいて差動信号を出力し、差動信号のオフセット量を第２の時定数で調節するＡＯＣ回路と、前記第２の時定数を予め定めた複数の値から選択する第２の選択回路とを設けることができる。
　ここで、前記第２の選択回路は、制御信号に基づいて前記第２の時定数の値を定める抵抗素子の抵抗値および容量素子の容量値の少なくとも１つを変更することができる。
　また、前記第２の選択回路は、前記ＡＯＣ回路に含まれる複数の抵抗素子または複数の容量素子と、前記複数の抵抗素子または前記複数の容量素子の少なくとも一部と直列または並列に接続され、制御信号に基づいてオンまたはオフして前記第２の時定数の値を定める抵抗素子の抵抗値又は容量素子の容量値を変更する第２のスイッチ素子とを含むことができる。
　前記第２のスイッチ素子は、例えば、ＭＯＳトランジスタであり、前記制御信号は、前記ＭＯＳトランジスタのゲート端子に印加される。
　また、前記第２のスイッチ素子の前記制御信号は、２ｂｉｔ以上の論理信号であり、前記第２のスイッチ素子は、前記論理信号の値に応じて前記第２の時定数を予め定められた離散的な複数の値で切り替えるようにしてもよい。
　さらに、前記受信信号を検出し、前記受信信号の連続受信時間が所定の時間を超えた場合に第１の制御信号を出力する受信信号検出回路をさらに備え、前記第２の選択回路は、前記第１の制御信号に基づいて前記第２の時定数を予め定めた２以上の値のうちより長い時定数を選択するように構成してもよい。
　また、前記受信信号検出回路は、前記受信信号の信号断を検出した場合に第２の制御信号を出力し、前記第２の選択回路は、前記第２の制御信号に基づいて前記第２の時定数を予め定めた２以上の値のうちより短い時定数を選択するように構成してもよい。
　本発明の第２の実施の形態に係るＴＩＡ回路は、上述したＡＧＣ回路と同様に、例えば、ＡＯＣ機能の時定数を決定している回路の抵抗素子もしくは容量素子、あるいは双方の素子の少なくとも一部にスイッチを設置し、そのスイッチのオン／オフ制御によって、これらの素子を有効化あるいは無効化することにより、抵抗値もしくは容量値を変化させ、複数のＡＯＣ機能の時定数を実現する。
　以下、図４を参照して、本発明の第２の実施の形態を説明する。
　図４は、ＡＧＣ回路２０およびＡＯＣ回路３０を備え、かつ、スイッチ素子としてＭＯＳトランジスタ回路を用いて時定数を制御するＴＩＡ回路１０の構成例を示すブロック図である。図４に示すように、本実施の形態のＴＩＡ回路１０は、図示しないフォトダイオード等の光電変換素子から入力される単相入力信号を差動信号に変換して出力する。このため、ＴＩＡ回路１０は、一段目の増幅器として、初段入力アンプ２２と同一のレプリカアンプ２３を備えている。初段入力アンプ２２の入力端子には前述の単相入力信号が入力され、レプリカアンプ２３の入力端子は解放されている。ＡＧＣ回路２０の利得制御部２１はこれら２つの増幅回路に共有される。入力アンプ２２とレプリカアンプ２３の出力は、ＡＯＣ回路３０を介して次段アンプ４０、５０でさらに差動増幅される。
　本実施の形態において、ＡＯＣ回路３０は、初段の入力アンプ２２およびレプリカアンプ２３の出力をそれぞれ容量ＣｂによってＡＣ結合し、バイアス抵抗Ｒｂを介してバイアス電圧ＶｂｉａｓによってＤＣレベルを一致させる回路となっている。本実施の形態におけるＡＯＣ回路３０では、容量Ｃｂと並列に追加容量Ｃｂｓが、抵抗Ｒｂと直列に追加抵抗Ｒｂｓが接続されており、容量Ｃｂｓと直列にＮＭＯＳトランジスタ３３、３４が、抵抗Ｒｂｓと並列にＰＭＯＳトランジスタ３１、３２が接続されている。同様に、ＡＧＣ回路２０には時定数を決定する抵抗Ｒｇと直列に追加抵抗Ｒｇｓが接続されており、抵抗Ｒｇｓと並列にＰＭＯＳトランジスタ２４、２５が接続されている。
　なお、図４のＡＧＣ回路２０においては、抵抗のみでＡＧＣ回路２０の時定数を調節しているが、容量についてもＡＯＣ回路３０と同様に制御するようにしてもよい。
　本実施の形態では、前記ＮＭＯＳトランジスタ３３、３４およびＰＭＯＳトランジスタ２４、２５、３１、３２に、第一の実施の形態で説明したスイッチ制御信号Ｖｓｗが印加され、ＭＯＳトランジスタのオン／オフが制御される。すなわち、スイッチ制御信号ＶｓｗがＨｉｇｈレベルの場合は、追加抵抗と追加容量が回路に接続されることになるため、時定数が大きくなる。したがって、連続光信号を受信する用途の場合は、あらかじめスイッチ制御信号ＶｓｗをＨｉｇｈレベルに固定すればよい。また、スイッチ制御信号ＶｓｗがＬｏｗレベルの場合は、追加抵抗と追加容量が回路から切断されることにより、時定数は小さくなる。したがって、バースト光信号を受信する用途の場合は、スイッチ制御信号ＶｓｗをＬｏｗレベルに固定すればよい。
　このように、本発明の第２の実施の形態によれば、複数の回路における複数の時定数決定素子をただ１つの制御信号で有効あるいは無効とすることにより、ＡＧＣ回路、ＡＯＣ回路それぞれにおいて長い時定数と短い時定数のいずれかを選択し、時定数を離散的に切り替えることができる。バースト光通信と連続光通信など、大きく時定数を変更することが必要な場合においても、各抵抗値や容量値を利用者にとって望ましい値に適宜設計し、簡便に時定数を所望の値に設定することができる。
＜変形例２＞
　本実施の形態ではスイッチ素子としてＰＭＯＳおよびＮＭＯＳトランジスタを使用したが、スイッチ素子として、図５Ｂに示すような、ＰＭＯＳとＮＭＯＳトランジスタそれぞれのソースとドレインを互いに接続して、各トランジスタのゲートに相補的な論理信号（Ｘ、Ｘ~）を入力して制御する、いわゆるトランスファーゲート（ＴＧ： Transfer Gate）回路（６０～６６）を用いても良い。この場合には、図５Ａに示すように、ＡＧＣ回路２０ａの一対の追加抵抗素子Ｒｇｓにそれぞれ並列接続したスイッチ６１、６２、ならびにＡＯＣ回路３０ａの一対の追加抵抗素子Ｒｂｓに並列接続したスイッチ６３、６４、および一対の追加容量素子Ｃｂｓに直列接続したスイッチ６５、６６をＴＧ回路６０とし、制御信号入力回路６９によって、それぞれ入力する制御信号Ａ、Ｂの極性が互いに逆となるように制御する。
［第３の実施の形態］
　図６、図７Ａ、図７Ｂを用いて、本発明の第３の実施の形態を説明する。
　図６は、信号検出（ＳＤ: Signal Detection）回路７０を用いて、光信号入力の有無を判定し、判定結果に基づき長短どちらの時定数に設定すべきかを自動判別するＴＩＡ回路１０ｂの構成例を示したものである。図７Ａ、図７Ｂは、ＳＤ回路７０の構成例である。
　連続光信号通信では、常に一定光パワー以上の光信号を受信し続ける。一方、バースト光通信では、光信号入力は断続的である。そこで、本実施の形態に係るＴＩＡ回路１０ｂには、光信号入力ＯＰＴｉｎの有無を判定し、判定結果に基づきＨｉｇｈもしくはＬｏｗの論理レベル信号を出力するＳＤ回路７０が設けられている。本実施の形態において、ＳＤ回路７０は、前述したＶｓｗの極性に合わせ、一定時間Ｔｃ以上の光受信が継続した場合にＨｉｇｈレベルを出力するものとする。これに対し、一定時間以上光信号受信が継続せず、ＳＤ回路７０が信号断を検出した場合は、ＳＤ回路７０はＬｏｗレベル出力を維持し、引き続き受信される光信号が一定時間Ｔｃ以上継続しなければＨｉｇｈレベルを出力しない。したがって、ＳＤ回路７０のＨｉｇｈレベル出力は、「光信号あり」を表し、Ｌｏｗレベル出力は「光信号なし」を表す。また、デフォルト（回路電源投入時）においてはＳＤ回路７０の出力はＬｏｗであるとする。これらの論理の極性は設計項目であるので、適宜選択すればよい。
　このような論理回路は、図７Ａに示すように、カウンタ７２とリセット回路７３、およびラッチ回路７４等により構成可能である。すなわち、光信号を受信している間は、カウンタ７２がクロック信号（ＣＬＫ）をカウントし、光信号受信時間が一定のカウント量以上になればラッチ回路７４が出力をＨｉｇｈレベルに切り替えて保持する一方、光検出回路７１が光信号の断を検出すると、ＳＤ回路７０のＬｏｗレベル出力に基づいてリセット回路７３がリセット信号を出力し、カウンタ７２とラッチ回路７４をリセットして、スイッチ制御信号ＶｓｗとしてＬｏｗレベルを出力する。
　なお、カウンタ７２はクロック信号を用いるデジタル回路（図７Ａ）に限らず、図７Ｂに示すように容量の充電と放電を利用したアナログ保持回路７５でもよい。
　一定時間Ｔｃはバーストパケットの最大値以上であることが望ましい。すなわち、最も長いバーストパケットの時間長さ以上にＴｃを設定しておけば、電源投入後にＳＤ回路がＨｉｇｈレベルを出力する機会はなく、ＳＤ回路はＬｏｗレベルを維持する。この出力をＶｓｗとして用いれば、ＴＩＡ回路のＡＧＣ機能の時定数およびＡＯＣ機能の時定数がバースト通信用に短く設定され続ける。反対に連続光信号受信では一定時間Ｔｃ以後ＳＤ回路出力がＨｉｇｈレベルとなるので、時定数が連続通信用に長く設定される。尚、強制的にＶｓｗの値をＨｉｇｈもしくはＬｏｗに固定する手段を備えることも可能である。
　本実施の形態によれば、時定数設定のための外部端子が不要となるばかりでなく、自動的に入力信号が連続光信号であるか、バースト光信号であるかを判別するため、連続光信号用とバースト光信号用で同じ実装の光学パッケージを用いることが可能となるため、使い勝手が良く、コスト低減に効果的である。
　本実施の形態によれば、時定数切り替えを集積回路内部のスイッチによって実施するという本発明の特徴をより効果的に利用することができる。
［第４の実施の形態］
　図８を参照して、本発明の第４の実施の形態について説明する。第２および第３の実施の形態においては、少なくとも時定数の設定を長いか短いかの２値で、かつ、ＡＧＣ機能とＡＯＣ機能の両方を一括で設定した。本実施の形態においては、集積回路内部で集積化されたスイッチを制御することによって、時定数を２値以上の値で、さらに細かく設定することが可能である。すなわち、本実施の形態においては、ＡＧＣ回路の第１のスイッチ素子とＡＯＣ回路の第２のスイッチ素子の制御信号を２ｂｉｔ以上の論理信号とし、これら第１および第２のスイッチ素子は、上記論理信号の値に応じて、それぞれ第１の時定数、すなわち、ＡＧＣ機能の時定数と、第２の時定数、すなわちＡＯＣ機能の時定数を、予め定められた離散的な複数の値のいずれかに切り替える。時定数の値を、２以上の複数の段階の中から選択したり、ＡＧＣ機能とＡＯＣ機能とで異なる値に設定することも可能である。
　このような制御を実現するためには、複数の時定数を設定するために少なくとも２ビット以上の情報を回路内部に伝達する必要がある。例えば、Ｉ２Ｃ（アイ・スクエア・シー）やＳＰＩ（ Serial Peripheral Interface）といった汎用デジタルインタフェースを用いることが考えられる。ＣＰＵやマイクロコンピュータといった制御プロセッサ９０から時定数設定値をＴＩＡ回路１０’内部のレジスタに書き込む。制御プロセッサ９０に代えて、あらかじめ設定値を記憶したメモリを接続し、ＴＩＡ回路１０’がそのメモリに記憶された値をダウンロードして自身のレジスタに格納してもよい。デジタルインタフェース制御回路８０は格納された値に応じたスイッチ制御信号を出力し、ＡＧＣ回路２０、ＡＯＣ回路３０にそれぞれ時定数を設定する。Ｉ２Ｃインタフェースを利用する場合、２つの制御ピンＳＣＬ（シリアルクロック）とＳＤＡ（シリアルデータ）が必要になるが、複雑多彩な制御が可能となるメリットがある。
　以上のように、本発明は、ＴＩＡ回路の応答時間を決定するＡＧＣ回路とＡＯＣ回路の時定数を回路内部に搭載したスイッチの制御により離散的に切り替える手段を具備することで、短い時定数が必要となるバースト信号通信と長い時定数が望ましい連続信号通信の両方に対応可能なＴＩＡ回路を簡便かつ低コストで実現することができる。
　一般に、通信トポロジーではＰＯＮ（ Passive Optical Network）システムに代表されるように、１対多分岐の構成が多用され、それぞれのノードで必要な受信応答時間が異なる場合がある。本発明を用いれば、同じ集積回路の応答時定数をそれぞれのノードにおいて最適化できるため、同一のＩＣチップを広範な用途に適用させることが可能となる。ＩＣチップのコストは出荷数に略反比例するため、多用途に適用せしめることで、部品コストや装置コスト、さらにはシステムコストを低廉化することができる。
　本発明は、受信する光信号の強度やタイミングが大きく変化するバースト信号通信と光信号を連続的に受信する連続信号通信の双方に対応が必要な光通信システムにおける受信回路に利用することができる。
　１、１０…ＴＩＡ回路、２、２０…ＡＧＣ回路、２１…利得制御部、２２、２３…増幅器、２４、２５…ＰＭＯＳトランジスタ、３０…ＡＯＣ回路、３１、３２…ＰＭＯＳトランジスタ、３３、３４…ＮＭＯＳトランジスタ、４０…増幅器、５０…増幅器、６０～６６…ＴＧ回路、７０…ＳＤ回路、７１…光信号検出回路、７２…カウンタ、７３…リセット回路、７４…ラッチ回路、７５…アナログ保持回路、８０…デジタルインタフェース制御回路、９０…制御プロセッサ、メモリ。

Claims (14)

  1. 　受信信号を増幅する増幅器と、
    　前記受信信号のレベルに応じて前記増幅器の増幅利得を第１の時定数で調節する自動利得調節回路と、
    　前記第１の時定数を予め定められた複数の値から選択する第１の選択回路と
    　を備えたトランスインピーダンスアンプ回路。
  2. 　前記第１の選択回路は、
    　制御信号に基づいて前記第１の時定数の値を定める抵抗素子の抵抗値および容量素子の容量値の少なくとも１つを変更すること
    　を特徴とする請求項１記載のトランスインピーダンスアンプ回路。
  3. 　前記第１の選択回路は、
    　前記自動利得調節回路に含まれる複数の抵抗素子または複数の容量素子と、
    　前記複数の抵抗素子または前記複数の容量素子の少なくとも一部と直列または並列に接続され、制御信号に基づいてオンまたはオフして前記第１の時定数の値を定める抵抗素子の抵抗値又は容量素子の容量値を変更する第１のスイッチ素子とを含むこと
    　を特徴とする請求項１記載のトランスインピーダンスアンプ回路。
  4. 　前記第１のスイッチ素子は、ＭＯＳトランジスタであり、
    　前記制御信号は、前記ＭＯＳトランジスタのゲート端子に印加されること
    　を特徴とする請求項３記載のトランスインピーダンスアンプ回路。
  5. 　前記第１のスイッチ素子の前記制御信号は、２ｂｉｔ以上の論理信号であり、
    　前記第１のスイッチ素子は、前記論理信号の値に応じて前記第１の時定数を予め定められた離散的な複数の値で切り替えること
    　を特徴とする請求項３に記載のトランスインピーダンスアンプ回路。
  6. 　前記受信信号を検出し、前記受信信号の連続受信時間が所定の時間を超えた場合に第１の制御信号を出力する受信信号検出回路をさらに備え、
    　前記第１の選択回路は、前記第１の制御信号に基づいて前記第１の時定数を予め定めた２以上の値のうちより長い時定数を選択すること
    　を特徴とする請求項１記載のトランスインピーダンスアンプ回路。
  7. 　前記受信信号検出回路は、前記受信信号の信号断を検出した場合に第２の制御信号を出力し、
    　前記第１の選択回路は、前記第２の制御信号に基づいて前記第１の時定数を予め定めた２以上の値のうちより短い時定数を選択すること
    　を特徴とする請求項６記載のトランスインピーダンスアンプ回路。
  8. 　前記増幅器の出力に基づいて差動信号を出力し、差動信号のオフセット量を第２の時定数で調節する自動オフセット調節回路と、
    　前記第２の時定数を予め定めた複数の値から選択する第２の選択回路と
    　をさらに備えたこと
    　を特徴とする請求項１記載のトランスインピーダンスアンプ回路。
  9. 　前記第２の選択回路は、
    　制御信号に基づいて前記第２の時定数の値を定める抵抗素子の抵抗値および容量素子の容量値の少なくとも１つを変更すること
    　を特徴とする請求項８記載のトランスインピーダンスアンプ回路。
  10. 　前記第２の選択回路は、
    　前記自動オフセット調節回路に含まれる複数の抵抗素子または複数の容量素子と、
    　前記複数の抵抗素子または前記複数の容量素子の少なくとも一部と直列または並列に接続され、制御信号に基づいてオンまたはオフして前記第２の時定数の値を定める抵抗素子の抵抗値又は容量素子の容量値を変更する第２のスイッチ素子と
    を含むこと
    　を特徴とする請求項８記載のトランスインピーダンスアンプ回路。
  11. 　前記第２のスイッチ素子は、ＭＯＳトランジスタであり、
    　前記制御信号は、前記ＭＯＳトランジスタのゲート端子に印加されること
    　を特徴とする請求項１０記載のトランスインピーダンスアンプ回路。
  12. 　前記第２のスイッチ素子の前記制御信号は、２ｂｉｔ以上の論理信号であり、
    　前記第２のスイッチ素子は、前記論理信号の値に応じて前記第２の時定数を予め定められた離散的な複数の値で切り替えること
    　を特徴とする請求項１０に記載のトランスインピーダンスアンプ回路。
  13. 　前記受信信号を検出し、前記受信信号の連続受信時間が所定の時間を超えた場合に第１の制御信号を出力する受信信号検出回路をさらに備え、
    　前記第２の選択回路は、前記第１の制御信号に基づいて前記第２の時定数を予め定めた２以上の値のうちより長い時定数を選択すること
    　を特徴とする請求項８記載のトランスインピーダンスアンプ回路。
  14. 　前記受信信号検出回路は、前記受信信号の信号断を検出した場合に第２の制御信号を出力し、
    　前記第２の選択回路は、前記第２の制御信号に基づいて前記第２の時定数を予め定めた２以上の値のうちより短い時定数を選択すること
    　を特徴とする請求項１３記載のトランスインピーダンスアンプ回路。
PCT/JP2014/075634 2013-10-25 2014-09-26 トランスインピーダンスアンプ回路 WO2015060066A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201480057635.3A CN105684304B (zh) 2013-10-25 2014-09-26 跨阻放大器电路
US15/030,375 US9853618B2 (en) 2013-10-25 2014-09-26 Transimpedance amplifier circuit
KR1020167010465A KR101768470B1 (ko) 2013-10-25 2014-09-26 트랜스임피던스 증폭 회로

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-221963 2013-10-25
JP2013221963A JP5731615B2 (ja) 2013-10-25 2013-10-25 トランスインピーダンスアンプ回路

Publications (1)

Publication Number Publication Date
WO2015060066A1 true WO2015060066A1 (ja) 2015-04-30

Family

ID=52992669

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/075634 WO2015060066A1 (ja) 2013-10-25 2014-09-26 トランスインピーダンスアンプ回路

Country Status (5)

Country Link
US (1) US9853618B2 (ja)
JP (1) JP5731615B2 (ja)
KR (1) KR101768470B1 (ja)
CN (1) CN105684304B (ja)
WO (1) WO2015060066A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108173524A (zh) * 2018-02-08 2018-06-15 厦门亿芯源半导体科技有限公司 适用于高带宽tia的双环路自动增益控制电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9882539B1 (en) * 2016-07-31 2018-01-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Multi-data rate, burst-mode transimpedance amplifier (TIA) circuit
ES2714387T3 (es) 2016-09-15 2019-05-28 Knowledge Dev For Pof Sl Amplificador de transimpedancia para comunicaciones ópticas de alta velocidad basadas en modulaciones lineales
IT201600113107A1 (it) 2016-11-09 2018-05-09 St Microelectronics Srl Circuito amplificatore a transimpedenza, relativo circuito integrato, circuito ricevitore e procedimento per operare un circuito amplificatore a transimpedenza
US10171057B1 (en) * 2018-03-21 2019-01-01 Elenion Technologies, Llc Automatic gain control loop
CN110086433A (zh) * 2019-02-20 2019-08-02 厦门优迅高速芯片有限公司 一种带复位信号的突发跨阻放大器
JP6980164B2 (ja) * 2019-08-09 2021-12-15 三菱電機株式会社 光受信器および局側装置
CN112585491A (zh) * 2019-09-05 2021-03-30 深圳市速腾聚创科技有限公司 激光雷达信号接收电路、激光雷达信号增益控制方法和激光雷达
CN112865878B (zh) * 2019-11-12 2022-08-19 华为技术有限公司 一种接收机、光线路终端和无源光网络系统

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6229377A (ja) * 1985-07-31 1987-02-07 Toshiba Corp 自動利得制御回路
JPH06260866A (ja) * 1993-03-04 1994-09-16 Mitsubishi Electric Corp 自動出力電力制御回路装置
JPH0851329A (ja) * 1994-08-09 1996-02-20 Fujitsu Ltd Ａｇｃ回路
WO2008075430A1 (ja) * 2006-12-21 2008-06-26 Mitsubishi Electric Corporation 光受信器
JP2009246535A (ja) * 2008-03-28 2009-10-22 Nippon Telegr & Teleph Corp <Ntt> 増幅回路
JP2009278426A (ja) * 2008-05-15 2009-11-26 Nippon Telegr & Teleph Corp <Ntt> 振幅制限増幅回路
WO2010082585A1 (ja) * 2009-01-19 2010-07-22 株式会社日立製作所 トランスインピーダンスアンプおよびｐｏｎシステム
JP2010166216A (ja) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp 前置増幅器
JP2010213128A (ja) * 2009-03-12 2010-09-24 Sumitomo Electric Device Innovations Inc 電子回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4775481A (en) * 1981-09-09 1988-10-04 Isco, Inc. Apparatus and method for liquid chromatography
US5121076A (en) * 1991-05-06 1992-06-09 Thomson Consumer Electronics, Inc. Plural time constant signal control
JP2003198404A (ja) * 2001-12-26 2003-07-11 Matsushita Electric Ind Co Ltd ダイレクトコンバージョン受信機及びこれを用いた移動無線機、並びにｒｆ信号の受信方法
WO2006013893A1 (ja) * 2004-08-03 2006-02-09 Nippon Telegraph And Telephone Corporation トランスインピーダンスアンプ
JP2008136047A (ja) * 2006-11-29 2008-06-12 Sony Corp 固体撮像装置及び撮像装置
EP2273466A4 (en) * 2008-04-24 2013-07-24 Panasonic Corp SMOKE DETECTOR
JP5867281B2 (ja) * 2012-05-09 2016-02-24 ソニー株式会社 ゲイン制御回路および受信システム

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6229377A (ja) * 1985-07-31 1987-02-07 Toshiba Corp 自動利得制御回路
JPH06260866A (ja) * 1993-03-04 1994-09-16 Mitsubishi Electric Corp 自動出力電力制御回路装置
JPH0851329A (ja) * 1994-08-09 1996-02-20 Fujitsu Ltd Ａｇｃ回路
WO2008075430A1 (ja) * 2006-12-21 2008-06-26 Mitsubishi Electric Corporation 光受信器
JP2009246535A (ja) * 2008-03-28 2009-10-22 Nippon Telegr & Teleph Corp <Ntt> 増幅回路
JP2009278426A (ja) * 2008-05-15 2009-11-26 Nippon Telegr & Teleph Corp <Ntt> 振幅制限増幅回路
JP2010166216A (ja) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp 前置増幅器
WO2010082585A1 (ja) * 2009-01-19 2010-07-22 株式会社日立製作所 トランスインピーダンスアンプおよびｐｏｎシステム
JP2010213128A (ja) * 2009-03-12 2010-09-24 Sumitomo Electric Device Innovations Inc 電子回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108173524A (zh) * 2018-02-08 2018-06-15 厦门亿芯源半导体科技有限公司 适用于高带宽tia的双环路自动增益控制电路
CN108173524B (zh) * 2018-02-08 2021-02-19 厦门亿芯源半导体科技有限公司 适用于高带宽tia的双环路自动增益控制电路

Also Published As

Publication number Publication date
CN105684304B (zh) 2018-12-07
KR101768470B1 (ko) 2017-08-17
US9853618B2 (en) 2017-12-26
CN105684304A (zh) 2016-06-15
US20160261246A1 (en) 2016-09-08
JP2015084474A (ja) 2015-04-30
JP5731615B2 (ja) 2015-06-10
KR20160060127A (ko) 2016-05-27

Similar Documents

Publication Publication Date Title
WO2015060066A1 (ja) トランスインピーダンスアンプ回路
JP4927664B2 (ja) 前置増幅回路
JP4856771B2 (ja) 光信号断検出回路および光受信器
JP4870806B2 (ja) トランスインピーダンスアンプ
US10700785B2 (en) Optical transceiver
US20070152864A1 (en) Photodiode digitizer with fast gain switching
JP2007005968A (ja) バースト先頭検出回路
JP3541750B2 (ja) 光受信前置増幅器
JP5864025B2 (ja) バースト光受信器、バースト光受信器のａｐｄのバイアス電圧制御方法
JP2008236455A (ja) トランスインピーダンスアンプ及びトランスインピーダンスアンプの制御方法
US10958230B2 (en) Reconfigurable optical receivers with extended dynamic range
KR20160057893A (ko) 선형 입력범위를 개선한 레귤레이티드 캐스코드 구조의 버스트 모드 광 전치증폭기
CN104852769A (zh) 一种应用于光接收机前端tia带rssi的分相电路
US6879217B2 (en) Triode region MOSFET current source to bias a transimpedance amplifier
JP6661057B1 (ja) リミッティング増幅回路
US9882638B2 (en) Optical receiver signal strength indicator (RSSI) circuit having a variable supply voltage filter impedance
US9787272B2 (en) Linearizing and reducing peaking simultaneously in single-to-differential wideband radio frequency variable gain trans-impedance amplifier (TIA) for optical communication
US7746172B1 (en) Linearized differential transimpedance amplifier
US20050052248A1 (en) Elevated front-end transimpedance amplifier
JP6024412B2 (ja) 利得可変差動増幅器
US20050168289A1 (en) Receiver circuit having an optical reception device
US6798282B1 (en) Method and system for transimpedance amplifiers with high current input while maintaining high transimpedance gain and bandwidth
US9621972B2 (en) Burst-mode receiver
JPWO2015186223A1 (ja) バースト信号受信回路
JP2004274173A (ja) 前置増幅回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14856379

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15030375

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20167010465

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14856379

Country of ref document: EP

Kind code of ref document: A1