JPH0783386B2 - 多値識別回路 - Google Patents
多値識別回路Info
- Publication number
- JPH0783386B2 JPH0783386B2 JP60034211A JP3421185A JPH0783386B2 JP H0783386 B2 JPH0783386 B2 JP H0783386B2 JP 60034211 A JP60034211 A JP 60034211A JP 3421185 A JP3421185 A JP 3421185A JP H0783386 B2 JPH0783386 B2 JP H0783386B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- level
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は例えば直交振幅変調波の復調装置において、
その直交検波後の多値信号を識別、再生する多値識別回
路に関し、特に多値振幅入力信号をアナログデイジタル
変換器によりデイジタル信号に変換して多値識別を行う
と共に、アナログデイジタル変換器の入力側で入力多値
信号に重畳される直流オフセツトを制御して識別誤りを
少くするように構成された多値識別回路に係わる。
その直交検波後の多値信号を識別、再生する多値識別回
路に関し、特に多値振幅入力信号をアナログデイジタル
変換器によりデイジタル信号に変換して多値識別を行う
と共に、アナログデイジタル変換器の入力側で入力多値
信号に重畳される直流オフセツトを制御して識別誤りを
少くするように構成された多値識別回路に係わる。
「従来の技術」 従来の多値識別器は第１図に示すように構成されてい
る。すなわち信号入力端子１から2n値（ｎは２以上の整
数）の多値信号が直流増幅器２によつて所定のレベルに
増幅され、その出力が、クロツク入力端子３からのクロ
ツクに同期してアナログデイジタル変換（以下A/D変換
と記す）器４でA/D変換され、その変換出力として再生
信号及び誤差信号が出力される。このA/D変換器４の出
力５のうち、上位１〜ｎビツトの出力B1〜Bnが再生信号
として出力端子６へ出力され、上位からｎ＋１ビツト目
の出力Bn+1が誤差信号、つまり基準レベルに対するずれ
に相当する。制御回路７はデイジタル信号列５のうち１
ビツト又は複数ビツトの組合わせによつて直流増幅器２
への帰還信号8,9を形成する。直流分を制御する信号８
はA/D変換器４の出力５のうち上位からｎ＋１ビツト目
の出力Bn+1を、利得を制御する信号９は上位から第１ビ
ツト目の出力B1とｎ＋１ビツト目の出力Bn+1との排他的
論理和出力を用いる。こうして得られた帰還信号8,9は
それぞれ低域通過フイルタ（LPF）11,12を介して平滑化
され、制御信号13,14として直流増幅器２に供給され
る。この制御信号13及び14により直流増幅器２において
入力多値信号に対し重畳される直流分（オフセツトと記
す）及び利得がそれぞれ自動的に調整される。この結果
A/D変換器４への入力される多値信号のレベルは基準値
に対する直流レベル、振幅値ともに常時最適に保つこと
ができる。
る。すなわち信号入力端子１から2n値（ｎは２以上の整
数）の多値信号が直流増幅器２によつて所定のレベルに
増幅され、その出力が、クロツク入力端子３からのクロ
ツクに同期してアナログデイジタル変換（以下A/D変換
と記す）器４でA/D変換され、その変換出力として再生
信号及び誤差信号が出力される。このA/D変換器４の出
力５のうち、上位１〜ｎビツトの出力B1〜Bnが再生信号
として出力端子６へ出力され、上位からｎ＋１ビツト目
の出力Bn+1が誤差信号、つまり基準レベルに対するずれ
に相当する。制御回路７はデイジタル信号列５のうち１
ビツト又は複数ビツトの組合わせによつて直流増幅器２
への帰還信号8,9を形成する。直流分を制御する信号８
はA/D変換器４の出力５のうち上位からｎ＋１ビツト目
の出力Bn+1を、利得を制御する信号９は上位から第１ビ
ツト目の出力B1とｎ＋１ビツト目の出力Bn+1との排他的
論理和出力を用いる。こうして得られた帰還信号8,9は
それぞれ低域通過フイルタ（LPF）11,12を介して平滑化
され、制御信号13,14として直流増幅器２に供給され
る。この制御信号13及び14により直流増幅器２において
入力多値信号に対し重畳される直流分（オフセツトと記
す）及び利得がそれぞれ自動的に調整される。この結果
A/D変換器４への入力される多値信号のレベルは基準値
に対する直流レベル、振幅値ともに常時最適に保つこと
ができる。
この従来の多値識別回路は制御信号13,14による帰還効
果により、温度変動等に起因する低周波数成分の直流ド
リフト及び利得変動を補償することが可能である。第２
図は帰還ループを用いた構成、つまり第１図において制
御信号13,14による制御を行う場合と、帰還ループを用
いず直流増幅器２に固定バイアス電圧を加えた構成、制
御信号13,14を遮断した場合とにおいて、一定のS/N（信
号対雑音電力比）25dB下における符号誤り率の時間変動
特性の実験結果を示している。第２図において入力信号
は８値、τ＝５×10-4秒の場合で曲線15は制御有り、曲
線16は制御なしに対するものである。これら曲線15,16
より帰還制御を行うことにより符号誤り率特性の時間変
動は大きく低減され、ほぼ一定値を保ち、その改善効果
が大きいことが判る。なおこの多値識別回路の詳しい動
作原理は特願昭59-37106号明細書に示してある。
果により、温度変動等に起因する低周波数成分の直流ド
リフト及び利得変動を補償することが可能である。第２
図は帰還ループを用いた構成、つまり第１図において制
御信号13,14による制御を行う場合と、帰還ループを用
いず直流増幅器２に固定バイアス電圧を加えた構成、制
御信号13,14を遮断した場合とにおいて、一定のS/N（信
号対雑音電力比）25dB下における符号誤り率の時間変動
特性の実験結果を示している。第２図において入力信号
は８値、τ＝５×10-4秒の場合で曲線15は制御有り、曲
線16は制御なしに対するものである。これら曲線15,16
より帰還制御を行うことにより符号誤り率特性の時間変
動は大きく低減され、ほぼ一定値を保ち、その改善効果
が大きいことが判る。なおこの多値識別回路の詳しい動
作原理は特願昭59-37106号明細書に示してある。
「発明が解決しようとする問題点」 しかしこの多値識別回路を用いて実際に実験してみる
と、帰還ループは安定しているにもかかわらず、符号誤
りが発生する場合があり、しかもこの現象は信号の多値
数が増加するにつれ顕著になることがわかつた。これは
初期電源投入時や急激なフエージング等において、A/D
変換器４への入力直流レベルが、最小信号間電圧値、入
力多値信号が取り得るレベルの隣接レベル間電圧ｄの整
数倍だけ正又は負側にオフセツトし（ずれ）たまま、帰
還制御信号13である上位ｎ＋１ビツト目出力Bn+1が“1"
と“0"となる確率がそれぞれ50％となることにより帰還
制御が安定してしまう状態である。この状態を擬似引込
み状態と呼ぶ。
と、帰還ループは安定しているにもかかわらず、符号誤
りが発生する場合があり、しかもこの現象は信号の多値
数が増加するにつれ顕著になることがわかつた。これは
初期電源投入時や急激なフエージング等において、A/D
変換器４への入力直流レベルが、最小信号間電圧値、入
力多値信号が取り得るレベルの隣接レベル間電圧ｄの整
数倍だけ正又は負側にオフセツトし（ずれ）たまま、帰
還制御信号13である上位ｎ＋１ビツト目出力Bn+1が“1"
と“0"となる確率がそれぞれ50％となることにより帰還
制御が安定してしまう状態である。この状態を擬似引込
み状態と呼ぶ。
正常の引込み状態と擬似引込み状態との関係を第３図に
示す。第３図は64QAM（８値信号）信号の場合であり、
上位の１〜３目の出力B1〜B3は再生出力である。第４ビ
ツト目B4（誤差信号）の識別レベルを左端に矢印で示
し、正常引込み時には○印で示すように８つの受信信号
レベルは第４ビツト目の識別レベルと等しくなるため、
第４ビツト出力B4は図の右端に示すように50％の確率で
“1"と“0"を発生する。一方、黒丸●印の左側のものと
して示すように、受信信号レベルが正側にｄより僅か小
さい値だけシフトした擬似引込み状態では、最もレベル
の高い受信信号レベルの場合は100％“1"を発生する
が、他の７つの受信信号レベルは“0"を発生する確率が
高いが、受信レベルは変動するため“1"も少しは発生
し、全体として第４ビツト出力B4が50％の確率で“1"と
“0"を発生し安定してしまう。右側の黒丸●印は受信信
号レベルがｄより僅か小さい値だけ負側にずれた時の擬
似引込み状態を示す。
示す。第３図は64QAM（８値信号）信号の場合であり、
上位の１〜３目の出力B1〜B3は再生出力である。第４ビ
ツト目B4（誤差信号）の識別レベルを左端に矢印で示
し、正常引込み時には○印で示すように８つの受信信号
レベルは第４ビツト目の識別レベルと等しくなるため、
第４ビツト出力B4は図の右端に示すように50％の確率で
“1"と“0"を発生する。一方、黒丸●印の左側のものと
して示すように、受信信号レベルが正側にｄより僅か小
さい値だけシフトした擬似引込み状態では、最もレベル
の高い受信信号レベルの場合は100％“1"を発生する
が、他の７つの受信信号レベルは“0"を発生する確率が
高いが、受信レベルは変動するため“1"も少しは発生
し、全体として第４ビツト出力B4が50％の確率で“1"と
“0"を発生し安定してしまう。右側の黒丸●印は受信信
号レベルがｄより僅か小さい値だけ負側にずれた時の擬
似引込み状態を示す。
この擬似引込み状態を理論的に明らかにするため、直流
ドリフトを有した入力信号（16値と仮定）と熱雑音との
和の確率密度関数からA/D変換器４の誤差信号であるＮ
＋１（５）ビツト出力B5を積分した制御電圧を得て、更
に全信号レベル点について求めた制御電圧vdを求めた結
果を第４図に示す。第４図は入力信号のドリフト量μδ
（ｄ＝２δ）とその場合の制御電圧vdとの計算結果を示
したものであり、vd＝０となる点が安定点を示す。この
解析結果から、入力信号が2N値の場合、安定点は（2N−
１）点あり、そのうち実線○印で示す原点を除く（2N−
２）点（点線 印で示す）が擬似引込み点となる。一方、制御電圧vdは
入力信号のC/N（搬送波／雑音電力比）に依存し、低C/N
時になると制御電圧が低下することも明らかになつた。
ドリフトを有した入力信号（16値と仮定）と熱雑音との
和の確率密度関数からA/D変換器４の誤差信号であるＮ
＋１（５）ビツト出力B5を積分した制御電圧を得て、更
に全信号レベル点について求めた制御電圧vdを求めた結
果を第４図に示す。第４図は入力信号のドリフト量μδ
（ｄ＝２δ）とその場合の制御電圧vdとの計算結果を示
したものであり、vd＝０となる点が安定点を示す。この
解析結果から、入力信号が2N値の場合、安定点は（2N−
１）点あり、そのうち実線○印で示す原点を除く（2N−
２）点（点線 印で示す）が擬似引込み点となる。一方、制御電圧vdは
入力信号のC/N（搬送波／雑音電力比）に依存し、低C/N
時になると制御電圧が低下することも明らかになつた。
以上のように第１図に示した構成の多値識別器では、擬
似引込みに陥ることにより通信時において回線の瞬断と
なり、特にこれが著しい場合には通信システムの同期は
ずれとなつてしまい全く通信が不可能となる。しかもこ
の状態で動作が安定してしまうために元の正常状態に復
帰するにはその毎に逐次調整作業が必要であるという欠
点があつた。
似引込みに陥ることにより通信時において回線の瞬断と
なり、特にこれが著しい場合には通信システムの同期は
ずれとなつてしまい全く通信が不可能となる。しかもこ
の状態で動作が安定してしまうために元の正常状態に復
帰するにはその毎に逐次調整作業が必要であるという欠
点があつた。
「問題点を解決するための手段」 この発明によれば、入力多値信号を、その直流レベルを
制御することがきる直流レベル制御手段を介してA/D変
換器に入力し、そのA/D変換器の出力上位ビツトから再
生信号を得ると共に、その再生信号の下位ビツトから誤
差信号を得てその誤差信号により上記直流レベル制御手
段を制御する多値識別回路において、上記A/D変換器の
入力信号のレベルから擬似引込み状態か否かを判定回路
で判定し、その判定回路が擬似引込み状態と判定した場
合は、上記再生信号の少くとも一部を用いて上記誤差信
号を作り上記直流レベル制御手段へ供給する。このよう
にして擬似引込み状態になつても速い正常引込み状態と
することができる。
制御することがきる直流レベル制御手段を介してA/D変
換器に入力し、そのA/D変換器の出力上位ビツトから再
生信号を得ると共に、その再生信号の下位ビツトから誤
差信号を得てその誤差信号により上記直流レベル制御手
段を制御する多値識別回路において、上記A/D変換器の
入力信号のレベルから擬似引込み状態か否かを判定回路
で判定し、その判定回路が擬似引込み状態と判定した場
合は、上記再生信号の少くとも一部を用いて上記誤差信
号を作り上記直流レベル制御手段へ供給する。このよう
にして擬似引込み状態になつても速い正常引込み状態と
することができる。
「実施例」 次にこの発明の実施例を第５図以下の図面を参照して詳
細に説明する。第５図は16値の入力信号を対象としたこ
の発明の第１の実施例を示す。信号入力端子１からの16
値の多値信号は直流増幅器２に入力され、その出力信号
は少くとも５ビツトの出力を持つA/D変換器４に入力さ
れ、クロツク入力端子３のクロツク信号でサンプリング
され、５ビツトのデイジタル信号５に変換されて出力さ
れる。この５ビツト出力のうち上位１〜４ビツト出力B1
〜B4が再生信号、上位第５ビツト目B5が誤差信号であ
る。このうち再生信号B1〜B4の少くとも１つ及び誤差信
号B5は擬似引込み防止回路17に入力される。
細に説明する。第５図は16値の入力信号を対象としたこ
の発明の第１の実施例を示す。信号入力端子１からの16
値の多値信号は直流増幅器２に入力され、その出力信号
は少くとも５ビツトの出力を持つA/D変換器４に入力さ
れ、クロツク入力端子３のクロツク信号でサンプリング
され、５ビツトのデイジタル信号５に変換されて出力さ
れる。この５ビツト出力のうち上位１〜４ビツト出力B1
〜B4が再生信号、上位第５ビツト目B5が誤差信号であ
る。このうち再生信号B1〜B4の少くとも１つ及び誤差信
号B5は擬似引込み防止回路17に入力される。
擬似引込み防止回路17はこの識別回路の引込み状態に応
じて再生信号又は誤差信号を選択し、直流オフセツト制
御信号として出力する。
じて再生信号又は誤差信号を選択し、直流オフセツト制
御信号として出力する。
一方、A/D変換器４の再生信号、例えば第１ビツト出力B
1と誤差信号（第５ビツト）B5とを排他的論理和回路18
に入力し、その出力として得られる利得制御用帰還信号
９は低域通過フイルタ12を介して平滑化された後、直流
増幅器２に制御信号14として供給され、増幅器２の利得
が制御される。
1と誤差信号（第５ビツト）B5とを排他的論理和回路18
に入力し、その出力として得られる利得制御用帰還信号
９は低域通過フイルタ12を介して平滑化された後、直流
増幅器２に制御信号14として供給され、増幅器２の利得
が制御される。
擬似的引込み防止回路17は例えば第６図に示すようにオ
フセツト制御用帰還信号としてこの例では第１ビツト目
出力B1、第５ビツト目出力B5が切替回路19に入力され、
検出回路20からの判定信号21により正常引込み状態には
誤差信号B5を、又擬似引込み状態には再生信号B1を制御
信号８として選択する。選択されたオフセツト制御信号
８は第５図で低域通過フイルタ11を介して平滑化された
後、直流増幅器２に制御信号13として供給され、増幅器
２のオフセツトが制御される。なお直流増幅器２は制御
信号により利得及びオフセツトが独立に制御される必要
がある。又直流増幅器２の代りに制御信号により利得
（減衰を含め）及び直流レベルが独立に制御できる回路
を用いても差支えない。また利得の制御と直流レベル制
御とは別の回路で行つてもよい。
フセツト制御用帰還信号としてこの例では第１ビツト目
出力B1、第５ビツト目出力B5が切替回路19に入力され、
検出回路20からの判定信号21により正常引込み状態には
誤差信号B5を、又擬似引込み状態には再生信号B1を制御
信号８として選択する。選択されたオフセツト制御信号
８は第５図で低域通過フイルタ11を介して平滑化された
後、直流増幅器２に制御信号13として供給され、増幅器
２のオフセツトが制御される。なお直流増幅器２は制御
信号により利得及びオフセツトが独立に制御される必要
がある。又直流増幅器２の代りに制御信号により利得
（減衰を含め）及び直流レベルが独立に制御できる回路
を用いても差支えない。また利得の制御と直流レベル制
御とは別の回路で行つてもよい。
判定回路20はA/D変換器４の入力側における多値信号に
重畳されている直流レベルが、理想的な引込み状態での
直流レベルに対し所定値以上変動したか否かを検出する
ものである。具体的には第６図中に示すように構成する
ことができる。すなわちA/D変換器４の入力信号は分岐
されて擬似引込み防止回路17の入力信号21として入力さ
れ、低域通過フイルタ22にて積分され、その積分出力は
電圧比較器23,24に供給される。比較器23,24はそれぞれ
の入力信号を基準電圧Ｖ＋,V−と比較し、入力信号が設
定電圧値を比較器23では正側に、比較器24は負側に越え
ない場合にそれぞれ“1"を出力し、越える場合に“0"を
出力するものである。ここでＶ＋,V−は擬似引込み時に
おけるA/D変換器４の入力信号を低域通過フイルタ22に
て積分した直流電圧値である。その結果、比較器23,24
の出力を入力としたNANDゲート25の出力は、正常時には
“0"を、擬似引込み時には“1"を出力する。
重畳されている直流レベルが、理想的な引込み状態での
直流レベルに対し所定値以上変動したか否かを検出する
ものである。具体的には第６図中に示すように構成する
ことができる。すなわちA/D変換器４の入力信号は分岐
されて擬似引込み防止回路17の入力信号21として入力さ
れ、低域通過フイルタ22にて積分され、その積分出力は
電圧比較器23,24に供給される。比較器23,24はそれぞれ
の入力信号を基準電圧Ｖ＋,V−と比較し、入力信号が設
定電圧値を比較器23では正側に、比較器24は負側に越え
ない場合にそれぞれ“1"を出力し、越える場合に“0"を
出力するものである。ここでＶ＋,V−は擬似引込み時に
おけるA/D変換器４の入力信号を低域通過フイルタ22に
て積分した直流電圧値である。その結果、比較器23,24
の出力を入力としたNANDゲート25の出力は、正常時には
“0"を、擬似引込み時には“1"を出力する。
第６図中の切替回路18のブロツク図を第７図に示す。判
定信号31により２つの入力信号26,27のうちどちらかが
選択される。具体的には正常引込み時には判定信号21が
“1"であるため第ｎ＋１ビツト出力B5が選ばれ、擬似引
込み時には判定信号21が“0"となるため、最上位ビツト
B1が選ばれ、制御信号８となる。このように選択された
制御信号８は第５図の低域通過フイルタ11にて積分さ
れ、直流増幅器２の直流オフセツトを制御することによ
り入力信号に重畳された直流ドリフト成分を補償する。
定信号31により２つの入力信号26,27のうちどちらかが
選択される。具体的には正常引込み時には判定信号21が
“1"であるため第ｎ＋１ビツト出力B5が選ばれ、擬似引
込み時には判定信号21が“0"となるため、最上位ビツト
B1が選ばれ、制御信号８となる。このように選択された
制御信号８は第５図の低域通過フイルタ11にて積分さ
れ、直流増幅器２の直流オフセツトを制御することによ
り入力信号に重畳された直流ドリフト成分を補償する。
さて、この多値識別回路の動作原理を４値信号を例にと
り信号の流れにそつて説明したのが、第８図である。上
が正常引込み時、下が擬似引込み時の場合を示す。正常
引込み時にはA/D変換器４への入力信号の取り得るレベ
ルは第１ビツトのしきい値V1に対して正、負対称の電圧
レベルである。そこでA/D変換器４の入力信号の平均値
である低域通過フイルタ22の出力電圧は、２つの電圧比
較器23,24の基準電圧Ｖ＋とＶ−との間の領域にあるた
め、正常引込みと判定され、判定信号21は“1"を出力す
る。その結果切替回路19にて第３ビツトB3（誤差信号）
が選択され、出力８として出力される。これを平均化し
たLPF11の出力電圧は入力４値信号の小さな直流ドリフ
トに追従して、これを打ち消す方向に変化し、入力信号
レベルを常に最適に保つ。
り信号の流れにそつて説明したのが、第８図である。上
が正常引込み時、下が擬似引込み時の場合を示す。正常
引込み時にはA/D変換器４への入力信号の取り得るレベ
ルは第１ビツトのしきい値V1に対して正、負対称の電圧
レベルである。そこでA/D変換器４の入力信号の平均値
である低域通過フイルタ22の出力電圧は、２つの電圧比
較器23,24の基準電圧Ｖ＋とＶ−との間の領域にあるた
め、正常引込みと判定され、判定信号21は“1"を出力す
る。その結果切替回路19にて第３ビツトB3（誤差信号）
が選択され、出力８として出力される。これを平均化し
たLPF11の出力電圧は入力４値信号の小さな直流ドリフ
トに追従して、これを打ち消す方向に変化し、入力信号
レベルを常に最適に保つ。
一方、第８図に示すような正側へ擬似引込み状態になつ
た時には、A/D変換器４への入力信号の取り得るレベル
は、第１ビツトのしきい値V1に対して正側にシフトして
いる。そのためこのA/D変換器４の入力信号の平均値で
ある低域通過フイルタ22の出力電圧は正側にシフトし、
電圧比較器23の基準電圧Ｖ＋を越えてしまう。そのため
判定回路20は擬似引込みと判定して判定信号21として
“0"を出力する。その結果切替回路19にて第１ビツト出
力B1が選択され出力信号８となる。これを平均化した低
域通過フイルタ11の出力電圧は、正常引込み時における
出力電圧に比べて大きな正の値を持つため、負帰還制御
により直流増幅器２の出力電圧は負側に大きく引きこま
れ、結果として擬似引込みをぬけ出し正常引込みとな
る。
た時には、A/D変換器４への入力信号の取り得るレベル
は、第１ビツトのしきい値V1に対して正側にシフトして
いる。そのためこのA/D変換器４の入力信号の平均値で
ある低域通過フイルタ22の出力電圧は正側にシフトし、
電圧比較器23の基準電圧Ｖ＋を越えてしまう。そのため
判定回路20は擬似引込みと判定して判定信号21として
“0"を出力する。その結果切替回路19にて第１ビツト出
力B1が選択され出力信号８となる。これを平均化した低
域通過フイルタ11の出力電圧は、正常引込み時における
出力電圧に比べて大きな正の値を持つため、負帰還制御
により直流増幅器２の出力電圧は負側に大きく引きこま
れ、結果として擬似引込みをぬけ出し正常引込みとな
る。
逆に負側へ擬似引込み状態になつた時には、以上の説明
とは逆に直流増幅器２の出力電圧は正側に大きく引きこ
まれ、結果として正常引込みに復帰する。なお正常引込
み時における動作からも当然理解されるように、切替回
路19の出力は、論理出力“1"で正の電圧+Vaを、論理出
力“0"で負の電圧-Vaを出力する。
とは逆に直流増幅器２の出力電圧は正側に大きく引きこ
まれ、結果として正常引込みに復帰する。なお正常引込
み時における動作からも当然理解されるように、切替回
路19の出力は、論理出力“1"で正の電圧+Vaを、論理出
力“0"で負の電圧-Vaを出力する。
なお第７図では擬似引込み状態では再生信号（例えば第
１ビツト出力B1）を、誤差信号BN+1と切替えて制御信号
８として出力したが、第９図に示すように誤差信号BN+1
（B5）を常時、制御信号８として出力し擬似引込み状態
ではスイツチ27をオンにして、再生信号B1を誤差信号B5
に加えて制御信号８として出力してもよい。
１ビツト出力B1）を、誤差信号BN+1と切替えて制御信号
８として出力したが、第９図に示すように誤差信号BN+1
（B5）を常時、制御信号８として出力し擬似引込み状態
ではスイツチ27をオンにして、再生信号B1を誤差信号B5
に加えて制御信号８として出力してもよい。
また第10図に示すようにA/D変換器４として、再生信号
６を得るビツト出力B1〜BNより、更に下位の複数ビツト
出力BN+1〜BMを出力するものを用い、第２判定回路28で
下位ビツト出力BN+1〜BMと、基準値±（ｄ−△）とをデ
イジタル比較して、この値に達するか、これを越えると
擬似引込み状態になりそうな場合と判定して、出力29を
出し、この出力により切替回路19（又はスイツチ27）を
判定信号21と同様に制御し、しかもこれら両判定信号2
1,29の論理和で切替回路19を制御するようにすることも
できる。このようなA/D変換器24を用いる場合は点線で
示すように下位ビツト出力BN+1〜BMをD/A変換器31でア
ナログ信号に変換して、誤差信号BN+1の代りに用いても
よい。ただこの場合でスイツチ27を用いる場合はD/A変
換器31の出力と再生信号B1とをアナログ加算する。この
下位ビツトBN+1〜BMをD/A変換して誤差信号とすること
は第５図の実施例にも適用できる。
６を得るビツト出力B1〜BNより、更に下位の複数ビツト
出力BN+1〜BMを出力するものを用い、第２判定回路28で
下位ビツト出力BN+1〜BMと、基準値±（ｄ−△）とをデ
イジタル比較して、この値に達するか、これを越えると
擬似引込み状態になりそうな場合と判定して、出力29を
出し、この出力により切替回路19（又はスイツチ27）を
判定信号21と同様に制御し、しかもこれら両判定信号2
1,29の論理和で切替回路19を制御するようにすることも
できる。このようなA/D変換器24を用いる場合は点線で
示すように下位ビツト出力BN+1〜BMをD/A変換器31でア
ナログ信号に変換して、誤差信号BN+1の代りに用いても
よい。ただこの場合でスイツチ27を用いる場合はD/A変
換器31の出力と再生信号B1とをアナログ加算する。この
下位ビツトBN+1〜BMをD/A変換して誤差信号とすること
は第５図の実施例にも適用できる。
「発明の効果」 以上説明したようにこの発明によれば簡易な回路構成で
ありながら固定劣化の小さい多値識別回路が実現でき
る。また擬似引込み状態に陥つても速やかに正常状態に
復帰することが可能であるため、特に64QAM方式、256QA
M方式のような振幅多値数の大きい方式においても、通
信回線の瞬断を救済し伝送路の符号誤り率特性を大きく
向上することができる。
ありながら固定劣化の小さい多値識別回路が実現でき
る。また擬似引込み状態に陥つても速やかに正常状態に
復帰することが可能であるため、特に64QAM方式、256QA
M方式のような振幅多値数の大きい方式においても、通
信回線の瞬断を救済し伝送路の符号誤り率特性を大きく
向上することができる。
第１図は従来の多値識別回路を示すブロツク図、第２図
は符号誤り率の時間変動特性を示す図、第３図は８値信
号を例とした引込み状態と出力信号の関係を示す図、第
４図は入力信号のドリフト量と制御電圧の関係の計算結
果を示す図、第５図はこの発明の一実施例を示すブロツ
ク図、第６図は擬似引込み防止回路17の例を示すブロツ
ク図、第７図は切替回路19の例を示すブロツク図、第８
図は各引込み状態における信号の流れを示す図、第９図
及び第10図はそれぞれこの発明の一部変形例を示すブロ
ツク図である。 1:多値信号入力端子、2:直流レベル制御手段としての直
流増幅器、3:クロツク入力端子、4:A/D変換器、5:A/D変
換器出力、6:再生信号、13:誤差信号、17:擬似引込み防
止回路、19:切替回路、20:判定回路、21:判定信号。
は符号誤り率の時間変動特性を示す図、第３図は８値信
号を例とした引込み状態と出力信号の関係を示す図、第
４図は入力信号のドリフト量と制御電圧の関係の計算結
果を示す図、第５図はこの発明の一実施例を示すブロツ
ク図、第６図は擬似引込み防止回路17の例を示すブロツ
ク図、第７図は切替回路19の例を示すブロツク図、第８
図は各引込み状態における信号の流れを示す図、第９図
及び第10図はそれぞれこの発明の一部変形例を示すブロ
ツク図である。 1:多値信号入力端子、2:直流レベル制御手段としての直
流増幅器、3:クロツク入力端子、4:A/D変換器、5:A/D変
換器出力、6:再生信号、13:誤差信号、17:擬似引込み防
止回路、19:切替回路、20:判定回路、21:判定信号。
Claims (1)
- 【請求項１】直流レベルを制御することができる直流レ
ベル制御手段を介して入力多値信号をアナログデイジタ
ル変換器へ供給し、そのアナログデイジタル変換器の変
換出力中の上位の複数ビツト出力を再生信号として出力
すると共に、上記変換出力中のその再生信号の下位ビツ
ト出力から誤差信号を得て、その誤差信号によりこれが
小さくなるように上記直流レベル制御手段を制御して上
記入力多値信号に重畳される直流レベルを調整する多値
識別回路において、 上記アナログデイジタル変換器の入力側における入力多
値信号を入力して、その絶対値が所定値を越えると擬似
引込み状態と判定する判定回路と、 その判定回路の擬似引込み状態と判定した出力により上
記再生信号の少くとも一部を用いて上記誤差信号を作る
手段とを設けたことを特徴とする多値識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034211A JPH0783386B2 (ja) | 1985-02-22 | 1985-02-22 | 多値識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60034211A JPH0783386B2 (ja) | 1985-02-22 | 1985-02-22 | 多値識別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61194918A JPS61194918A (ja) | 1986-08-29 |
| JPH0783386B2 true JPH0783386B2 (ja) | 1995-09-06 |
Family
ID=12407822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60034211A Expired - Lifetime JPH0783386B2 (ja) | 1985-02-22 | 1985-02-22 | 多値識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783386B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988007302A1 (en) * | 1987-03-20 | 1988-09-22 | Fujitsu Limited | Digital demodulator apparatus |
| JPH03205921A (ja) * | 1990-01-08 | 1991-09-09 | Hitachi Denshi Ltd | デジタイザ回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58120351A (ja) * | 1982-01-13 | 1983-07-18 | Fujitsu Ltd | 直流ずれ補償方式 |
| JPS58171158A (ja) * | 1982-03-31 | 1983-10-07 | Fujitsu Ltd | デ−タ伝送方式 |
-
1985
- 1985-02-22 JP JP60034211A patent/JPH0783386B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61194918A (ja) | 1986-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602374A (en) | Multi-level decision circuit | |
| US6927611B2 (en) | Semidigital delay-locked loop using an analog-based finite state machine | |
| US7099400B2 (en) | Multi-level pulse amplitude modulation receiver | |
| EP0794634B1 (en) | Clock recovery circuit for QAM demodulator | |
| US7197101B2 (en) | Phase interpolator based clock recovering | |
| US6771719B1 (en) | Automatic gain control method and its system | |
| US4875049A (en) | Automatic level control circuit for an ad convertor | |
| US6760389B1 (en) | Data recovery for non-uniformly spaced edges | |
| EP0644661B1 (en) | Signal processing apparatus | |
| EP0614283B1 (en) | Phase lock loop circuit using a sample and hold switch circuit | |
| CA1327840C (en) | Auto-threshold/adaptive equalizer | |
| JPH1056487A (ja) | 直交復調回路 | |
| JPH04233850A (ja) | 多値デジタル信号用受信機 | |
| US6600797B1 (en) | Phase frequency synchronism circuit and optical receiver | |
| US5974088A (en) | Digital data slicer | |
| EP0942553A2 (en) | Oversampling type clock recovery circuit with power consumption reduced | |
| US6977879B1 (en) | Apparatus for adjusting phase of clock signal based on phase error calculated from sampled values of readout signal | |
| US6577167B1 (en) | Clock signal producing circuit immediately producing clock signal synchronized with input signal | |
| US7333578B2 (en) | Linear data recovery phase detector | |
| JPH0783386B2 (ja) | 多値識別回路 | |
| US20040146119A1 (en) | Receiver | |
| JPH0681162B2 (ja) | デ−タ判定回路 | |
| EP0659000B1 (en) | Threshold setting and decision circuit | |
| JP2570126B2 (ja) | 復調装置 | |
| US6829309B1 (en) | Phase detector for baud rate-sampled multi-state signal receiver |