JPH0681162B2 - デ−タ判定回路 - Google Patents
デ−タ判定回路Info
- Publication number
- JPH0681162B2 JPH0681162B2 JP6212484A JP6212484A JPH0681162B2 JP H0681162 B2 JPH0681162 B2 JP H0681162B2 JP 6212484 A JP6212484 A JP 6212484A JP 6212484 A JP6212484 A JP 6212484A JP H0681162 B2 JPH0681162 B2 JP H0681162B2
- Authority
- JP
- Japan
- Prior art keywords
- threshold
- threshold value
- determination
- data
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ この発明は、帯域制限により符号間干渉を受けたディジ
タル伝送信号のデータを安定に判定するデータ判定回路
に関する。
タル伝送信号のデータを安定に判定するデータ判定回路
に関する。
［発明の技術的背景とその問題点］ 近年、移動通信では電源資源の有効利用の見地から、デ
ィジタル信号の伝送方式として狭帯域のFM方式が盛んに
検討されている。このような狭帯域化を図ったFM信号の
復調波形は、帯域制限のため大きな符号間干渉を生ず
る。このため、一定のS/Nに対する誤り率が大となる。
この問題を解決する一つの方策として、多閾値識別法
（文献1;電子通信学会技術報告 CS82−89 p105〜112
が知られている。これは異なる識別位相差に対応した複
数の閾値を用意し、過去の識別判定結果からのパターン
情報を基に最適な１つの閾値を選択し、それを判定閾値
として入力信号のデータ判定、すなわち“1",“0"の判
定を行なう方式である。
ィジタル信号の伝送方式として狭帯域のFM方式が盛んに
検討されている。このような狭帯域化を図ったFM信号の
復調波形は、帯域制限のため大きな符号間干渉を生ず
る。このため、一定のS/Nに対する誤り率が大となる。
この問題を解決する一つの方策として、多閾値識別法
（文献1;電子通信学会技術報告 CS82−89 p105〜112
が知られている。これは異なる識別位相差に対応した複
数の閾値を用意し、過去の識別判定結果からのパターン
情報を基に最適な１つの閾値を選択し、それを判定閾値
として入力信号のデータ判定、すなわち“1",“0"の判
定を行なう方式である。
第１図に文献１に開示されている，各データ列の内容に
応じた入力信号の軌跡と、複数の閾値＃１〜＃４の設定
例を示す。これらの閾値＃１〜＃４の中から、入力信号
の軌跡に適合した１つの閾値が過去２ビットのデータ列
の判定結果に基いて選択される。例えば過去２回のデー
タ列の判定結果ａ（ｔ−２）,a（ｔ−１）が“11"の場
合は、第２図（ａ）に示すように入力信号の軌跡はこれ
に続く２ビットのデータを含めた系列の判定結果ａ（ｔ
−２）,a（ｔ−１）,a（ｔ）,a（ｔ＋１）が“1111",11
10",“1101",“1100"のいずれであるかに応じて図示の
ごとく変化する。この場合、ａ（ｔ）の判定のためには
閾値＃１が最適となる。また、過去２回のデータ列の判
定結果ａ（ｔ−２）,a（ｔ−１）が“01"の場合も、同
様にａ（ｔ−２）,a（ｔ−１）,a（ｔ）,a（ｔ＋１）に
応じて第２図（ｂ）のように入力信号の軌跡が変化し、
閾値＃２が最適となる。以下同様に、ａ（ｔ−２）,a
（ｔ−１）が“10"の場合は閾値＃3,また“00"の場合は
閾値＃４が最適となる。
応じた入力信号の軌跡と、複数の閾値＃１〜＃４の設定
例を示す。これらの閾値＃１〜＃４の中から、入力信号
の軌跡に適合した１つの閾値が過去２ビットのデータ列
の判定結果に基いて選択される。例えば過去２回のデー
タ列の判定結果ａ（ｔ−２）,a（ｔ−１）が“11"の場
合は、第２図（ａ）に示すように入力信号の軌跡はこれ
に続く２ビットのデータを含めた系列の判定結果ａ（ｔ
−２）,a（ｔ−１）,a（ｔ）,a（ｔ＋１）が“1111",11
10",“1101",“1100"のいずれであるかに応じて図示の
ごとく変化する。この場合、ａ（ｔ）の判定のためには
閾値＃１が最適となる。また、過去２回のデータ列の判
定結果ａ（ｔ−２）,a（ｔ−１）が“01"の場合も、同
様にａ（ｔ−２）,a（ｔ−１）,a（ｔ）,a（ｔ＋１）に
応じて第２図（ｂ）のように入力信号の軌跡が変化し、
閾値＃２が最適となる。以下同様に、ａ（ｔ−２）,a
（ｔ−１）が“10"の場合は閾値＃3,また“00"の場合は
閾値＃４が最適となる。
このような原理を利用して入力信号のデータを判定する
回路として、文献2;電子通信学会技術報告 CS83−７
p47〜50に示されるように、過去２ビットのデータ列の
判定結果ａ（ｔ−２）,a（ｔ−１）を記憶しておき、こ
れに基き４つの閾値＃１〜＃４の中から１つの閾値を選
択し比較器で入力信号と比較してデータの“1",“0"の
判定を行なう回路が知られている。
回路として、文献2;電子通信学会技術報告 CS83−７
p47〜50に示されるように、過去２ビットのデータ列の
判定結果ａ（ｔ−２）,a（ｔ−１）を記憶しておき、こ
れに基き４つの閾値＃１〜＃４の中から１つの閾値を選
択し比較器で入力信号と比較してデータの“1",“0"の
判定を行なう回路が知られている。
しかしながら、このようなデータ判定回路を前記の如く
移動無線通信機における受信信号の判定に適用した場合
には、次のような問題が生じる。すなわち、送信側で送
信データを低域通過フィルタ（LPF）を通して帯域を狭
めた後FM変調を施して送信し、受信側では周波数弁別器
でFM復調を行ない、その復調出力をさらに積分すること
によって第１図に示したような信号を得、これを先のよ
うにしてデータ判定した場合を考える。これにより得ら
れた判定結果は、文献２に示される如く単一の閾値で判
定した場合に比べ格段に誤り率が減少する。しかし、実
際には送信側における送信データの変化やLPFのゲイン
変動，および受信側における周波数弁別器の復調感度の
変動，積分器のゲイン変動といった要因により信号の交
流レベルが変動する。また、送信側における送信周波数
の変動や受信側における局部発振周波数の変動，周波数
弁別器の直流ドリフト等により、信号の直流レベルも変
動する。交流レベルが変動したときの信号レベルの軌跡
を第３図（ａ）に、また直流レベルが変動したときの信
号レベルの軌跡を同図（ｂ）にそれぞれ示す。
移動無線通信機における受信信号の判定に適用した場合
には、次のような問題が生じる。すなわち、送信側で送
信データを低域通過フィルタ（LPF）を通して帯域を狭
めた後FM変調を施して送信し、受信側では周波数弁別器
でFM復調を行ない、その復調出力をさらに積分すること
によって第１図に示したような信号を得、これを先のよ
うにしてデータ判定した場合を考える。これにより得ら
れた判定結果は、文献２に示される如く単一の閾値で判
定した場合に比べ格段に誤り率が減少する。しかし、実
際には送信側における送信データの変化やLPFのゲイン
変動，および受信側における周波数弁別器の復調感度の
変動，積分器のゲイン変動といった要因により信号の交
流レベルが変動する。また、送信側における送信周波数
の変動や受信側における局部発振周波数の変動，周波数
弁別器の直流ドリフト等により、信号の直流レベルも変
動する。交流レベルが変動したときの信号レベルの軌跡
を第３図（ａ）に、また直流レベルが変動したときの信
号レベルの軌跡を同図（ｂ）にそれぞれ示す。
このように信号のレベルが変動すると、閾値との間の余
裕が小さくるので、小さな雑音によって判定を誤ってし
まうことになり、誤り率が増大する。この結果、データ
や音声信号の正しい伝送が難しくなる。この対策として
周波数の安定化やゲインの一定化を図ろうとすると、ハ
ードウェアが大規模となり多大なコスト的負担が強いら
れるという問題がある。
裕が小さくるので、小さな雑音によって判定を誤ってし
まうことになり、誤り率が増大する。この結果、データ
や音声信号の正しい伝送が難しくなる。この対策として
周波数の安定化やゲインの一定化を図ろうとすると、ハ
ードウェアが大規模となり多大なコスト的負担が強いら
れるという問題がある。
［発明の目的］ この発明の目的は、狭帯域FM方式によるディジタル伝送
路信号のような帯域制限により符号間干渉を受けた入力
信号のデータを、そのレベル変動に拘らず安定・正確に
判定することを可能としたデータ判定回路を提供するこ
とにある。
路信号のような帯域制限により符号間干渉を受けた入力
信号のデータを、そのレベル変動に拘らず安定・正確に
判定することを可能としたデータ判定回路を提供するこ
とにある。
［発明の概要］ この発明は、データ判定のための閾値を入力信号の過去
のデータ列の判定結果に基いて複数の閾値から選択する
とともに、その各閾値を入力信号のレベル変動に応じて
適応的に変化させて修正することによって、正確なデー
タ判定を行なうようにしたものである。
のデータ列の判定結果に基いて複数の閾値から選択する
とともに、その各閾値を入力信号のレベル変動に応じて
適応的に変化させて修正することによって、正確なデー
タ判定を行なうようにしたものである。
すなわち、この発明によるデータ判定回路ではそれぞれ
異なる閾値を発生する複数の閾値発生手段の各々が、そ
れぞれの発生閾値を判定閾値として入力信号を判定した
ときの判定結果が第１の状態の場合における入力信号と
判定閾値との差信号の平均値と、判定結果が第２の状態
の場合における該差信号の平均値との差信号をその発生
閾値の誤差信号として出力する演算手段と、この誤差信
号が最小となる方向に発生閾値を修正する修正手段とを
有することを特徴としている。
異なる閾値を発生する複数の閾値発生手段の各々が、そ
れぞれの発生閾値を判定閾値として入力信号を判定した
ときの判定結果が第１の状態の場合における入力信号と
判定閾値との差信号の平均値と、判定結果が第２の状態
の場合における該差信号の平均値との差信号をその発生
閾値の誤差信号として出力する演算手段と、この誤差信
号が最小となる方向に発生閾値を修正する修正手段とを
有することを特徴としている。
［発明の効果］ この発明によれば、入力信号の交流レベルや直流レベル
の変動によって判定閾値が最適閾値からずれた所にあっ
ても、データ到来毎に判定閾値が修正されて最適値に収
束してゆき、収束後は正しいデータ判定を安定に行なう
ことが可能となる。
の変動によって判定閾値が最適閾値からずれた所にあっ
ても、データ到来毎に判定閾値が修正されて最適値に収
束してゆき、収束後は正しいデータ判定を安定に行なう
ことが可能となる。
この結果誤り率が著しく減少し、データ伝送においては
データの信頼性の向上が図られ、音声や画像信号の伝送
においては非常に高品質な伝送を行なうことができる。
データの信頼性の向上が図られ、音声や画像信号の伝送
においては非常に高品質な伝送を行なうことができる。
［発明の実施例］ 第４図はこの発明の一実施例のデータ判定回路の構成を
示す図である。図において、端子１には入力信号として
例えば狭帯域FM方式によるディジタル伝送信号を受信側
でFM復調し積分して得られた、第１図に示すようなレベ
ル軌跡を有する信号が入力される。この入力信号は比較
器２に供給され、後述のようにして得られる判定閾値と
レベル比較されることにより、そのデータが判定され２
値のデータ信号となって、出力端子３に送出される。
示す図である。図において、端子１には入力信号として
例えば狭帯域FM方式によるディジタル伝送信号を受信側
でFM復調し積分して得られた、第１図に示すようなレベ
ル軌跡を有する信号が入力される。この入力信号は比較
器２に供給され、後述のようにして得られる判定閾値と
レベル比較されることにより、そのデータが判定され２
値のデータ信号となって、出力端子３に送出される。
比較器２の判定結果はさらに、判定閾値の選択のため３
段のシフトレジスタ４に供給される。このシフトレジス
タの入力をａ（ｔ）とすれば、シフトレジスタ４の各段
には過去３ビットのデータ列の判定結果ａ（ｔ−１）,a
（ｔ−２）,a（ｔ−３）が記憶されている。これらの判
定結果のうちａ（ｔ−１）,a（ｔ−２）は第１の制御回
路5aに与えられ、ａ（ｔ）,a（ｔ−１）,a（ｔ−２）,a
（ｔ−３）は第２の制御回路5bに与えられる。制御回路
5aは、４つの閾値発生回路6a〜6dが発生する閾値TH11,T
H10,TH01,TH00から１つの閾値を選択するための第１の
スイッチ7aを制御し、制御回路5bは閾値発生回路6a〜6d
に閾値修正のための信号を供給する第２のスイッチ7bを
制御する。すなわち、スイッチ回路7bには端子１への入
力信号と判定閾値との差信号を得る減算器８の出力が、
遅延回路９を介して適当なタイミングで供給される。な
お、減算器８の出力の差信号の極性は判定閾値より入力
信号レベルの方が高いとき正，また判定閾値より入力信
号レベルの方が小さいとき負となるものとする。
段のシフトレジスタ４に供給される。このシフトレジス
タの入力をａ（ｔ）とすれば、シフトレジスタ４の各段
には過去３ビットのデータ列の判定結果ａ（ｔ−１）,a
（ｔ−２）,a（ｔ−３）が記憶されている。これらの判
定結果のうちａ（ｔ−１）,a（ｔ−２）は第１の制御回
路5aに与えられ、ａ（ｔ）,a（ｔ−１）,a（ｔ−２）,a
（ｔ−３）は第２の制御回路5bに与えられる。制御回路
5aは、４つの閾値発生回路6a〜6dが発生する閾値TH11,T
H10,TH01,TH00から１つの閾値を選択するための第１の
スイッチ7aを制御し、制御回路5bは閾値発生回路6a〜6d
に閾値修正のための信号を供給する第２のスイッチ7bを
制御する。すなわち、スイッチ回路7bには端子１への入
力信号と判定閾値との差信号を得る減算器８の出力が、
遅延回路９を介して適当なタイミングで供給される。な
お、減算器８の出力の差信号の極性は判定閾値より入力
信号レベルの方が高いとき正，また判定閾値より入力信
号レベルの方が小さいとき負となるものとする。
ここで、閾値判定回路6a〜6dの各々は例えば第５図のよ
うに構成されている。すなわち、閾値発生回路は２つの
入力端子11a,11bを有し、その各入力信号を平平均化回
路12a,12bで平均化して時間的な平均値をとり、さらに
減算器13で両平均値の差信号を得る。そしてこの差信号
を乗算器14でΔ倍した後、加算器15に供給して遅延回路
16の出力である以前の閾値と加算することによって、修
正された新たな閾値を出力端子17に出力する構成となっ
ている。
うに構成されている。すなわち、閾値発生回路は２つの
入力端子11a,11bを有し、その各入力信号を平平均化回
路12a,12bで平均化して時間的な平均値をとり、さらに
減算器13で両平均値の差信号を得る。そしてこの差信号
を乗算器14でΔ倍した後、加算器15に供給して遅延回路
16の出力である以前の閾値と加算することによって、修
正された新たな閾値を出力端子17に出力する構成となっ
ている。
次に、この実施例の動作を説明する。今、過去の２ビッ
トのデータ列の判定結果ａ（ｔ−２）,a（ｔ−１）が
“11"であるとすると、判定閾値としては第１図の閾値
＃１〜＃４のうち＃１が最適であるため、スイッチ回路
7aは制御回路5aにより制御されて＃１に相当する閾値発
生回路6aの発生閾値TH11を選択する。この閾値TH11が判
定閾値として比較器２に与えられる。
トのデータ列の判定結果ａ（ｔ−２）,a（ｔ−１）が
“11"であるとすると、判定閾値としては第１図の閾値
＃１〜＃４のうち＃１が最適であるため、スイッチ回路
7aは制御回路5aにより制御されて＃１に相当する閾値発
生回路6aの発生閾値TH11を選択する。この閾値TH11が判
定閾値として比較器２に与えられる。
ここで、この閾値TH11が第２図（ａ）の＃１からずれて
いる場合、例えば第３図（ａ）または（ｂ）の位置にあ
るとすると、そのずれが検出されて閾値TH11が修正され
る。すなわち、減算器８で閾値TH11と入力信号との差信
号が検出され、この差信号が遅延回路９により一定時間
遅延される。この遅延時間は閾値TH11が判定閾値として
設定されてから、この閾値TH11に対応する２ビットのデ
ータ列に続く２ビットのデータ列の判定結果が比較器２
の出力に得られるまでに要する時間、つまり入力信号の
データレイトの約1.5倍の時間に設定される。スイッチ7
bは制御回路5bにより制御されて、遅延回路９の出力の
差信号をその相続く２ビットのデータの判定結果に対応
して、閾値発生回路6aの２つの入力端子11a,11bに選択
的に供給する。例えばａ（ｔ−３）,a（ｔ−２）,a（ｔ
−１）,a（ｔ）が“1110"となった場合、スイッチ7bは
差信号を端子11aに供給し、また“1101"となった場合は
端子11bに供給する。
いる場合、例えば第３図（ａ）または（ｂ）の位置にあ
るとすると、そのずれが検出されて閾値TH11が修正され
る。すなわち、減算器８で閾値TH11と入力信号との差信
号が検出され、この差信号が遅延回路９により一定時間
遅延される。この遅延時間は閾値TH11が判定閾値として
設定されてから、この閾値TH11に対応する２ビットのデ
ータ列に続く２ビットのデータ列の判定結果が比較器２
の出力に得られるまでに要する時間、つまり入力信号の
データレイトの約1.5倍の時間に設定される。スイッチ7
bは制御回路5bにより制御されて、遅延回路９の出力の
差信号をその相続く２ビットのデータの判定結果に対応
して、閾値発生回路6aの２つの入力端子11a,11bに選択
的に供給する。例えばａ（ｔ−３）,a（ｔ−２）,a（ｔ
−１）,a（ｔ）が“1110"となった場合、スイッチ7bは
差信号を端子11aに供給し、また“1101"となった場合は
端子11bに供給する。
こうして入力端子11a,11bに供給された差信号は平均化
回路12a,12bで平均値がとられ、さらに減算器13で両平
均値の差が検出される。すなわち、閾値TH11を判定閾値
として入力信号をデータ判定したときの判定結果である
ａ（ｔ−１）とそれに続くａ（ｔ）が“10"（第１の状
態）の場合における，入力信号と判定閾値TH11との差信
号の平均値と、その判定結果が“01"（第２の状態）の
場合における，入力信号と判定閾値TH11との差信号の平
均値との差信号が検出される。この差信号は乗算器14で
Δ倍、例えば1/2倍された後、加算器15に入力されるこ
とにより閾値TH11を修正する。例えば第３図（ａ）に示
すようにTH11に相当する閾値＃１が最適値より上にある
場合は、平均化回路12aの出力に得られる平均値（正極
性）より平均化回路12bの出力に得られる平均値（負極
性）の方が大きいため、減算器13の出力の差信号は負極
性となり、これが乗算器14を介して加算器15に供給され
て以前の閾値に加算されるので、閾値TH11はレベルが下
がり、最適値に近付く。この動作が判定閾値として閾値
TH11が選択される毎に繰返されることによって、閾値TH
11は逐次修正されて最適値に近付いてゆき、やがて収束
する。
回路12a,12bで平均値がとられ、さらに減算器13で両平
均値の差が検出される。すなわち、閾値TH11を判定閾値
として入力信号をデータ判定したときの判定結果である
ａ（ｔ−１）とそれに続くａ（ｔ）が“10"（第１の状
態）の場合における，入力信号と判定閾値TH11との差信
号の平均値と、その判定結果が“01"（第２の状態）の
場合における，入力信号と判定閾値TH11との差信号の平
均値との差信号が検出される。この差信号は乗算器14で
Δ倍、例えば1/2倍された後、加算器15に入力されるこ
とにより閾値TH11を修正する。例えば第３図（ａ）に示
すようにTH11に相当する閾値＃１が最適値より上にある
場合は、平均化回路12aの出力に得られる平均値（正極
性）より平均化回路12bの出力に得られる平均値（負極
性）の方が大きいため、減算器13の出力の差信号は負極
性となり、これが乗算器14を介して加算器15に供給され
て以前の閾値に加算されるので、閾値TH11はレベルが下
がり、最適値に近付く。この動作が判定閾値として閾値
TH11が選択される毎に繰返されることによって、閾値TH
11は逐次修正されて最適値に近付いてゆき、やがて収束
する。
同様にして、減算器８で得られた差信号を遅延回路９に
より遅延した後、ａ（ｔ−３）,a（ｔ−２）,a（ｔ−
１）,a（ｔ）が“0110",“0101"の場合は閾値発生回路6
bの入力端子11a,11bに供給し、“1010",“1001"の場合
は閾値発生回路6cの入力端子11a,11bに供給し、“001
0",“0001"の場合は閾値発生回路6dの入力端子11a,11b
に供給することによって、閾値発生回路6b〜6dにおいて
も同様に閾値TH10,TH01,TH00の修正を行なう。
より遅延した後、ａ（ｔ−３）,a（ｔ−２）,a（ｔ−
１）,a（ｔ）が“0110",“0101"の場合は閾値発生回路6
bの入力端子11a,11bに供給し、“1010",“1001"の場合
は閾値発生回路6cの入力端子11a,11bに供給し、“001
0",“0001"の場合は閾値発生回路6dの入力端子11a,11b
に供給することによって、閾値発生回路6b〜6dにおいて
も同様に閾値TH10,TH01,TH00の修正を行なう。
このようにして、各閾値発生回路6a〜6dはその各発生閾
値を判定閾値として比較器２で入力信号のデータを判定
したときに得られた判定結果が第１の状態の場合と第２
の状態の場合とにおける入力信号と判定閾値との２つの
差信号の平均値を求め、さらにこの２つの平均値の差信
号を求めてこれが最小となる方向に閾値を適応的に可変
し修正する。これにより、判定閾値が最適化されること
になる。
値を判定閾値として比較器２で入力信号のデータを判定
したときに得られた判定結果が第１の状態の場合と第２
の状態の場合とにおける入力信号と判定閾値との２つの
差信号の平均値を求め、さらにこの２つの平均値の差信
号を求めてこれが最小となる方向に閾値を適応的に可変
し修正する。これにより、判定閾値が最適化されること
になる。
すなわち、直流レベルの変動や交流レベルの変動により
入力信号のレベルが変動しても、その変動に追従して閾
値発生回路6a〜6d内で閾値の修正が行なわれることによ
り判定閾値が入力信号レベルに対し最適に設定されるた
め、安定・正確なデータ判定が可能となる。また、平均
化回路で入力信号と判定閾値との差信号の平均化を行な
うことで雑音成分が除去されるので、雑音に対しても安
定な判定が可能である。
入力信号のレベルが変動しても、その変動に追従して閾
値発生回路6a〜6d内で閾値の修正が行なわれることによ
り判定閾値が入力信号レベルに対し最適に設定されるた
め、安定・正確なデータ判定が可能となる。また、平均
化回路で入力信号と判定閾値との差信号の平均化を行な
うことで雑音成分が除去されるので、雑音に対しても安
定な判定が可能である。
この発明は上記実施例に限定されるものではなく、その
要旨を逸脱しない範囲で種々変形実施が可能である。例
えば第４図のデータ判定回路はアナログ回路で構成され
ているが、入力端子１の後にサンプルホールド回路およ
びA/D変換器を置き、その後の処理を全てディジタル信
号処理により行なってもよい。その場合、平均化回路は
入力されるデイジタル差信号のＮサンプル分をＮ段のシ
フトレジスタに入力し、このシフトレジスタの各段の出
力値を加算してＮで除することで平均値を得ることがで
きる。また、ディジタル信号処理による場合は、各閾値
発生回路内の２つの平均化処理を１つの平均化回路で同
時に行なうことも可能であり、２系列のディジタル差信
号を2N段のシフトレジスタにＮサンプル分ずつ入力しそ
の各段の出力値を加算した後2Nで除せばよい。このよう
にすると、第５図の減算器13に相当するものも不要とな
る。また平均化の他の方法としては、入力されるディジ
タル差信号のサンプルを加算してゆき、その加算値Ｓ
（ｔ−１）のα倍（α＜１）に新たなサンプルを加えた
新しい加算値Ｓ（ｔ）をＮで除して平均値としてもよ
い。また、平均化手段は一般にはローパスフィルタを用
いることができる。
要旨を逸脱しない範囲で種々変形実施が可能である。例
えば第４図のデータ判定回路はアナログ回路で構成され
ているが、入力端子１の後にサンプルホールド回路およ
びA/D変換器を置き、その後の処理を全てディジタル信
号処理により行なってもよい。その場合、平均化回路は
入力されるデイジタル差信号のＮサンプル分をＮ段のシ
フトレジスタに入力し、このシフトレジスタの各段の出
力値を加算してＮで除することで平均値を得ることがで
きる。また、ディジタル信号処理による場合は、各閾値
発生回路内の２つの平均化処理を１つの平均化回路で同
時に行なうことも可能であり、２系列のディジタル差信
号を2N段のシフトレジスタにＮサンプル分ずつ入力しそ
の各段の出力値を加算した後2Nで除せばよい。このよう
にすると、第５図の減算器13に相当するものも不要とな
る。また平均化の他の方法としては、入力されるディジ
タル差信号のサンプルを加算してゆき、その加算値Ｓ
（ｔ−１）のα倍（α＜１）に新たなサンプルを加えた
新しい加算値Ｓ（ｔ）をＮで除して平均値としてもよ
い。また、平均化手段は一般にはローパスフィルタを用
いることができる。
さらに上記実施例では例えば閾値発生回路6aに注目する
と、その発生閾値TH11を判定結果ａ（ｔ−３）,a（ｔ−
２）,a（ｔ−１）,a（ｔ）が“1110"と1101"のときの差
信号の平均値の差に基いて修正したが、“1111"と“110
0"のときの差信号の平均値の差により閾値TH11を修正し
ても全く同様な結果が得られる。また“1110"と“1101"
と“1111"と“1100"のときの差信号の平均値の差により
閾値TH11を修正してもよく、その場合は平均化処理が増
加することになるが、よりきめ細かな修正ができるので
最適値への収束が速くなる。さらにハードの簡単化のた
め、判定結果が“111"と“110"のときの差信号の平均値
の差を求めて閾値TH11を修正しても、収束は若干遅くな
るが一端収束した後は正しい判定が可能となる。
と、その発生閾値TH11を判定結果ａ（ｔ−３）,a（ｔ−
２）,a（ｔ−１）,a（ｔ）が“1110"と1101"のときの差
信号の平均値の差に基いて修正したが、“1111"と“110
0"のときの差信号の平均値の差により閾値TH11を修正し
ても全く同様な結果が得られる。また“1110"と“1101"
と“1111"と“1100"のときの差信号の平均値の差により
閾値TH11を修正してもよく、その場合は平均化処理が増
加することになるが、よりきめ細かな修正ができるので
最適値への収束が速くなる。さらにハードの簡単化のた
め、判定結果が“111"と“110"のときの差信号の平均値
の差を求めて閾値TH11を修正しても、収束は若干遅くな
るが一端収束した後は正しい判定が可能となる。
他の閾値発生回路6b,6c,6dにおける発生閾値TH10,TH01,
TH00の修正に関しても同様な変形が可能であり、要する
にそれぞれの発生閾値を判定閾値として判定回路で入力
信号のデータ判定を行なったときの判定結果の１ないし
数ビットの状態が第１の状態の場合と、第２の状態の場
合とにおける，入力信号と判定閾値との差信号の平均値
をそれぞれ求め、さらにこれら２つの平均値の差信号を
求めて閾値を修正すればよい。なお、第５図における乗
算器14で乗じる値Δは1/2に限られるものでなく、任意
に選ぶことができる。このΔの値を小さくすると閾値の
収束は遅くなるが、閾値の変動は少なくなる。
TH00の修正に関しても同様な変形が可能であり、要する
にそれぞれの発生閾値を判定閾値として判定回路で入力
信号のデータ判定を行なったときの判定結果の１ないし
数ビットの状態が第１の状態の場合と、第２の状態の場
合とにおける，入力信号と判定閾値との差信号の平均値
をそれぞれ求め、さらにこれら２つの平均値の差信号を
求めて閾値を修正すればよい。なお、第５図における乗
算器14で乗じる値Δは1/2に限られるものでなく、任意
に選ぶことができる。このΔの値を小さくすると閾値の
収束は遅くなるが、閾値の変動は少なくなる。
以上の説明では閾値を４つ用意する場合について述べた
が、さらに多い場合または少い場合でも同様にこの発明
の閾値修正手段を適用することができる。例えば第１図
における＃１と＃2,および＃３と＃４に相当する閾値を
それぞれ１つにまとめてもよい。
が、さらに多い場合または少い場合でも同様にこの発明
の閾値修正手段を適用することができる。例えば第１図
における＃１と＃2,および＃３と＃４に相当する閾値を
それぞれ１つにまとめてもよい。
第１図は狭帯域FM方式によるディジタル伝送信号の受信
復調波形のレベル軌跡とそのデータ判定に用いる４種の
閾値を示す図、第２図（ａ）（ｂ）はその判定閾値の設
定例を示す図、第３図（ａ）（ｂ）は交流レベルおよび
直流レベルが変動した場合のレベル軌跡を示す図、第４
図はこの発明の一実施例のデータ判定回路の構成図、第
５図は同実施例における閾値発生回路の内部構成を示す
図である。 １……入力端子、２……比較器（判定手段）、３……出
力端子、４……シフトレジスタ、5a,5b……制御回路、6
a〜6d……閾値発生回路、7a,7b……スイッチ、８……減
算器、９……遅延回路、12a,12b……平均化回路、13…
…減算器、14……乗算器、15……加算器、16……遅延回
路。
復調波形のレベル軌跡とそのデータ判定に用いる４種の
閾値を示す図、第２図（ａ）（ｂ）はその判定閾値の設
定例を示す図、第３図（ａ）（ｂ）は交流レベルおよび
直流レベルが変動した場合のレベル軌跡を示す図、第４
図はこの発明の一実施例のデータ判定回路の構成図、第
５図は同実施例における閾値発生回路の内部構成を示す
図である。 １……入力端子、２……比較器（判定手段）、３……出
力端子、４……シフトレジスタ、5a,5b……制御回路、6
a〜6d……閾値発生回路、7a,7b……スイッチ、８……減
算器、９……遅延回路、12a,12b……平均化回路、13…
…減算器、14……乗算器、15……加算器、16……遅延回
路。
Claims (3)
- 【請求項１】それぞれ異なる閾値を発生する複数の閾値
発生手段と、これら複数の閾値発生手段により発生され
る閾値から、帯域制限により符号間干渉を受けた入力信
号の連続した過去のデータ列の判定結果に対応した１つ
の閾値を選択する閾値選択手段と、この閾値選択手段に
より選択された閾値を判定閾値として前記入力信号のデ
ータを判定する判定手段とからなるデータ判定回路にお
いて、前記複数の閾値発生手段は、それぞれの発生閾値
を判定閾値として前記判定手段で前記入力信号を判定し
たときの判定結果が第１の状態の場合における前記入力
信号と該判定閾値との差信号の平均値と、前記判定結果
が第２の状態の場合における該差信号の平均値との差信
号を発生閾値の誤差信号として出力する演算手段と、こ
の演算手段から出力される前記誤差信号が最小となる方
向に発生閾値を修正する修正手段とを有することを特徴
とするデータ判定回路。 - 【請求項２】前記第１の状態は判定結果の１ビットが
“1"の状態であり、前記第２の状態判定結果のビットが
“0"の状態であることを特徴とする特許請求の範囲第１
項記載のデータ判定回路。 - 【請求項３】前記第１の状態は判定結果の相続く２ビッ
トが“10"の状態であり、前記第２の状態は判定結果の
相続く２ビットが“01"の状態であることを特徴とする
特許請求の範囲第１項記載のデータ判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212484A JPH0681162B2 (ja) | 1984-03-31 | 1984-03-31 | デ−タ判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212484A JPH0681162B2 (ja) | 1984-03-31 | 1984-03-31 | デ−タ判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60208145A JPS60208145A (ja) | 1985-10-19 |
| JPH0681162B2 true JPH0681162B2 (ja) | 1994-10-12 |
Family
ID=13191000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6212484A Expired - Lifetime JPH0681162B2 (ja) | 1984-03-31 | 1984-03-31 | デ−タ判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681162B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191462A (en) * | 1990-05-11 | 1993-03-02 | At&T Bell Laboratories | Fiber optic transmission distortion compensation |
| US5097486A (en) * | 1990-07-31 | 1992-03-17 | Ampex Corporation | Pipelined decision feedback decoder |
| FR2711441B1 (fr) * | 1993-10-18 | 1996-02-02 | Innova Son | Dispositif numérique de multi-comparaison dynamique pour la surveillance en temps réel d'une pluralité de signaux. |
| TW445718B (en) * | 1999-03-26 | 2001-07-11 | Matsushita Electric Ind Co Ltd | Discriminator |
| GB0100202D0 (en) | 2001-01-04 | 2001-02-14 | Koninkl Philips Electronics Nv | Receiver having a variable threshold slicer stage and a method of updating the threshold levels of the slicer stage |
| CN101248440B (zh) | 2005-08-25 | 2010-06-23 | Nxp股份有限公司 | 用于在数据和/或冲突方面评估数据流信号的方法和rfid读取器 |
| JP5168799B2 (ja) * | 2006-03-01 | 2013-03-27 | 日本電気株式会社 | インタフェース回路 |
-
1984
- 1984-03-31 JP JP6212484A patent/JPH0681162B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60208145A (ja) | 1985-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0296822B1 (en) | Carrier-to-noise detector for digital transmission systems | |
| US5760629A (en) | DC offset compensation device | |
| US4912726A (en) | Decision timing control circuit | |
| US6788749B2 (en) | Erasure based instantaneous loop control in a data receiver | |
| US6173018B1 (en) | Multi level comparator for demodulator | |
| EP0568646B1 (en) | Apparatus and method for dc offset correction in a receiver | |
| US5497400A (en) | Decision feedback demodulator with phase and frequency estimation | |
| JP3404228B2 (ja) | クロック位相検出回路 | |
| KR100586279B1 (ko) | 디지털전송신호수신기용샘플링제어루프 | |
| JPH0681162B2 (ja) | デ−タ判定回路 | |
| US7302021B2 (en) | Digital broadcast receiving apparatus | |
| US4547888A (en) | Recursive adaptive equalizer for SMSK data links | |
| US6933775B2 (en) | Circuit for detecting and correcting central level of FSK demodulation signal | |
| JP2639326B2 (ja) | 四値ｆｓｋ受信機 | |
| US20030147477A1 (en) | Circuit for detecting a center level of a FSK demodulated signal to correct same | |
| JPH0783386B2 (ja) | 多値識別回路 | |
| JPH01236747A (ja) | 適応レベル判定電圧の生成方法 | |
| JPS60125042A (ja) | 自動レベル調整回路 | |
| JPH0783385B2 (ja) | 直応レベル判定方法 | |
| JPH07154433A (ja) | 四値ｆｓｋ受信機 | |
| JPH09247220A (ja) | 自動周波数制御回路 | |
| JPH0657020B2 (ja) | 周波数ずれ補正方式 | |
| JPH0983505A (ja) | フレーム検出回路 | |
| JPH02228851A (ja) | データ復調システム | |
| JPH05227227A (ja) | 疑似引き込み訂正方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |