JPS60125042A - 自動レベル調整回路 - Google Patents

自動レベル調整回路

Info

Publication number
JPS60125042A
JPS60125042A JP23394083A JP23394083A JPS60125042A JP S60125042 A JPS60125042 A JP S60125042A JP 23394083 A JP23394083 A JP 23394083A JP 23394083 A JP23394083 A JP 23394083A JP S60125042 A JPS60125042 A JP S60125042A
Authority
JP
Japan
Prior art keywords
circuit
signal
data
level
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23394083A
Other languages
English (en)
Inventor
Fumio Sugiyama
文夫 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23394083A priority Critical patent/JPS60125042A/ja
Publication of JPS60125042A publication Critical patent/JPS60125042A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、多値レベル伝送信号や符号量干渉を受けた
ディジタル伝送信号の平均的なレベルを一定化して出力
する自動レベルi整回路に間する。
[発明の技術的背景とその問題点] 近年、移動通信では電源資源の有効利用の見地から、デ
ィジタル信号の伝送方式として狭帯域のFM方式が盛ん
に検討されている。このようなスペクトラムの狭帯域化
を図ったFM信号の復調波形は、帯域制限のため大きな
符号量干渉を生ずる。
すなわち、前後のデータ列によって各時刻のデータの“
l i II、“O″のレベルが変動する。また、この
符号量干渉があるとデータ判定において一定のS/Nに
対する誤り率が増大する。この問題を解決する一つの方
策として、多閾値識別法(文献1;電子通信学会技術報
告 C382−89p105〜112)が知られている
。これは異なる識別位相差に対応した複数の閾値を用意
して過去の識別判定結果からのパターン情報を基に最適
な1つの閾値を選択し、それを判定閾値として入力信号
のデータ判定、すなわち“i 1 st、“101′の
判定を行なう方式である。
第1図に文献1に開示されている。各データ列の内容に
応じた入力信号の軌跡と、複数の閾値#1〜#4の設定
例を示す。これらの閾値#1〜#4の中から、入力信号
の軌跡に適合した1つの閾値が過去2ビツトのデータ列
の判定結果に基いて選択される。例えば過去2回のデー
タ列の判定結果a (t−2)、 ’a (t−1)が
“’11”の場合は、第2図(a)に示すように入力信
号の軌跡はこれに続く2ビツトのデータを含めた系列の
判定結果a (t−2)、a (t−1)、a (t)
、a(t+1 )が“’1111”’、”1110”、
”1101”、”1100”のいずれであるかに応じて
図示のごとく変化する。この場合、a(t)の判定のた
めには閾値#1が最適となる。また、過去2回のデータ
列の判定結果a(t−2>、a(t−1)が’01”の
場合も、同様にa(t−2)、 a (t−1)、 a
 (t)、 a (t+1)に応じて第2図(b)のよ
うに入力信号の軌跡が変化し、閾値#2が最適となる。
以下同様に、a(t−2)、a (t−1)が’ 10
 ”の場合は閾値#3.また″“o o ”の場合は閾
値#4が最適となる。
このような原理を利用して入力信号のデータを判定する
回路として、文献2:電子通信学会技術報告 C883
−7p47〜57に示されるように、過去2ビツトのデ
ータ列の判定結果a(t−2)。
a(t−1)を記憶しておき、これに基き4つの閾値#
1〜#4の中から1つの閾値を選択し比較器で入力信号
と比較してデータの111T 、IIQIIの判定を行
なう回路が知られている。
しかしながら、このようなデータ判定回路を前記の如く
移動無線通信機における受信信号の判定に適用した場合
には、次のような問題が生じる。
すなわち、送信側で送信データを低域通過フィルを通し
て帯域を狭めた後FM変調を 施して送信し、受信側では周波数弁別器でFM復調を行
ない、その復調出力をさらに積分することによって第1
図に示したような信号を得、これを先のようにしてデー
タ判定した場合を考える。これにより得られた判定結果
は、文献2に示される如く単一の閾値で判定した場合に
比べ格段に誤り率が減少する。しかし、実際には送信側
における送信データの変化やLPFのゲイン変動、およ
び受信側における周波数弁別器の復調感度−変動。
積分器のゲイン変動といった要因により信号の交流レベ
ルが変動する。交流レベルが変動したときの信号レベル
の軌跡を第3図に示す。
このように信号のレベルが自動すると、閾値との間の余
裕が小さくなるので、小さな雑音によって判定を誤って
しまうことになり、誤り率が増大する。この結果、デー
タや音声信号の正しい伝送が難しくなる。この対策とし
て周波数の安定化やゲインの一定化を図ろうとすると、
ハードウェアが大規模となり多大なコスト的負担が強い
られるという問題がある。
そこで、受信側において入力信号の平均的なレベルを一
定にして出力する自動レベル調整回路(A10回路)が
用いられる。一般にA10回路は可変利得増幅器を用い
、その利得を信号レベルに応じて制御することによって
出力レベルを一定化する動作を行なう。
従来のA10回路では検波器により増幅器の出力レベル
を検出し、この検出出力を基準信号と比較しその差信号
を低域通過フィルタ(LPF)を通して増幅器に利得制
御信号として供給するという構成となっている。このA
10回路は検波器出力が一定となるように可変利得増幅
器の利得を制御するものであり、入力信号が通常の正弦
波の場合は単波1両波整流等の検波器を用いればよいが
、多値レベルの信号や符号量干渉の大きい2値信号の場
合は、データの符号パターンにより検波出力が大きく変
動してしまう。例えば1111Z111Q II 、4
1 Q I II、“00″の各データ列に対しそれぞ
れアナログレベルとして3V、IV、−IV。
−3Vを割当てた4値信号では、各データ列が等確率で
出現すれば両波整流電圧(検波器出力)は2Vとなるが
、ある期間11111が連続したりすると検波器出力は
3Vとなり、入力信号レベルを過大評価してしまう。す
なわち、単純な検波により信号レベルを検出すると、デ
ータの符号パターンによってA10回路の出力レベルが
変動することになる。
一方、A10回路における信号レベルの検出手段として
最大値、最小値(上記の例ではそれぞれ3V、−3Vの
相当するレベル)を検出し、その差<6Vに相当する)
を基準信号と比較する方法もある。この方法は符号パタ
ーンの異なる各データ列の出現確率が等しくなくとも正
しいレベル検出が可能であるが、入力信号に雑音が含ま
れていると最大値、最小値の検出誤差が生じるため、雑
音が大きい所で信号レベルを過大評価してしまうという
問題がある。
[発明の目的] この発明の目的は、多値レベル伝送信号や帯域制限によ
り大きな符号量干渉を受けたディジタル伝送信号を、そ
のデータの符号パターンや雑音の影響を受けることなく
平均的なレベルを一定にして出力することができる自動
レベル調整回路をすることにある。
[発明の概要] この発明に係る自動レベル調整回路は、多値レベル伝送
信号や符号量干渉を受けたディジタル伝送信号のような
入力信号を入力とする可変利得回路と、この可変利得回
路の出力信号のデータを判定するデータ判定回路と、前
記入力信号の第1のレベルに対応する前記データ判定回
路の判定結果を与える前記可変利得回路の出力信号を平
均化する第1の平均化回路と、前記入力信号の第2のレ
ベルに対応する前記データ判定回路の判定結果を与える
前記可変利得回路の出力信号を平均化する第2の平均化
回路と、これら第1および第2の平均化回路の出力の差
信号を演算する演算手段と、この差信号が一定となる4
ように前記可変利得回路の利得を制御する制御手段とを
備えたことを特徴としている。
すなわち、データ判定回路の判定結果からデータ列の符
号パターンによって定まる入力信号の第1のレベル(例
えば最大値)および第2のレベル(例えば最小値)の部
分を判別してそれらを平均化し、その差信号を例えば基
準信号と比較して両信号の差が一定となるように可変利
得回路の利得を制御するものである。
[発明の効果] この発明によれば、入力信号の2種のレベルの部分の平
均値の差から入力信号のレベルを検出するため、入力信
号のデータの符号パターンによってレベルの評価を誤っ
てしまうことは本質的になく、しかも平均化により入力
信号に重畳された雑音も平均化され、また両平均値の差
をとることで雑音成分の影響が相殺される。
従って、入力信号のデータの符号パターンや雑音の発生
状態に関係なく安定に入力信号レベルを一定化するとと
ができる!これによってALC回路以後の処理、例えば
データ判定等を安定に行なうことが可能となる。
[発明の実施例] 第4図はこの発明の一実施例の自動レベル調整回路の構
成を示す図である。図において、端子1には入力信号と
して例えば’11”、”10”。
01 ” 、“’ o o ”に対してそれぞれ3V、
IV。
−IV、−3Vのアナログレベルを持っ4値信号が入力
される。この入力信号は可変利得回路2、例えば電圧制
御により利得が変化する可変利得増幅器に供給され、こ
こで後述のようにして平均的なレベル、つまり4値の各
レベルが一定化された後、データ判定回路3に供給され
る。データ判定回路3はレベル比較器により構成され、
入力信号レベルを所定の閾値4(この場合は3つの閾値
を用いる)と比較することにより、入力信号のデー夕判
定を行ない、判定結果として4mのデータ信号を出力端
子5に送出する。
一方、可変利得回路2の出力信号はそのレベル検出−の
ため遅延回路6で一定時間遅延された後、スイッチ回路
7に供給される。スイッチ回路7はスイッチ制御回路8
によって制御され、遅延回路6の出力信号を第1.第2
の平均化回路9a、9bに選択的に供給する。
スイッチ制御回路8はデータ判定回路3の判定結果を調
べ、端子1への入力信号の最大値に対応するデータ(こ
の場合゛11”)のときスイッチ回路7を第1の平均化
回路9a側に切換え、また判定結果が入力信号の最小値
に対応するデータ(この場合はOO”)のときはスイッ
チ回路7を第2の平均化回路9b側に切換える。ここで
遅延回路6は可変利得回路2の出力信号を、判定回路3
でこの信号の最大値(または最小値、)に対応するデー
タ”11 ” (”00” ”)が判定されるのに要す
る時間だけ遅延するもので、例えばシフトレジスタによ
って構成される。従って、平均化回路9a、9bはそれ
ぞれ入力信号の最大値および最小値にそれぞれ対応する
データ判定回路3の判定結果を与える可変利得回路3の
出力信号の部分、つまり3V、−3Vの部分を平均化す
ることになる。この場合、平均化回路9a、9bには入
力信号の最大値および最小値に相当する部分のみ、デー
タでいえば“11′’、”oo″に相当する部分しか入
力されないので、入力信号のパターン効果による影響、
すなわちデータ列の符号パターンの影響を受け−てその
出力が変化することはない。これは’ o o ”が連
続する場合 4111Tが連続する場合には平均化回路
9a、9bはそれぞれ以前の値を保持するからである。
勿論、11 Q i 11゜“10′′が連続する場合
は平均化回路9a、9bは共に以前の値を保持する。こ
のような平均化の結果、最大“値、最小値の値は正しく
検出されるが、入力信号に含まれている雑音成分は平均
化により零となる。
こうして平均化回路9a、9bで得られた可変利得回路
2の最大値部分および最小値部分の平均化信号は第1の
減算器10の両入力に与えられ、両者の差の信号、つま
り+3V−(−3V)−6Vの電圧に相当する信号が得
られる。この差信号は入力信号のビークツウビーク値の
レベルに相当するものである。この差信号はさらに第2
の減算器11に供給され、基準信号12との差が演算さ
れる。基準信号12は入力信号のピークツウビーク値の
基準値を与えるもので、例えば6Vの電圧を持つ。この
第2の減算器11の出力に得られる差信号は、適当な時
定数の低域通過フィルタ12を介して前記可変利得回路
2へ利得制御信号として供給される。例えば入力信号レ
ベルがピークツウビーク値で7Vのときは、第2の減算
器11の出力信号は7V−6V−+1Vとなり、可変利
得回路2の利得を下げて入力信号レベルを小さくする方
向に働く。逆に入力信号のピークツウビーク値が基準信
号12より小さいときは、第2の減算器11の出力信号
は負の電圧となり、可変利得回路2の利得を上げて入力
信号レベルを大きくする方向に働く。このようにして入
力信号の平均的なレベルを一定化して出力することがで
きる。
以上のように、この発明によれば入力信号のデータの符
号パターンが偏ったり入力信号に雑音が重畳されている
場合でも、出力信号の平均的なレベルを安定に一定レベ
ルにすることができる。
この発明は上記実施例に限定されるものではなく、その
要旨を逸脱しない範囲で種々変形実施が可能である。例
えば実施例では各回路がアナログ回路で構成されている
が、可変利得回路の出力側にサンプルホールド回路およ
びA/D変換器を置き、A/D変換器の出力データの最
大値および最小値に相当するデータをデータ判定回路の
判定結果に応じて2つのメモリにそれぞれ記憶し、ディ
ジタル演算によって平均化を行なってもよい。その場合
、2つの減算器はともにディジタル減算器でよく、また
低域通過フィルタもディジタルフィルタとなる。可変利
得回路についても、ディジタル信号によるスイッチング
により利得が変化するものを用いることができる。
また、前記実施例では入力信号が多値信号(4値信号)
の場合を説明したが、狭帯域のFM方式によるディジタ
ル伝送信号の復調出力のような、大きな符号量干渉を受
けたディジタル伝送信号の場合にも全く同様な効果が得
られる―その場合、入力信号の最大値に相当するデータ
は相続く4ビツトのデータ列a (t−2)、 a (
t−1)、 a(t) 、 a (t+1 )が’11
11”の場合のa(1)であり、最小値に相当するデー
タはこれら4ビツトのデータ列が’oooo’”の場合
のa(1)であるから、これらのデータの判定結果を与
え)可変利得回路の出力信号をそれぞれ平均化すればよ
い。このとき、遅延回路6は入力信号を約1.5ビツト
周期分だけ遅らせるようなものを用いればよい。
また、前記実施例では入力信号の第1.第2のレベルを
最大値および最小値として説明したが、これら両レベル
が異なったレベルであれば同様な効果が得られる。
また、この発明は入力信号がA/D変換された後のもの
でもよく、その場合には可変利得回路はディジタル乗算
器でよく、また平均化回路等の他の回路も全てディジタ
ル演算により実行できるので、集積回路に適した構成と
なる。
【図面の簡単な説明】
第1図は狭帯域FM方式によるディジタル伝送信号の受
信復調波形のレベル軌跡とそのデータ判定に用いる4種
の閾値を示す図、第2図(a)(b)はその判定量値の
設定例を示す図、第3図は交流レベルが変動した場合の
レベル軌跡を示す図、第4図はこの発明の一実施例の自
動レベル調整回路の構成図である。 1・・・入力端子、2・・・可変利得回路、3・・・デ
ータ判定回路、5・・・出力端子、6・・・遅延回路、
7・・・スイッチ回路、8・・・スイッチ制御回路、9
a、9b・・・平均化回路、10.11・・・減算器、
12・・・基準信号、13・・・低域通過フィルタ。 出願人代理人 弁理士 鈴江武彦 第1図 第2図

Claims (3)

    【特許請求の範囲】
  1. (1)多値レベル伝送信号または符号量干渉を受けたデ
    ィジタル伝送信号を入力信号としその平均的なレベルを
    一定化して出力する自動レベル調整回路において、前記
    入力信号を入力とする可変利得回路と、この可変利得回
    路の出力信号のデータを判定するデータ判定回路と、前
    記入力信号の第1のレベルに対応する前記データ判定回
    路の判定結果を与える前記可変利得回路の出力信号を平
    均化する第1の平均化回路と、前記入力信号の第2のレ
    ベルに対応する前記データ判定回路の判定結果を与える
    前記可変利得回路の出力信号を平均化する第2の平均化
    回路と、これら第1および第2の平均化回路の出力の差
    信号を演算する演算手段と、この差信号が一定となるよ
    うに前記可変利得回路の利得を制御する制御手段とを備
    えたことを特徴とする自動レベル調整回路。
  2. (2)第1のレベルは入力信号の最大値であり、第2の
    レベルは入力信号の最小値であることを特徴とする特許
    請求の範囲第1項記載の自動レベル調整回路。
  3. (3)制御手段は演算手段からの差信号と基準信号との
    差信号により可変利得回路の利得を制御するものである
    ことを特徴とする特許請求の範囲第1項記載の自動レベ
    ル調整回路。
JP23394083A 1983-12-12 1983-12-12 自動レベル調整回路 Pending JPS60125042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23394083A JPS60125042A (ja) 1983-12-12 1983-12-12 自動レベル調整回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23394083A JPS60125042A (ja) 1983-12-12 1983-12-12 自動レベル調整回路

Publications (1)

Publication Number Publication Date
JPS60125042A true JPS60125042A (ja) 1985-07-04

Family

ID=16962996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23394083A Pending JPS60125042A (ja) 1983-12-12 1983-12-12 自動レベル調整回路

Country Status (1)

Country Link
JP (1) JPS60125042A (ja)

Similar Documents

Publication Publication Date Title
US4835790A (en) Carrier-to-noise detector for digital transmission systems
US4079329A (en) Signal demodulator including data normalization
EP0180969B1 (en) Automatic level control circuit for an ad converter
US4788696A (en) Decision timing control circuit
KR100190477B1 (ko) 디지탈 신호 수신기
US6788749B2 (en) Erasure based instantaneous loop control in a data receiver
KR19980042393A (ko) 복조회로에 있어서의 다치 컴퍼레이터의 스레시홀드치 제어회로
CA1246153A (en) Radio receiver
EP0866580B1 (en) Error rate estimator for PSK signals
KR100586279B1 (ko) 디지털전송신호수신기용샘플링제어루프
US4860010A (en) Automatic drift control circuit
US20030081697A1 (en) Apparatus and method to generate an adaptive slicer threshold for binary data
JPS6365264B2 (ja)
JP3378397B2 (ja) 4値fsk復調回路及び多値レベル信号のディジタル復調方法
JPS60125042A (ja) 自動レベル調整回路
JPH0681162B2 (ja) デ−タ判定回路
JPS60174550A (ja) 符号再生回路
JPH0520028Y2 (ja)
JPS61263304A (ja) 自動利得制御増幅器
JPH098854A (ja) 多値fsk受信機
US6829309B1 (en) Phase detector for baud rate-sampled multi-state signal receiver
JPS61193542A (ja) レベル判定回路
JPS61264926A (ja) 自動利得制御法
JPS6292643A (ja) 直流オフセツト補償回路
JPH0478213B2 (ja)