JP3378397B2 - ４値ｆｓｋ復調回路及び多値レベル信号のディジタル復調方法 - Google Patents
４値ｆｓｋ復調回路及び多値レベル信号のディジタル復調方法Info
- Publication number
- JP3378397B2 JP3378397B2 JP03688795A JP3688795A JP3378397B2 JP 3378397 B2 JP3378397 B2 JP 3378397B2 JP 03688795 A JP03688795 A JP 03688795A JP 3688795 A JP3688795 A JP 3688795A JP 3378397 B2 JP3378397 B2 JP 3378397B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- value
- voltage
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/066—Multilevel decisions, not including self-organising maps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、移動体通信機等に使用
される、ディジタルデータによって変調されたＦＳＫ
（周波数シフトキーイング）信号を受信する受信機に関
し、特に、受信した多値ＦＳＫ信号をディジタル値に復
調する多値ＦＳＫ復調装置の改良に関する。
される、ディジタルデータによって変調されたＦＳＫ
（周波数シフトキーイング）信号を受信する受信機に関
し、特に、受信した多値ＦＳＫ信号をディジタル値に復
調する多値ＦＳＫ復調装置の改良に関する。
【０００２】
【従来の技術】いわゆるポケットベル等の移動体通信機
には、文字情報等のディジタルデータを受信するために
多値ＦＳＫ信号を使用することが提案されている。図８
は、４値ＦＳＫ信号を受信する受信機の概略を示してい
る。同図において、図示しない基地局からディジタルデ
ータによって変調された４値ＦＳＫ信号が送出される。
アンテナ１に受信された受信ＦＳＫ信号はＲＦアンプ２
によって増幅され、ミキサ３において局部発信器４から
の局発信号と混合され、受信ＦＳＫ信号と局発信号の差
の周波数のＩＦ（中間周波信号）に周波数変換される。
このＩＦ信号は中間周波数帯域のみを通過するバンドバ
ス特性のＩＦフィルタ５を経て目的とする周数の信号が
選択され、ＩＦアンプ６で増幅される。ＩＦ信号はＦＳ
Ｋ信号であり、ＦＭ検波器７によって周波数シフトに応
じた振幅のＡＭ信号に復調される。検波されたＡＭ信号
は、高域のノイズ成分を除去するローパスフィルタ８を
経て４値復調器９に供給され、振幅が弁別されて出力端
子１０ａ及び１０ｂに、振幅の４値に対応した２ビット
の出力が得られる。このビット出力は、例えば、図示し
ない受信機のデータ表示器内のメモリに取込まれ、ＣＰ
Ｕによって英数字に変換されて表示パネルに出力され、
送信されたメッセージが受信機に表示される。
には、文字情報等のディジタルデータを受信するために
多値ＦＳＫ信号を使用することが提案されている。図８
は、４値ＦＳＫ信号を受信する受信機の概略を示してい
る。同図において、図示しない基地局からディジタルデ
ータによって変調された４値ＦＳＫ信号が送出される。
アンテナ１に受信された受信ＦＳＫ信号はＲＦアンプ２
によって増幅され、ミキサ３において局部発信器４から
の局発信号と混合され、受信ＦＳＫ信号と局発信号の差
の周波数のＩＦ（中間周波信号）に周波数変換される。
このＩＦ信号は中間周波数帯域のみを通過するバンドバ
ス特性のＩＦフィルタ５を経て目的とする周数の信号が
選択され、ＩＦアンプ６で増幅される。ＩＦ信号はＦＳ
Ｋ信号であり、ＦＭ検波器７によって周波数シフトに応
じた振幅のＡＭ信号に復調される。検波されたＡＭ信号
は、高域のノイズ成分を除去するローパスフィルタ８を
経て４値復調器９に供給され、振幅が弁別されて出力端
子１０ａ及び１０ｂに、振幅の４値に対応した２ビット
の出力が得られる。このビット出力は、例えば、図示し
ない受信機のデータ表示器内のメモリに取込まれ、ＣＰ
Ｕによって英数字に変換されて表示パネルに出力され、
送信されたメッセージが受信機に表示される。
【０００３】図９は、４値復調器９の回路構成例を示し
ている。ＬＰＦ８を経たＦＭ検波出力は、コンパレータ
９１及び９２の各正相入力端、コンパレータ９３の逆相
入力端に供給される。コンパレータ９１及び９２の各逆
相入力端、コンパレータ９３の正相入力端には、電圧源
から基準電圧Ｖ1 、Ｖ2 、Ｖ3 が夫々供給される。各基
準電圧のレベルは、基準電圧Ｖ2 ＜基準電圧Ｖ1 ＜基準
電圧Ｖ3 に設定されている。コンパレータ９１の出力は
上位ビット（ビット１）端子１０ａに出力される。コン
パレータ９２及び９３の出力はアンドゲート９４を介し
て下位ビット（ビット０）端子１０ｂに出力される。
ている。ＬＰＦ８を経たＦＭ検波出力は、コンパレータ
９１及び９２の各正相入力端、コンパレータ９３の逆相
入力端に供給される。コンパレータ９１及び９２の各逆
相入力端、コンパレータ９３の正相入力端には、電圧源
から基準電圧Ｖ1 、Ｖ2 、Ｖ3 が夫々供給される。各基
準電圧のレベルは、基準電圧Ｖ2 ＜基準電圧Ｖ1 ＜基準
電圧Ｖ3 に設定されている。コンパレータ９１の出力は
上位ビット（ビット１）端子１０ａに出力される。コン
パレータ９２及び９３の出力はアンドゲート９４を介し
て下位ビット（ビット０）端子１０ｂに出力される。
【０００４】ＦＭ検波出力は、例えば、図１０（ａ）に
示すような４つの振幅レベルであり、それ等の振幅に２
進数“００”、“０１”、“１１”、“１０”が割振ら
れている。これ等の振幅レベルに対して基準電圧Ｖ1 〜
Ｖ3 を図示のように閾値として設定し、レベルを４段階
に分ける。振幅に対応する２ビットのうちの上位ビット
は基準電圧Ｖ1 よりも大きいとき、“１”であり、基準
電圧Ｖ1 よりも小さいとき“０”であるから、基準電圧
Ｖ1 を閾値とするコンパレータ９１の出力によってレベ
ルが弁別される。上記２ビットのうちの下位ビットは、
基準電圧Ｖ２及びＶ3 間に信号レベルが存在するとき、
ビット値“１”となり、基準電圧Ｖ２及びＶ3 間にない
とき、“０”となる。これより、コンパレータ９２及び
９３の両出力の論理積出力によって下位ビットの“０”
又は“１”が判別される。
示すような４つの振幅レベルであり、それ等の振幅に２
進数“００”、“０１”、“１１”、“１０”が割振ら
れている。これ等の振幅レベルに対して基準電圧Ｖ1 〜
Ｖ3 を図示のように閾値として設定し、レベルを４段階
に分ける。振幅に対応する２ビットのうちの上位ビット
は基準電圧Ｖ1 よりも大きいとき、“１”であり、基準
電圧Ｖ1 よりも小さいとき“０”であるから、基準電圧
Ｖ1 を閾値とするコンパレータ９１の出力によってレベ
ルが弁別される。上記２ビットのうちの下位ビットは、
基準電圧Ｖ２及びＶ3 間に信号レベルが存在するとき、
ビット値“１”となり、基準電圧Ｖ２及びＶ3 間にない
とき、“０”となる。これより、コンパレータ９２及び
９３の両出力の論理積出力によって下位ビットの“０”
又は“１”が判別される。
【０００５】図１０（ｂ）は、４値ＦＳＫ信号に割当て
られた各ビット値と、これ等の値に対するコンパレータ
９２及び９３の各出力、アンドゲート９４の出力である
下位ビット（ビット０）の値を示している。
られた各ビット値と、これ等の値に対するコンパレータ
９２及び９３の各出力、アンドゲート９４の出力である
下位ビット（ビット０）の値を示している。
【０００６】
【発明が解決しようとする課題】かかる従来構成では、
４値ＦＳＫ信号を復調するための基準電圧Ｖ1 、Ｖ2 、
Ｖ3 が受信機の電源回路に依存しているため、ＦＭ検波
器の出力レベル範囲に合わせて基準電圧を調整してい
る。
４値ＦＳＫ信号を復調するための基準電圧Ｖ1 、Ｖ2 、
Ｖ3 が受信機の電源回路に依存しているため、ＦＭ検波
器の出力レベル範囲に合わせて基準電圧を調整してい
る。
【０００７】しかしながら、ＦＭ検波器の出力は検波器
に使用する素子の特性、周囲温度、電源電池の電圧低
下、等によって変動する。個々のＦＭ検波器毎に特性の
バラツキもある。従って、個々の受信機毎に基準電圧の
レベルを調整する。
に使用する素子の特性、周囲温度、電源電池の電圧低
下、等によって変動する。個々のＦＭ検波器毎に特性の
バラツキもある。従って、個々の受信機毎に基準電圧の
レベルを調整する。
【０００８】ところが、基準電圧を正確に調整した後で
あっても、受信信号自体のレベル変動、温度変化による
局発信号のシフト、等によって、ＦＭ検波出力が変動す
ることがある。
あっても、受信信号自体のレベル変動、温度変化による
局発信号のシフト、等によって、ＦＭ検波出力が変動す
ることがある。
【０００９】このような場合には、ＦＭ検波出力から基
準電圧Ｖ1 、Ｖ2 、Ｖ3 を用いて４値信号を正確にディ
ジタル値に弁別することが困難になる。よって、本発明
は４値ＦＳＫ信号を復調するための基準電圧を自動的に
レベル設定することにより、ＦＭ検波器の出力電圧が変
動しても４値信号を正しく弁別することができる４値Ｆ
ＳＫ復調回路及び多値レベル信号のディジタル復調方法
を提供することを目的とする。
準電圧Ｖ1 、Ｖ2 、Ｖ3 を用いて４値信号を正確にディ
ジタル値に弁別することが困難になる。よって、本発明
は４値ＦＳＫ信号を復調するための基準電圧を自動的に
レベル設定することにより、ＦＭ検波器の出力電圧が変
動しても４値信号を正しく弁別することができる４値Ｆ
ＳＫ復調回路及び多値レベル信号のディジタル復調方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
本発明の４値ＦＳＫ復調回路は、同期信号とデータを担
う４値信号とを含むベースバンド信号によって変調され
たＦＳＫ信号を検波して復調ベースバンド信号を出力す
るＦＭ検波器と、上記復調ベースバンド信号中の同期信
号部分を抽出し、これを平滑して上記同期信号の平均値
に対応したレベルの第１の基準電圧を発生する第１の基
準電圧発生手段と、上記復調ベースバンド信号中の同期
信号部分を抽出し、これを整流後、平滑して前記同期信
号の振幅値に対応したレベルの振幅電圧信号を発生する
電圧発生手段と、上記第１の基準電圧に前記振幅電圧信
号を加算及び減算して第２及び第３の基準電圧信号を発
生する第２及び第３基準電圧発生手段と、上記第１乃至
第３の基準電圧を用いて前記復調ベースバンド信号中の
４値信号をディジタル値に対応づける４値復調手段と、
を備える。
本発明の４値ＦＳＫ復調回路は、同期信号とデータを担
う４値信号とを含むベースバンド信号によって変調され
たＦＳＫ信号を検波して復調ベースバンド信号を出力す
るＦＭ検波器と、上記復調ベースバンド信号中の同期信
号部分を抽出し、これを平滑して上記同期信号の平均値
に対応したレベルの第１の基準電圧を発生する第１の基
準電圧発生手段と、上記復調ベースバンド信号中の同期
信号部分を抽出し、これを整流後、平滑して前記同期信
号の振幅値に対応したレベルの振幅電圧信号を発生する
電圧発生手段と、上記第１の基準電圧に前記振幅電圧信
号を加算及び減算して第２及び第３の基準電圧信号を発
生する第２及び第３基準電圧発生手段と、上記第１乃至
第３の基準電圧を用いて前記復調ベースバンド信号中の
４値信号をディジタル値に対応づける４値復調手段と、
を備える。
【００１１】また、本発明の多値レベル信号のディジタ
ル復調方法は、所定パターンのレベル信号と個々のレベ
ル値が特定のディジタル値に対応付けられた多値レベル
信号とを少なくとも含むベースバンド信号から上記所定
パターンのレベル信号を抽出し、上記所定パターンのレ
ベル信号の平均値及び振幅値を求め、上記平均値及び振
幅値を用いて複数の基準電圧を生成し、上記複数の基準
電圧を用いて前記多値レベル信号の振幅をディジタル値
に対応づける。
ル復調方法は、所定パターンのレベル信号と個々のレベ
ル値が特定のディジタル値に対応付けられた多値レベル
信号とを少なくとも含むベースバンド信号から上記所定
パターンのレベル信号を抽出し、上記所定パターンのレ
ベル信号の平均値及び振幅値を求め、上記平均値及び振
幅値を用いて複数の基準電圧を生成し、上記複数の基準
電圧を用いて前記多値レベル信号の振幅をディジタル値
に対応づける。
【００１２】
【作用】上記構成により、受信信号中の特定信号パター
ンの部分、例えば、受信信号中の同期信号が存在する時
間軸上の区間において、ＦＭ検波出力信号を平滑して平
均値電圧を得て、これを第１の基準電圧とする。また、
同区間におけるＦＭ検波出力信号の整流平滑して振幅値
電圧を得る。上記平均値電圧と、上記振幅値電圧に基づ
いて、第２及び第３（又は多値）の比較基準電圧を発生
し、第１乃至第３（又は複数）の基準電圧を利用してＦ
Ｍ検波出力中の４値（又は多値）信号のレベルを弁別
し、４値（又は多値）ＦＳＫ信号を復調する。
ンの部分、例えば、受信信号中の同期信号が存在する時
間軸上の区間において、ＦＭ検波出力信号を平滑して平
均値電圧を得て、これを第１の基準電圧とする。また、
同区間におけるＦＭ検波出力信号の整流平滑して振幅値
電圧を得る。上記平均値電圧と、上記振幅値電圧に基づ
いて、第２及び第３（又は多値）の比較基準電圧を発生
し、第１乃至第３（又は複数）の基準電圧を利用してＦ
Ｍ検波出力中の４値（又は多値）信号のレベルを弁別
し、４値（又は多値）ＦＳＫ信号を復調する。
【００１３】この結果、受信信号の受信レベルに追従す
ると共に、ＦＭ検波出力の最大振幅に対して一定割合の
所に位置する相対的な基準電圧が得られるので、受信信
号のレベル変動による４値（又は多値）信号の復調エラ
ーが減少する。
ると共に、ＦＭ検波出力の最大振幅に対して一定割合の
所に位置する相対的な基準電圧が得られるので、受信信
号のレベル変動による４値（又は多値）信号の復調エラ
ーが減少する。
【００１４】
【実施例】以下、本発明の実施例について説明する。い
わゆるポケットベル等の移動体通信においては、基地局
から送出される信号フォーマットが定められている。図
３（ａ）は、そのような例を示しており、ベースバンド
信号は、２値（バイナリ）信号によって表されるディジ
タルパターンの同期信号部分と、振幅シフト量が２ビッ
トのディジタル値に対応づけられた４値レベルの信号に
よって表されるデータ信号部分とを含んでいる。信号フ
ォーマットにおいては、少なくとも同期信号及びデータ
信号の時間軸上の位置が規格化されており、例えば、所
定長の同期信号に続いて所定長のデータ信号が存在する
ように構成される。
わゆるポケットベル等の移動体通信においては、基地局
から送出される信号フォーマットが定められている。図
３（ａ）は、そのような例を示しており、ベースバンド
信号は、２値（バイナリ）信号によって表されるディジ
タルパターンの同期信号部分と、振幅シフト量が２ビッ
トのディジタル値に対応づけられた４値レベルの信号に
よって表されるデータ信号部分とを含んでいる。信号フ
ォーマットにおいては、少なくとも同期信号及びデータ
信号の時間軸上の位置が規格化されており、例えば、所
定長の同期信号に続いて所定長のデータ信号が存在する
ように構成される。
【００１５】図１は、本発明の４値ＦＳＫ復調回路を示
しており、図９に示される従来の構成と対応する部分に
は同一符号を付し、かかる部分の説明は省略する。ま
た、受信機の構成も従来と同様であるのでかかる部分の
説明は省略する。
しており、図９に示される従来の構成と対応する部分に
は同一符号を付し、かかる部分の説明は省略する。ま
た、受信機の構成も従来と同様であるのでかかる部分の
説明は省略する。
【００１６】まず、ＦＳＫ信号を復調したＦＭ検波出力
（ベースバンド信号）が平滑回路１０１、整流回路１０
２、コンパレータ９１〜９３の各比較入力端子に供給さ
れる。平滑回路１０１は信号フォーマット中の同期信号
部分に同期した、あるいは同期信号区間内で発生する、
図３（ｂ）に示されるような、動作制御信号１１１の供
給に応答して動作する。このため、平滑回路１０１は同
期信号の平均値を出力する。平滑回路１０１はバッファ
アンプ、サンプルホールド回路等を備えて、同期信号の
期間中に設定された平均値を次の同期信号が供給される
までの間、レベル保持する。この同期信号の平均値に対
応して設定される電圧は、図２（ｂ）に示されるよう
に、第１の基準電圧Ｖ1 としてコンパレータ９１の基準
電圧入力、減算器１０４及び加算器１０５の各一方の入
力端子に供給される。整流回路１０２は、ＦＭ検波出力
を全波整流して平滑回路１０３に供給する。
（ベースバンド信号）が平滑回路１０１、整流回路１０
２、コンパレータ９１〜９３の各比較入力端子に供給さ
れる。平滑回路１０１は信号フォーマット中の同期信号
部分に同期した、あるいは同期信号区間内で発生する、
図３（ｂ）に示されるような、動作制御信号１１１の供
給に応答して動作する。このため、平滑回路１０１は同
期信号の平均値を出力する。平滑回路１０１はバッファ
アンプ、サンプルホールド回路等を備えて、同期信号の
期間中に設定された平均値を次の同期信号が供給される
までの間、レベル保持する。この同期信号の平均値に対
応して設定される電圧は、図２（ｂ）に示されるよう
に、第１の基準電圧Ｖ1 としてコンパレータ９１の基準
電圧入力、減算器１０４及び加算器１０５の各一方の入
力端子に供給される。整流回路１０２は、ＦＭ検波出力
を全波整流して平滑回路１０３に供給する。
【００１７】平滑回路１０３は、バッファアンプ、サン
プルホールド回路等を備えており、動作制御信号１１１
の供給に応答して動作する。そして、同期信号の期間中
に、全波整流信号の平均値に対応するレベルを次の同期
信号が供給されるまでの間、保持する。この同期信号の
振幅値に対応して設定される電圧は、図２（ａ）に示さ
れるように、電圧Ｖ0 として減算器１０４及び加算器１
０５各々の他方入力端子に供給される。減算器１０４は
基準電圧Ｖ1 から電圧Ｖ0 を減じて基準電圧Ｖ2 を発生
し、これをコンパレータ９２の比較基準入力端（逆相入
力）に供給する。加算器１０５は基準電圧Ｖ1 に電圧Ｖ
0 を重畳して基準電圧Ｖ3 を発生し、これをコンパレー
タ９３の比較基準入力（正相入力）に供給する。
プルホールド回路等を備えており、動作制御信号１１１
の供給に応答して動作する。そして、同期信号の期間中
に、全波整流信号の平均値に対応するレベルを次の同期
信号が供給されるまでの間、保持する。この同期信号の
振幅値に対応して設定される電圧は、図２（ａ）に示さ
れるように、電圧Ｖ0 として減算器１０４及び加算器１
０５各々の他方入力端子に供給される。減算器１０４は
基準電圧Ｖ1 から電圧Ｖ0 を減じて基準電圧Ｖ2 を発生
し、これをコンパレータ９２の比較基準入力端（逆相入
力）に供給する。加算器１０５は基準電圧Ｖ1 に電圧Ｖ
0 を重畳して基準電圧Ｖ3 を発生し、これをコンパレー
タ９３の比較基準入力（正相入力）に供給する。
【００１８】ＦＭ検波出力は、ローパスフィルタ８によ
って、高調波成分が減衰されるため、同期信号部分は正
弦波に近い信号波形となる。ＦＭ検波出力と、基準電圧
Ｖ1〜Ｖ3 との関係を図２（ｂ）に示す。コンパレータ
９１〜９３、アンドゲート９４によって、ＦＭ検波出力
の４値レベルがディジタル値“００”、“０１”、“１
０”、“１１”に対応付けられる。
って、高調波成分が減衰されるため、同期信号部分は正
弦波に近い信号波形となる。ＦＭ検波出力と、基準電圧
Ｖ1〜Ｖ3 との関係を図２（ｂ）に示す。コンパレータ
９１〜９３、アンドゲート９４によって、ＦＭ検波出力
の４値レベルがディジタル値“００”、“０１”、“１
０”、“１１”に対応付けられる。
【００１９】この４値復調回路によって判別されたビッ
ト出力は、図示しない次段のフレーム復調回路に供給さ
れるが、ビット１及びビット０の出力は制御回路１１０
によって監視されている。この例の場合は、ビット１の
出力を監視しているので図１では端子１０ａに制御回路
１１０が接続されている。制御回路１１０は、例えば、
受信機のＣＰＵ、メモリ等によって構成され、ビット１
出力の復調されたディジタル信号パターンから同期信号
パターンを見分け、制御信号１１１を出力する。信号フ
ォーマットが定っている場合には、同期信号の時間軸上
の位置は定っているので、送信機からＦＳＫ信号が繰返
し送出される場合には、同期信号部分、データ信号部分
の判別はより容易になる。
ト出力は、図示しない次段のフレーム復調回路に供給さ
れるが、ビット１及びビット０の出力は制御回路１１０
によって監視されている。この例の場合は、ビット１の
出力を監視しているので図１では端子１０ａに制御回路
１１０が接続されている。制御回路１１０は、例えば、
受信機のＣＰＵ、メモリ等によって構成され、ビット１
出力の復調されたディジタル信号パターンから同期信号
パターンを見分け、制御信号１１１を出力する。信号フ
ォーマットが定っている場合には、同期信号の時間軸上
の位置は定っているので、送信機からＦＳＫ信号が繰返
し送出される場合には、同期信号部分、データ信号部分
の判別はより容易になる。
【００２０】図４は、平滑回路の構成を概念的に示して
おり、同図（ａ）は、制御信号１１１によってスイッチ
素子が導通すると、抵抗Ｒ1 とキャパシタＣ1 によって
入力信号が平滑され、スイッチ素子が非導通のとき、キ
ャパシタＣ1 の電圧が保持される。長時間キャパシタＣ
1 の電荷を保持すると、回路のリーク電流や、回路出力
端に接続される図示しないバッファトランジスタのベー
ス電流のために、キャパシタＣ1 の電荷が減少する場合
がある。そこで、同図（ｂ）に示すように、スイッチ素
子及び抵抗Ｒ1 の直列回路に対して並列に高抵抗Ｒ2 を
接続し、減少分の電流を供給するようにして、キャパシ
タＣ1 に蓄積された電荷の減少を抑制することが可能で
ある。抵抗Ｒ2 の値は抵抗Ｒ1 の値よりも十分に大きい
値に設定する。
おり、同図（ａ）は、制御信号１１１によってスイッチ
素子が導通すると、抵抗Ｒ1 とキャパシタＣ1 によって
入力信号が平滑され、スイッチ素子が非導通のとき、キ
ャパシタＣ1 の電圧が保持される。長時間キャパシタＣ
1 の電荷を保持すると、回路のリーク電流や、回路出力
端に接続される図示しないバッファトランジスタのベー
ス電流のために、キャパシタＣ1 の電荷が減少する場合
がある。そこで、同図（ｂ）に示すように、スイッチ素
子及び抵抗Ｒ1 の直列回路に対して並列に高抵抗Ｒ2 を
接続し、減少分の電流を供給するようにして、キャパシ
タＣ1 に蓄積された電荷の減少を抑制することが可能で
ある。抵抗Ｒ2 の値は抵抗Ｒ1 の値よりも十分に大きい
値に設定する。
【００２１】なお、整流回路１０２の出力は、図３
（ａ）に示すフォーマット信号の交流電圧成分であるか
ら、４値信号のときは２値の同期信号のときに比べて出
力の平均値が低下する。このため、図４（ｂ）に示すリ
ーク電流分を高抵抗を介して補充する構成を採用した場
合、レベルを保持しているときに平滑回路の出力電圧が
低下することが考えられる。これを防止するためには、
制御信号１１１を使用してレベル保持状態において整流
回路の利得を増加させるのが良い。整流回路１０２を、
このような可変利得の整流回路とする場合の制御信号ル
ート１１１ａを図１に点線で示す。図３（ａ）に示され
るように、２値信号の同期信号の振幅の平均値と、４値
信号のデータ信号の振幅の平均値とは、１つのフォーマ
ット信号内ではそれ程ずれないことが期待できる。ＦＭ
検波出力の４値信号の整流出力の平均値について考察す
ると、２値信号のときを１とすると、データが“１０”
と“００”のときは２値信号と同じなので１である。デ
ータが“１１”と“０１”のときは（４値信号の“１
０”と“１１”、“１１”と“０１”、“０１”と“０
０”の間隔は等しいので）１／３となる。従って、“１
０”と“１１”、“０１”と“００”が同じ確率で発生
するとすれば、４値信号の整流出力の平均値は、（１＋
（１／３））１／２＝２／３となる。
（ａ）に示すフォーマット信号の交流電圧成分であるか
ら、４値信号のときは２値の同期信号のときに比べて出
力の平均値が低下する。このため、図４（ｂ）に示すリ
ーク電流分を高抵抗を介して補充する構成を採用した場
合、レベルを保持しているときに平滑回路の出力電圧が
低下することが考えられる。これを防止するためには、
制御信号１１１を使用してレベル保持状態において整流
回路の利得を増加させるのが良い。整流回路１０２を、
このような可変利得の整流回路とする場合の制御信号ル
ート１１１ａを図１に点線で示す。図３（ａ）に示され
るように、２値信号の同期信号の振幅の平均値と、４値
信号のデータ信号の振幅の平均値とは、１つのフォーマ
ット信号内ではそれ程ずれないことが期待できる。ＦＭ
検波出力の４値信号の整流出力の平均値について考察す
ると、２値信号のときを１とすると、データが“１０”
と“００”のときは２値信号と同じなので１である。デ
ータが“１１”と“０１”のときは（４値信号の“１
０”と“１１”、“１１”と“０１”、“０１”と“０
０”の間隔は等しいので）１／３となる。従って、“１
０”と“１１”、“０１”と“００”が同じ確率で発生
するとすれば、４値信号の整流出力の平均値は、（１＋
（１／３））１／２＝２／３となる。
【００２２】ところで、整流回路１０２において、入力
信号中の交流成分を整流するために、通常、キャパシタ
を用いて直流成分と交流成分とを分離する。このキャパ
シタを使用せずに回路を構成したい場合がある。この場
合、平滑回路１０１の出力を利用することができる。平
滑回路１０１の出力である第１の基準電圧Ｖ1 は直流成
分のレベルに対応しているので、検波出力から基準電圧
Ｖ1 を差引くことにより、交流成分を分離することが可
能である。そこで、図１に示すように信号ルート１１２
を形成し、整流回路１０２を差動増幅型で構成すること
ができる。
信号中の交流成分を整流するために、通常、キャパシタ
を用いて直流成分と交流成分とを分離する。このキャパ
シタを使用せずに回路を構成したい場合がある。この場
合、平滑回路１０１の出力を利用することができる。平
滑回路１０１の出力である第１の基準電圧Ｖ1 は直流成
分のレベルに対応しているので、検波出力から基準電圧
Ｖ1 を差引くことにより、交流成分を分離することが可
能である。そこで、図１に示すように信号ルート１１２
を形成し、整流回路１０２を差動増幅型で構成すること
ができる。
【００２３】なお、基地局等から送出される信号フォー
マットには種々のものがある。例えば、同期信号は所定
長の０，１ビットパターンに続いて、定義されたビット
パターンであるパターンＡ、Ａのビットパターンを反転
した／Ａパターン等を同期部の信号パターンとするもの
などがある。これ等の固定された信号パターンを前述し
た同期信号として使用することができる。
マットには種々のものがある。例えば、同期信号は所定
長の０，１ビットパターンに続いて、定義されたビット
パターンであるパターンＡ、Ａのビットパターンを反転
した／Ａパターン等を同期部の信号パターンとするもの
などがある。これ等の固定された信号パターンを前述し
た同期信号として使用することができる。
【００２４】図５は、本発明の他の実施例を示すもので
あり、８値ＦＳＫ信号を復調する例を説明するものであ
る。８値ＦＳＫ信号のＦＭ検波出力をディジタル信号に
対応づける場合には、７つの比較基準値（閾値）Ｖ1 〜
Ｖ7 を必要とする。
あり、８値ＦＳＫ信号を復調する例を説明するものであ
る。８値ＦＳＫ信号のＦＭ検波出力をディジタル信号に
対応づける場合には、７つの比較基準値（閾値）Ｖ1 〜
Ｖ7 を必要とする。
【００２５】図６は、８値ＦＳＫ信号復調回路の構成例
を示しており、同図において、図１と対応する部分には
同一符号を付し、かかる部分の説明は省略する。この復
調回路では、図１に示す回路に、係数器付の減算器１２
１及び１２２、係数器付の加算器１２３及び１２４、コ
ンパレータ１２５〜１２８、アンドゲート１２９及び１
３０、オアゲート１３１が追加されている。出力端子１
０ａ〜１０ｃは、８値を表す３ビット信号のビット２、
ビット１及びビット０に対応する。新たに追加された比
較基準電圧Ｖ4 〜Ｖ7 は、減算器１２１及び１２２、加
算器１２３及び１２４により、Ｖ4 ＝Ｖ1 ＋（−３／
２）Ｖ0 、Ｖ5 ＝Ｖ1 ＋（−１／２）Ｖ0、Ｖ6 は、Ｖ6
＝Ｖ1 ＋（＋１／２）Ｖ0 、Ｖ7 は、Ｖ7 ＝Ｖ1 ＋
（＋３／２）Ｖ0 、として得られる。Ｖ0 に係数を乗ず
る係数器は、例えば、電流ミラー回路を備える加算器あ
るいは減算器のミラー電流比を設定することにより、係
数値を設定することが可能である。
を示しており、同図において、図１と対応する部分には
同一符号を付し、かかる部分の説明は省略する。この復
調回路では、図１に示す回路に、係数器付の減算器１２
１及び１２２、係数器付の加算器１２３及び１２４、コ
ンパレータ１２５〜１２８、アンドゲート１２９及び１
３０、オアゲート１３１が追加されている。出力端子１
０ａ〜１０ｃは、８値を表す３ビット信号のビット２、
ビット１及びビット０に対応する。新たに追加された比
較基準電圧Ｖ4 〜Ｖ7 は、減算器１２１及び１２２、加
算器１２３及び１２４により、Ｖ4 ＝Ｖ1 ＋（−３／
２）Ｖ0 、Ｖ5 ＝Ｖ1 ＋（−１／２）Ｖ0、Ｖ6 は、Ｖ6
＝Ｖ1 ＋（＋１／２）Ｖ0 、Ｖ7 は、Ｖ7 ＝Ｖ1 ＋
（＋３／２）Ｖ0 、として得られる。Ｖ0 に係数を乗ず
る係数器は、例えば、電流ミラー回路を備える加算器あ
るいは減算器のミラー電流比を設定することにより、係
数値を設定することが可能である。
【００２６】図７は、抵抗分圧器によって複数の基準比
較電圧Ｖ1 〜Ｖ7 を得る例を示しており、平滑回路１０
３の出力電圧Ｖ0 を電圧電流変換器１４１によって電流
Ｉに変換し、抵抗Ｒが直列に接続された抵抗アレイ１４
２の両端に供給する。抵抗アレイの中間電位点に平滑回
路１０１の出力電圧Ｖ1 を印加し、中間電圧Ｖ1 の上下
に分配された分圧出力電圧Ｖ2 〜Ｖ7 が比較基準電圧と
して得られる。抵抗アレイ１４２を電流源１４１で駆動
することにより、高い電源電圧を得にくい電池を電源と
する携帯機器での利用を容易にしている。
較電圧Ｖ1 〜Ｖ7 を得る例を示しており、平滑回路１０
３の出力電圧Ｖ0 を電圧電流変換器１４１によって電流
Ｉに変換し、抵抗Ｒが直列に接続された抵抗アレイ１４
２の両端に供給する。抵抗アレイの中間電位点に平滑回
路１０１の出力電圧Ｖ1 を印加し、中間電圧Ｖ1 の上下
に分配された分圧出力電圧Ｖ2 〜Ｖ7 が比較基準電圧と
して得られる。抵抗アレイ１４２を電流源１４１で駆動
することにより、高い電源電圧を得にくい電池を電源と
する携帯機器での利用を容易にしている。
【００２７】このように、本発明は、４値あるいは８値
ＦＳＫ信号等の多値のレベル信号のディジタル復調回路
に用いて好ましいものであるが、これ等の特定の値に限
定されるものではない。
ＦＳＫ信号等の多値のレベル信号のディジタル復調回路
に用いて好ましいものであるが、これ等の特定の値に限
定されるものではない。
【００２８】なお、ディジタル回路により、あるいはＣ
ＰＵ処理（ディジタル演算処理）によって多値ＦＳＫ信
号復調回路を構成する回路の機能を置換することが可能
である。
ＰＵ処理（ディジタル演算処理）によって多値ＦＳＫ信
号復調回路を構成する回路の機能を置換することが可能
である。
【００２９】
【発明の効果】以上説明したように、ＦＭ検波出力の同
期信号のような特定のパターン区間の交流成分の平均値
と、該交流成分を整流し、平滑した出力とから、４値
（あるいは多値）のレベル信号を復調するための３つ
（あるいは複数）の基準電圧を生成し、これを保持す
る。４値（あるいは多値）信号受信時には、複数の基準
信号を保持して４値（あるいは多値）信号をディジタル
値に復調する。このように、ＦＭ検波回路の出力信号か
ら振幅シフトをデジタル値に対応づける比較基準（閾
値）電圧を発生するので、従来のように基準電圧を手調
整する必要がなく、ＦＭ検波回路の出力信号がレベル変
動しても正確に４値（あるいは多値）信号を復調するこ
とが可能となる。
期信号のような特定のパターン区間の交流成分の平均値
と、該交流成分を整流し、平滑した出力とから、４値
（あるいは多値）のレベル信号を復調するための３つ
（あるいは複数）の基準電圧を生成し、これを保持す
る。４値（あるいは多値）信号受信時には、複数の基準
信号を保持して４値（あるいは多値）信号をディジタル
値に復調する。このように、ＦＭ検波回路の出力信号か
ら振幅シフトをデジタル値に対応づける比較基準（閾
値）電圧を発生するので、従来のように基準電圧を手調
整する必要がなく、ＦＭ検波回路の出力信号がレベル変
動しても正確に４値（あるいは多値）信号を復調するこ
とが可能となる。
【図１】本発明の４値ＦＳＫ復調回路の実施例を示すブ
ロック図である。
ロック図である。
【図２】図２（ａ）は、同期信号の整流波形と整流振幅
に対応したレベル出力Ｖ0 を示す説明図である。図２
（ｂ）は、ＦＭ検波出力と基準電圧Ｖ1 〜Ｖ3 を示す説
明図である。
に対応したレベル出力Ｖ0 を示す説明図である。図２
（ｂ）は、ＦＭ検波出力と基準電圧Ｖ1 〜Ｖ3 を示す説
明図である。
【図３】図３（ａ）は、４値信号を含むベースバンド信
号の信号フォーマツトの例をれめす説明図である。図３
（ｂ）は、平滑回路１０１及び１０３を制御する制御信
号の例を示す説明図である。
号の信号フォーマツトの例をれめす説明図である。図３
（ｂ）は、平滑回路１０１及び１０３を制御する制御信
号の例を示す説明図である。
【図４】平滑回路の動作を説明する説明図である。
【図５】８値ＦＳＫ信号の検波出力をディジタル値に対
応づけるレベル弁別の閾値を説明する説明図である。
応づけるレベル弁別の閾値を説明する説明図である。
【図６】８値ＦＳＫ復調回路の構成例を示すブロック図
である。
である。
【図７】電流駆動される分圧型回路によって、多値（８
値）の比較基準電圧を得る例を示す回路図である。
値）の比較基準電圧を得る例を示す回路図である。
【図８】従来のＦＳＫ受信機の構成を説明するブロック
図である。
図である。
【図９】４値復調回路の構成例を示すブロック図であ
る。
る。
【図１０】図１０（ａ）は、４値信号の振幅シフト量と
２値のディジタル値との対応付けを説明する説明図であ
る。図１０（ｂ）は、図９に示される４値復調回路の出
力を説明するための表である。
２値のディジタル値との対応付けを説明する説明図であ
る。図１０（ｂ）は、図９に示される４値復調回路の出
力を説明するための表である。
９１〜９３，１２５〜１２８ コンパレータ
１０１ 平滑回路
１０２ 整流回路
１０３ 平滑回路
１０４，１２１，１２２ 減算器
１０５，１２３，１２４ 加算器
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/14
Claims (6)
- 【請求項１】同期信号とデータを担う４値信号とを含む
ベースバンド信号によって変調されたＦＳＫ信号を検波
して復調ベースバンド信号を出力するＦＭ検波器と、 前記復調ベースバンド信号中の同期信号部分を抽出し、
これを平滑して前記同期信号の平均値に対応したレベル
の第１の基準電圧を発生する第１の基準電圧発生手段
と、 前記復調ベースバンド信号中の同期信号部分を抽出し、
これを整流後、平滑して前記同期信号の振幅値に対応し
たレベルの振幅電圧信号を発生する電圧発生手段と、 前記第１の基準電圧に前記振幅電圧信号を加算及び減算
して第２及び第３の基準電圧信号を発生する第２及び第
３基準電圧発生手段と、 前記第１乃至第３の基準電圧を用いて前記復調ベースバ
ンド信号中の４値信号をディジタル値に対応づける４値
復調手段と、 からなる４値ＦＳＫ復調回路。 - 【請求項２】前記同期信号が所定信号パターンの２値信
号によって形成されることを特徴とする請求項１記載の
４値ＦＳＫ復調回路。 - 【請求項３】前記４値復調手段から出力されるディジタ
ルデータのパターンから前記同期信号を検出し、前記第
１の基準電圧発生手段及び前記電圧発生手段の動作を制
御する制御手段を、更に、備える請求項１記載の４値Ｆ
ＳＫ復調回路。 - 【請求項４】所定パターンのレベル信号と個々のレベル
値が特定のディジタル値に対応付けられた多値レベル信
号とを少なくとも含むベースバンド信号から前記所定パ
ターンのレベル信号を抽出し、 前記所定パターンのレベル信号の平均値及び振幅値を求
め、 前記平均値及び振幅値を用いて複数の基準電圧を生成
し、 前記複数の基準電圧を用いて前記多値レベル信号の振幅
をディジタル値に対応づける、 多値レベル信号のディジタル復調方法。 - 【請求項５】前記所定パターンはディジタルパターンの
同期信号であり、前記多値レベル信号は４値又は８値で
あり、前記ベースバンド信号は４値又は８値ＦＳＫ信号
のＦＭ検波出力である、ことを特徴とする請求項４記載
の方法。 - 【請求項６】所定パターンのレベル信号と個々のレベル
値が特定のディジタル値に対応付けられた多値レベル信
号とを少なくとも含むベースバンド信号から前記所定パ
ターンのレベル信号を抽出する手段と、 前記所定パターンのレベル信号の平均値及び振幅値を求
める手段と、 前記平均値及び振幅値を用いて複数の比較基準電圧を生
成する手段と、 前記複数の比較基準電圧を用いて前記多値レベル信号の
振幅をディジタル値に対応づける手段と、 を備える多値レベル信号のディジタル復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03688795A JP3378397B2 (ja) | 1995-02-24 | 1995-02-24 | ４値ｆｓｋ復調回路及び多値レベル信号のディジタル復調方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03688795A JP3378397B2 (ja) | 1995-02-24 | 1995-02-24 | ４値ｆｓｋ復調回路及び多値レベル信号のディジタル復調方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08237314A JPH08237314A (ja) | 1996-09-13 |
| JP3378397B2 true JP3378397B2 (ja) | 2003-02-17 |
Family
ID=12482297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03688795A Expired - Fee Related JP3378397B2 (ja) | 1995-02-24 | 1995-02-24 | ４値ｆｓｋ復調回路及び多値レベル信号のディジタル復調方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3378397B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1093641A (ja) * | 1996-09-12 | 1998-04-10 | Nec Corp | 多値ｆｓｋ復調ウィンドウコンパレータ |
| JPH10145442A (ja) * | 1996-11-07 | 1998-05-29 | Nec Shizuoka Ltd | 無線選択呼出受信システムおよび無線選択呼出受信方法 |
| JP3093730B2 (ja) | 1998-05-29 | 2000-10-03 | 静岡日本電気株式会社 | 無線選択呼び出し受信機 |
| JP4561322B2 (ja) * | 2004-11-10 | 2010-10-13 | パナソニック株式会社 | 受信機 |
| JP4508960B2 (ja) * | 2005-06-29 | 2010-07-21 | 株式会社ケンウッド | 変調信号のシンボル判定装置、変調信号のシンボル判定方法、変調信号のシンボル判定プログラム及び記録媒体 |
| JP4508961B2 (ja) * | 2005-06-30 | 2010-07-21 | 株式会社ケンウッド | シンボル判定装置、シンボル判定装置のシンボル判定方法、シンボル判定プログラム及び記録媒体 |
| JP6221375B2 (ja) * | 2013-06-12 | 2017-11-01 | 富士通株式会社 | Ａｓｋ識別判定回路、受信デバイスおよびプロセッサ |
| JP6443194B2 (ja) | 2015-04-13 | 2018-12-26 | 富士通株式会社 | 信号識別回路、これを用いた光受信器、及び信号識別方法 |
-
1995
- 1995-02-24 JP JP03688795A patent/JP3378397B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08237314A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0180969B1 (en) | Automatic level control circuit for an ad converter | |
| EP0497433A2 (en) | Phase controlled demodulation system for digital communication | |
| EP0249931A2 (en) | Decision timing control circuit | |
| JPH10163877A (ja) | 復調回路における多値コンパレータのしきい値制御回路 | |
| JP3378397B2 (ja) | ４値ｆｓｋ復調回路及び多値レベル信号のディジタル復調方法 | |
| EP0829987A2 (en) | Setting of decision thresholds in MFSK receivers | |
| US6597238B1 (en) | Demodulating circuit of wireless receiving apparatus and demodulating method | |
| US5670951A (en) | Radio communication device and method for generating threshold levels in a radio communication device for receiving four-level signals | |
| EP0865171A2 (en) | Burst demodulator | |
| CA2242075A1 (en) | 4-level fsk demodulator | |
| US5933461A (en) | Data receiving apparatus, demodulator circuit and integrated circuit | |
| US6748037B1 (en) | Digital broadcasting receiver | |
| JPH0681162B2 (ja) | デ−タ判定回路 | |
| EP0234900A2 (en) | Phase detecting circuit | |
| EP0659000B1 (en) | Threshold setting and decision circuit | |
| US6204725B1 (en) | Circuit for demodulating digital signal undergoing different modulation schemes | |
| EP0967750A2 (en) | AM stereo receiver with reduced distortion | |
| JPH09294143A (ja) | Ｆｓｋ受信装置 | |
| JP3507668B2 (ja) | Ａｓｋ復調装置 | |
| US6188733B1 (en) | Center frequency error detecting circuit for FSK signal receiver | |
| JPH0368586B2 (ja) | ||
| JPH11127203A (ja) | 多値ｆｓｋ信号復調出力回路 | |
| JP2932775B2 (ja) | 復調装置 | |
| JPH05110613A (ja) | 角度変調信号復調回路 | |
| JPS646581B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131206 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |