JPS6292643A - 直流オフセツト補償回路 - Google Patents
直流オフセツト補償回路Info
- Publication number
- JPS6292643A JPS6292643A JP60232434A JP23243485A JPS6292643A JP S6292643 A JPS6292643 A JP S6292643A JP 60232434 A JP60232434 A JP 60232434A JP 23243485 A JP23243485 A JP 23243485A JP S6292643 A JPS6292643 A JP S6292643A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- discriminator
- signal
- threshold value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
直流オフセット補償回路において、多値直交振幅変調信
号用識別器よりの識別結果が最上位のしきい値よりも上
か、最下位のしきい値よりも下か、この２つのしきい値
の間のいずれであるかを検出して対応する信号を送出す
る制御信号発生器と、この発生器の出力を用いて直流増
幅器の利得を制御して入力する多値直交振幅変調信号の
直流オフセントを補償する様にしたので、簡単な回路構
成で大きな直流オフセット迄を補償することができる。
号用識別器よりの識別結果が最上位のしきい値よりも上
か、最下位のしきい値よりも下か、この２つのしきい値
の間のいずれであるかを検出して対応する信号を送出す
る制御信号発生器と、この発生器の出力を用いて直流増
幅器の利得を制御して入力する多値直交振幅変調信号の
直流オフセントを補償する様にしたので、簡単な回路構
成で大きな直流オフセット迄を補償することができる。
本発明は、例えば多値直交振幅変調信号用識別回路に使
用する直流オフセント補償回路の改良に関するものであ
る。
用する直流オフセント補償回路の改良に関するものであ
る。
近年、無線回線を利用してディジタル信号を伝送する事
が多くなった。
が多くなった。
例えば、１６直交振幅変調（以下１６ＱＡｌ’ｌと省略
する）方式を用いる場合、受信側では検波された１６０
ＡＭ信号をアナログ／ディジタル変換器（以下へ／Ｄ変
換器と省略する）等を使用した識別器で識別して２値の
ディジタル信号に変換しなければならないが、識別器に
入力する１６ＱＡＭ信号のオフセントを補償する必要が
ある。
する）方式を用いる場合、受信側では検波された１６０
ＡＭ信号をアナログ／ディジタル変換器（以下へ／Ｄ変
換器と省略する）等を使用した識別器で識別して２値の
ディジタル信号に変換しなければならないが、識別器に
入力する１６ＱＡＭ信号のオフセントを補償する必要が
ある。
これは、Ａ／Ｄ変換器等で識別できる電圧となる様に識
別器の入力側で１６０ＡＭ信号に直流分を加えるが、こ
の直流分と識別器のしきい値との間で、経時変化等によ
りオフセットが生ずるためであるが、これを補償する回
路は回路構成が簡単で、しかも大きなオフセットに対し
ても補償できることが必要である。
別器の入力側で１６０ＡＭ信号に直流分を加えるが、こ
の直流分と識別器のしきい値との間で、経時変化等によ
りオフセットが生ずるためであるが、これを補償する回
路は回路構成が簡単で、しかも大きなオフセットに対し
ても補償できることが必要である。
第３図は直流オフセット補償回路の従来例のブロック図
、第４図は直流オフセント補償回路の動作説明図を示す
。
、第４図は直流オフセント補償回路の動作説明図を示す
。
第３図において、例えば１６ＱＡＭ信号が直流増幅器ｌ
を介して識別器２に加えられる。
を介して識別器２に加えられる。
この時、第４図に示す様に、人力信号のアイパターンの
クロス点（以下入力信号のクロス点と省略し、Δ印でこ
れを示す）が、正規信号のアイパターンのクロス点く以
下正規信号のクロス点と省略する）上にあるしぎい値（
図中のＡ、 Ｂ、 Ｃ，Ｄの各点）よりも上の方にずれ
ていると、識別データがａ Ｌａ ２より出力されると
共に、１の誤差信号εが低域フィルタ３に加えられる。
クロス点（以下入力信号のクロス点と省略し、Δ印でこ
れを示す）が、正規信号のアイパターンのクロス点く以
下正規信号のクロス点と省略する）上にあるしぎい値（
図中のＡ、 Ｂ、 Ｃ，Ｄの各点）よりも上の方にずれ
ていると、識別データがａ Ｌａ ２より出力されると
共に、１の誤差信号εが低域フィルタ３に加えられる。
そこで、低域フィルタ３より誤差信号に対応する制御信
号が直流増幅器１の（−）端子に加えられるので、直流
増幅器の出力が下がり、入力信号のクロス点は正規信号
のクロス点に近づき、誤差信号は１と００出現確率がほ
ぼ同じになるので直流増幅器１の制御が行われなくなる
。
号が直流増幅器１の（−）端子に加えられるので、直流
増幅器の出力が下がり、入力信号のクロス点は正規信号
のクロス点に近づき、誤差信号は１と００出現確率がほ
ぼ同じになるので直流増幅器１の制御が行われなくなる
。
しかし、この方法では多値化が進むと、アイパターンの
開口部が狭くなり入力信号のクロス点が同調回路やベー
スバンド等化器の引込み時にアイパターンの開口部の半
分以上直流的に上方にずれた場合は０の発生確率が１の
発生確率より多くなってしまう。
開口部が狭くなり入力信号のクロス点が同調回路やベー
スバンド等化器の引込み時にアイパターンの開口部の半
分以上直流的に上方にずれた場合は０の発生確率が１の
発生確率より多くなってしまう。
又、この逆では１′の発生が多（なるため制御が発散し
てしまい、正常な所に戻せなくなってしまう。
てしまい、正常な所に戻せなくなってしまう。
第５図は別の従来例のブロック図を示すが、これは上記
の欠点を除去したものである。
の欠点を除去したものである。
図において、直流オフセット補償回路内の擬似引込み防
止回路４に第１ピントのａｌと誤差信号εとが加えられ
る。そこで、上記の様に１クロス点上又は下にずれた時
、第１ビツトａｌはｌの方がＯよりも多くなることを検
出器４１で検出し、この出力でスイッチ４２を駆動して
誤差信号εによる制御から第１ビ・ノドａ１による制御
に切替え、第１ビツトを利用して得た制御信号で直流増
幅器１を制御し、第１ビツトの１とＯの出現確率がほぼ
同じになる様する。
止回路４に第１ピントのａｌと誤差信号εとが加えられ
る。そこで、上記の様に１クロス点上又は下にずれた時
、第１ビツトａｌはｌの方がＯよりも多くなることを検
出器４１で検出し、この出力でスイッチ４２を駆動して
誤差信号εによる制御から第１ビ・ノドａ１による制御
に切替え、第１ビツトを利用して得た制御信号で直流増
幅器１を制御し、第１ビツトの１とＯの出現確率がほぼ
同じになる様する。
その後、誤差信号εによる制御に切替えるので制御不能
と云う欠点はなくなる。
と云う欠点はなくなる。
しかし、この回路は検出器やスイッチが必要となるので
回路構成が複雑になると云う問題点がある。
回路構成が複雑になると云う問題点がある。
上記の問題点は、第１図に示す様に識別器２よりの識別
結果が最上位のしきい値より上か、最下位のしきい値よ
り下か、該２つのしきい値の間のいずれであるかを検出
して対応する信号を出力する制御信号発生器５と、この
発生器の出力を平滑して直流増幅器１に加えて多値ＱＡ
Ｍ信号の直流オフセット電圧を補償する本発明の直流オ
フセット補償回路により解決される。
結果が最上位のしきい値より上か、最下位のしきい値よ
り下か、該２つのしきい値の間のいずれであるかを検出
して対応する信号を出力する制御信号発生器５と、この
発生器の出力を平滑して直流増幅器１に加えて多値ＱＡ
Ｍ信号の直流オフセット電圧を補償する本発明の直流オ
フセット補償回路により解決される。
本発明は識別器２の出力が最上位のしきい値よりも上か
、最下位よりも下か、又は２つのしきい値の間のいずれ
かを検出してそれに対応して＋１゜−１，０の制御信号
を発生させ、これを積分して直流増幅器１に帰還して直
流オフセットを補償する様にした。
、最下位よりも下か、又は２つのしきい値の間のいずれ
かを検出してそれに対応して＋１゜−１，０の制御信号
を発生させ、これを積分して直流増幅器１に帰還して直
流オフセットを補償する様にした。
即ち、＋１と−１の出現確率が異なれば全体が上又は下
にずれているので、＋１と−１との出現確率が同じにな
る様に直流増幅器１の利得を制御する様にしたので、ず
れが大きくても小さくても回路を切替えることなく直流
オフセントを補償することができる。そこで、検出器や
スイッチが不要となるので回路構成が簡単になる。
にずれているので、＋１と−１との出現確率が同じにな
る様に直流増幅器１の利得を制御する様にしたので、ず
れが大きくても小さくても回路を切替えることなく直流
オフセントを補償することができる。そこで、検出器や
スイッチが不要となるので回路構成が簡単になる。
第２図は本発明の実施例のブロック図を示す。
尚、１６０静の場合を例にして第４図を参照しながら説
明する。
明する。
第２図に示す様に、最上位のしきい植入よりも上、又は
最下位のしきい値りよりも下にあることを示す１１１，
０００の識別結果がアンドゲート５１及び反転端子付き
アンドゲート５２に加えられると、この２つのゲートよ
りのｌ、 Ｏ又は０．１が直流増幅器５３に加えられ
るので、この増幅器から＋１又は−１の出力が得られる
。
最下位のしきい値りよりも下にあることを示す１１１，
０００の識別結果がアンドゲート５１及び反転端子付き
アンドゲート５２に加えられると、この２つのゲートよ
りのｌ、 Ｏ又は０．１が直流増幅器５３に加えられ
るので、この増幅器から＋１又は−１の出力が得られる
。
一方、１１０と００１の間では０．０が直流増幅器５３
に加えられるのでこの増幅器の出力はＯとなり、第４図
の右側に示す様に３値の出力が得られる。
に加えられるのでこの増幅器の出力はＯとなり、第４図
の右側に示す様に３値の出力が得られる。
今、正規信号のクロス点と入力信号のクロス点が一致し
ている時、Ａ点とＤ点ではＯと＋１．０と−１が同じ出
現確率になり、Ｂ点、０点ではＯになっているので４つ
のクロス点全部でみるとＯとなる。
ている時、Ａ点とＤ点ではＯと＋１．０と−１が同じ出
現確率になり、Ｂ点、０点ではＯになっているので４つ
のクロス点全部でみるとＯとなる。
次に、入力信号のクロス点が例えば全体的に上にずれる
とＡ点では＋１が、Ｄ点では−１が減ってＯの方が多く
、Ｂ点、０点ではＯになっているので、全体でみると＋
１が多くなり上の方にずれていることを示す。
とＡ点では＋１が、Ｄ点では−１が減ってＯの方が多く
、Ｂ点、０点ではＯになっているので、全体でみると＋
１が多くなり上の方にずれていることを示す。
これを、低域フィルタ３を通して直流増幅器１に加えて
−１と＋１が同じ確率で発生ずる様に直流増幅器１の利
得を制御する。
−１と＋１が同じ確率で発生ずる様に直流増幅器１の利
得を制御する。
部ち、ずれの大小に無関係に−１と＋１の発生確率が同
じになる様に直流増幅器の利得を制御すればよいので、
回路の切替えや誤引込みの検出は不要となるので回路構
成が簡単になる。
じになる様に直流増幅器の利得を制御すればよいので、
回路の切替えや誤引込みの検出は不要となるので回路構
成が簡単になる。
以上詳細に説明した様に、簡単な回路構成で常に安定な
引込みができると共に、入力信号の直流オフセットを補
償することができると云う効果がある。
引込みができると共に、入力信号の直流オフセットを補
償することができると云う効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のブロック図、第３図は従来例
のブロック図、 第４図は直流オフセント補償回路の動作説明図、第５図
は別の従来例のブロック図、 図において、 １は直流増幅器、 ２は識別器、 ３は低域フィルタ、 ５は制御信号発生器を示す。 千 １ 圀 令禿冒月の炙がリグ］のフ゛ロン２図 茅 ２ □□□
のブロック図、 第４図は直流オフセント補償回路の動作説明図、第５図
は別の従来例のブロック図、 図において、 １は直流増幅器、 ２は識別器、 ３は低域フィルタ、 ５は制御信号発生器を示す。 千 １ 圀 令禿冒月の炙がリグ］のフ゛ロン２図 茅 ２ □□□
Claims (1)
- 【特許請求の範囲】 直流増幅器（１）を介して加えられた多値直交振幅変調
信号を識別する識別器（２）において、該識別器よりの
識別結果が最上位のしきい値より上か、最下位のしきい
値より下か、該２つのしきい値の間のいずれであるかを
検出して対応する信号を出力する制御信号発生器（５）
と、 該制御信号発生器の出力を平滑して該直流増幅器に加え
て該多値直交振幅変調信号の直流オフセット電圧を補償
する様にしたことを特徴とする直流オフセット補償回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60232434A JPS6292643A (ja) | 1985-10-18 | 1985-10-18 | 直流オフセツト補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60232434A JPS6292643A (ja) | 1985-10-18 | 1985-10-18 | 直流オフセツト補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6292643A true JPS6292643A (ja) | 1987-04-28 |
Family
ID=16939197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60232434A Pending JPS6292643A (ja) | 1985-10-18 | 1985-10-18 | 直流オフセツト補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6292643A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63310252A (ja) * | 1987-06-12 | 1988-12-19 | Fujitsu Ltd | 搬送波再生回路 |
-
1985
- 1985-10-18 JP JP60232434A patent/JPS6292643A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63310252A (ja) * | 1987-06-12 | 1988-12-19 | Fujitsu Ltd | 搬送波再生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4250458A (en) | Baseband DC offset detector and control circuit for DC coupled digital demodulator | |
| US4875049A (en) | Automatic level control circuit for an ad convertor | |
| EP0681386B1 (en) | Method and apparatus for recovering a QAM carrier | |
| KR900002330B1 (ko) | 무선 수신기 | |
| US5134528A (en) | Low frequency component restoration circuit for restoring and compensating for a low frequency component lost in a digital signal transmission system | |
| US6597238B1 (en) | Demodulating circuit of wireless receiving apparatus and demodulating method | |
| US4788512A (en) | Gain maintenance apparatus for use with a high gain amplifier incorporated in a closed loop feedback system | |
| US4860010A (en) | Automatic drift control circuit | |
| JPS6292643A (ja) | 直流オフセツト補償回路 | |
| JPS6365264B2 (ja) | ||
| US4188615A (en) | Bit error detecting circuit for use in a digital signal transmission line | |
| JPH0793617B2 (ja) | 位相ロックループ | |
| EP0530776B1 (en) | Timing recovering apparatus | |
| JPH0520028Y2 (ja) | ||
| US5706221A (en) | Mehtod and apparatus for recovering digital data from baseband analog signal | |
| US4608604A (en) | Circuit for reducing AFC offset error | |
| JPS62271547A (ja) | 識別回路 | |
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| JPH0732391B2 (ja) | クロック同期回路 | |
| US5675283A (en) | Pilot recovery and polarity detection system | |
| US6829309B1 (en) | Phase detector for baud rate-sampled multi-state signal receiver | |
| JPH05183359A (ja) | 自動利得制御回路 | |
| JPH0783386B2 (ja) | 多値識別回路 | |
| SU739418A1 (ru) | Способ уравновешивани в след щих пол рнокоординатных автокомпенсаторах переменного тока | |
| SU1356247A1 (ru) | Устройство приема сигналов с амплитудно-фазовой манипул цией |