KR100586279B1 - 디지털전송신호수신기용샘플링제어루프 - Google Patents

디지털전송신호수신기용샘플링제어루프 Download PDF

Info

Publication number
KR100586279B1
KR100586279B1 KR1019980039379A KR19980039379A KR100586279B1 KR 100586279 B1 KR100586279 B1 KR 100586279B1 KR 1019980039379 A KR1019980039379 A KR 1019980039379A KR 19980039379 A KR19980039379 A KR 19980039379A KR 100586279 B1 KR100586279 B1 KR 100586279B1
Authority
KR
South Korea
Prior art keywords
sampling
value
timing error
signal
control loop
Prior art date
Application number
KR1019980039379A
Other languages
English (en)
Other versions
KR19990030056A (ko
Inventor
미오드래그 테메리나크
Original Assignee
미크로나스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크로나스 게엠베하 filed Critical 미크로나스 게엠베하
Publication of KR19990030056A publication Critical patent/KR19990030056A/ko
Application granted granted Critical
Publication of KR100586279B1 publication Critical patent/KR100586279B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Abstract

개별 기호(S0 내지 S3)의 샘플링을 최적화하기 위하여, 디지털 전송 신호(S)를 수신하는 회로(2)에 이용되는 샘플링 제어 루프(1)는 각 타이밍 에러값(td)을 결정하는 타이밍 에러 검출기(3)에 접속된다. 샘플링 제어 루프(1)의 제어 기능을 향상시키기 위하여, 평가 장치(11)는 수신 회로(2)의 신호(I, Q; Is, Qs; sb, sp; sr)로부터의 신뢰값(v)을 결정하며, 이 신뢰값(v)에 따라 샘플링 제어 루프(1)를 제어한다.

Description

디지털 전송 신호 수신기용 샘플링 제어 루프{SAMPLING CONTROL LOOP FOR A RECEIVER FOR DIGITALLY TRANSMITTED SIGNALS}
본 발명은 직교 변조(quadrature modulation)에 의해 기호(symbols)로서 전송되는 디지털 전송 신호를 수신하기 위한 수신기에 이용되는 샘플링 제어 루프에 관한 것이다. 상기의 전송 방법은 단축법(abbreviation) 즉, FSK(=Frequency Shift Keying), PSK(=Phase Shift Keying), BPSK(=Binary Phase Shift Keying), QPSK(=Quartenary Phase Shift Keying) 및 QAM(=Quadrature Amplitude Modulation)으로 잘 알려져 있다. 이러한 방법에 대한 수신 회로는 알려진 기술이며, 대체로 유사한 구성을 갖고 있다. 주 구성 요소는 아날로그 또는 디지털 샘플링 제어 루프로서, 디지털 전송 신호의 정보가 정확한 순간에 샘플링되도록 보장한다. 이러한 신호의 최적의 샘플링은 전송된 데이터 스트림의 기호에 시간적으로 밀접속되며 수신기의 일단에서의 처리가 아날로그 이든지 디지털 이든지 상관하지 않는다. 만일, 처리가 디지털일 경우, 당연하게도 디지털화 속도는 전송된 기호의 데이터 속도 만큼 커야만 한다. 일반적으로, 디지털화 속도는 그 속도가 기호 속도에 자유 실행되거나 로크되는 값 보다 적어도 일 크기의 등급 만큼 큰 것이 좋다.
1986년 5월 IEEE Transactions on Communication, Vol. COM-34, No. 5페이지 423 내지 429에 플로이드엠. 가드너(Floyd M. Gardner)에 의한 A BPSK/Q PSK Timing-Error Detector for Sampled Receivers에 있어서, 타이밍 에러가 각 기호로부터 어떻게 결정되는 지에 관한 방법을 자세히 설명하고 있다. 이러한 타이밍 에러를 제거하기 위하여, 샘플링 제어 루프를 이용하고 있으며 이 점에 관해서는 자세히 설명하고 있지 않고 있다. 이러한 제어 루프는 타이밍 에러 검출기 및 출력이 샘플링단에 피드백되는 타이밍에러 정정기를 포함하고 있다.
WO 96/11526는 두개의 아날로그-디지털 변환기에 의해 직교 복조 후 디지털화가 발생하는 디지털 전송 신호 수신용 회로에 대한 샘플링 제어 루프를 개시하고 있다. 제어 루프는 디지털화 클록의 주파수 및 위상을 변화시킴으로써 기호의 샘플링 순시간(瞬時間)이 최적으로 조정된다.
WO 96/17459는 디지털화가 직교 복조에 앞서 발생하는 때에 디지털 전송 신호를 수신하기 위한 회로용 샘플링 제어 루프를 개시하고 있다. 디지털화 속도는 수신된 기호의 속도와 위상에 무관하다. 그러한 실시예에 있어서, 각 기호에 대한 최적 샘플링 순시간은 디지털 보간 회로( "디지털 재샘플기" )에 의해 형성된다.
기호를 이용한 디지털 부호화 및 전송의 알려져 있는 잇점은, 전송 경로 및 수신기가 그 일단에서 기호가 신뢰할만하게 인식되는 한 신호량에 대한 부가의 간섭이나 잡음을 발생시키지 않는다는 점에 있다. 개별 기호의 인식성은 벡터 다이아그램 내에서 원래의 점모양(punctiform)의 기호 위치를 지역(areal) 위상 및 진폭 범위로 변하게 하는 중첩 간섭 및 잡음 신호에 의해 감손된다. 게다가, 만일 개별의 기호 에 대한 샘플링 순시간이 규격값(nominal value)과 차이가 나면, 좋지 않은 상태가 되어 신뢰할만한 기호 인식성은 더 이상 보장 받지 못한다. 디지털 전송 신호의 수신이나 평가에서의 전술한 단점은 종래의 수신 회로로서는 더 이상 수신할 수 없는 동작 상태가 되게 한다.
이러한 단점을 해결하기 위한 본 발명의 목적은 간섭에 영향을 받지 않는 수신 회로를 제공함에 있다.
이러한 목적은 이용 가능한 신호로부터 타이밍 에러 검출기로 측정된 각 타이밍 에러값에 대한 신뢰값을 결정하는 한편 결정된 신뢰값에 따라 샘플링 제어 루프를 조절하는 평가 장치를 수신 회로의 샘플링 제어 루프에 결합함에 의해 달성된다.
본 발명은 심각한 방해 신호의 존재에서 샘플링 제어 루프의 추적이 가끔 부정확하게 결정되어 부정확하게 인식된 기호의 수를 증가시키는 타이밍 에러값에 의해 이미 방해되고 있다는 인식에 입각한 것이다. 심각한 방해 신호의 존재 하에서, 샘플링 제어 루프는 너무 민감하게 응답하거나 심지어는 잘못된 방향으로 응답한다. 신뢰값의 도입은 샘플링 제어 루프로 하여금 각 신호 상태에 따라 적합하게 제어할 수 있게 한다. 이를 달성하기 위해, 샘플링 제어 루프는 작은 신뢰값으로 대체로 주어진 주파수 성분에 덜 민감하게 제조되고, 그 제어 시간 상수가 적합한 방식에 의해 채택된다. 이러한 방법으로서, 부정확하게 결정된 타이밍 에러값은 시간 평균화로서 억제되고 그 기여가 감소하게 된다.
보다 특별한 효과는 감쇠(attenuation)나 소거(blanking)에 의한 비선형 처리에 있는 것으로, 이 처리 방식으로 부정확하게 결정된 타이밍 에러값은 샘플링 제어 루프에 매우 조금 또는 거의 영향을 주지 않는다. 이것은 처리 방식이 각각의 신뢰값에 의존한다는 기본 원리에 따른 타이밍 에러값 처리를 포함한다. 이 개별의 감쇠, 가중 또는 소거는 개별적으로나 동시에 발생하는 방해가 제어 하의 상태와 간섭하지 않도록 하는 잇점을 갖는다. 정상의 수신 상태 하에서, 제어 경사(control slope) 뿐만 아니라 샘플링 제어 루프의 제어 속도는 상기한 측정에 의해 변화된다.
신뢰값을 결정하기 위해, 간섭으로부터 발생된 특성 신호 변화가 평가된다. 전술한 바와 같이, 기호에 대한 벡터 다이아그램 내의 위치는 위상 및 진폭 양방향으로 확장한다. 측정된 위상 및 진폭 에러값은 각 신뢰성의 측정을 나타낼 수 있다. 에러값이 작으면 작을 수록, 신뢰성이 보다 커지고 타이밍 에러값이 부정확하게 결정되는 확률도 작아지게 된다.
신뢰성은 아날로그식으로 직교 신호 성분으로부터 결정될 수 있으며 편차는 규격값으로부터 결정될 수 있다. 저 품질의 신호의 존재에서의 수신 상태를 향상시키기 위하여, 상대적으로 복잡한 예컨대, 측정된 에러값에 대한 임계값을 선설정함에 의해서도 신뢰값을 결정하는 데에 충분하다.
또한, 매우 복잡한 회로나 그 외의 방식 예컨대, 복조되거나 아직까지 복조되지 않은 상태의 간섭-의존성 변이를 측정함으로써 신뢰값을 구하는 것도 물론 가능하다. 필터 회로에 의한 결정은 변조에 매우 큰 독립성을 갖는 주파수 범위에 제한될 수 있다. 신뢰값은 또한, 어떤 형태나 그 외의 다른 형태로 변환되거나 변형된 신호로부터 결정될 수 있다. 예를들면, 이것은 수신 회로의 직교 변조된 신호를 극 좌표를 갖는 신호로 변환한 후에 크기와 위상에 따라 개별적으로 평가하는 리절버(resolver)에 의해 수행된다. 각각의 에러값을 통해, 신뢰값 또한, 가중 인자로서 결정될 수 있다. 가중은 관련 임계값을 갖는 개별 스텝으로 구분될 수 있다. 제한된 경우에 있어서, 신뢰 범위는 단일 임계값 또는 임계값의 차이로 결정된다. 이것은 디지털 예/아니오 신뢰값에 대응한다.
만일 개별의 기호나 그들의 관련 동위상(in-phase) 또는 직교 성분(quadrature components)(여기서는 "I 성분" 및 "Q 성분" 으로 칭한다)의 전송이 일반적으로 나이퀴스트 기준(Nyquist criterion)에 따라 발생한다면, 신뢰값의 결정은 특히 간소화된다. 전송될 각 기호나 비트는 각 기호 샘플링 순시간에 포지티브나 네가티브 신호 값을 갖는 전송 함수와 기호 구간의 정수배에서의 신호 값 "제로" 에 할당된다. 중간 신호 범위 내의 신호 상태는 제로로부터 떨어지지만, 포락선(envelope)은 소정의 기호 구간의 간격에서 가능한한 빨리 제로로 진전한다. 이러한 상태에 의해, 만일 의도된 기호 샘플링 순시간에서 샘플링이 정확하게 발생한다면 기호간 간섭은 억제된다. 타이밍 에러 검출기로서, 현재 기호 샘플링 순시간과 최적 기호 샘플링 순시간 사이의 시간차가 결정된다.
신뢰값을 결정하기 위한 나이퀴스트 기준의 이용은 전송 함수의 시간 작용에 기초가 된다. 단지 이러한 타이밍 에러값이 각 I 나 Q 성분의 부호(sign)의 변화에 관련된 샘플링 제어 루프용으로 가능하게 된다. 타이밍 에러값은 부호의 변화에 따라 샘플값의 시간-의존성 신호 변화로부터 결정될 수 있다. 그러므로, 진정한 부호의 변화에 의한 것이 아닌 방해 신호에 의해 발생된 신호 차에 기초로한 외견상의 타이밍 에러값이 억제된다. 샘플링된 I나 Q 성분의 부호 변화를 결정하는 간소화 회로는 익스쿠르시브 OR 게이트로서 구성되며, 이의 제1 및 제2 입력은 직접 부호 비트에 의해 공급되고 각각 한개의 기호 구간의 지연을 갖는다.
신뢰값을 형성 하는 데 있어서의 추가의 향상은 직교 신호 성분이나 인식된 기호 성분 또는 수신 회로의 기타 신호 중 하나를 포함한 신호 순서를 기억 장치에 저장함으로써 달성된다. 범위가 추적 윈도우 간격으로 한정되어 있는 저장된 아날로그 또는 디지털 신호 순서가 주 신호 범위를 포함하고 있기 때문에, 더욱 정교한 분석이 신뢰값을 결정하는 데 수행될 수 있다.
만일 추적 윈도우 간격이 적어도 4개의 연속 기호의 시간 범위 또는 관련된 리얼(real) 샘플값을 초과할 경우, 간소화된 논리 동작에 의해 매우 효과적인 신뢰값이 결정될 수 있다. 논리 동작은 단지 타이밍 에러값이 기억된 신호 순서의 부호 변화와 관련된 경우에도 신뢰값은 충분히 고려된다는 것을 의미한다.
디지털화된 샘플의 경우에 있어서, 단지 부호 비트만이 부호 변화를 검출하는 데 체크될 필요가 있다. 단지 부호 변화의 평가로써, 샘플링 제어 루프의 작용에서 어떤 향상이 관측될 수 있다.
신뢰값에 대한 추가의 기준은 기준 신호 진폭의 결정에 관계한다. 후자는 부호-변화 범위 내의 신호값에 대한 기준 량으로서의 역할을 한다. 각 타이밍 에러값은 가장 간단한 경우에 근사(approximation)의 단순한 선형 관계를 이용하여 시간-의존성 신호 값의 변화를 기준 신호 진폭에 비교하는 것으로 결정될 수 있다. 하지만, 이와 같이 결정된 타이밍 에러값은 단지 저장된 신호 순서가 기준 신호 진폭을 결정하는 역할을 하는 적어도 두개의 샘플링 순시간에 논리적으로 안정할 경우에만 신뢰할 수 있다고 고려될 수 있다. 추정된 선형 근사값으로서, 기준 신호 진폭에 대한 샘플값이 부호 변화에 선행하거나 따르게 하는 것은 부적절하다. 이것은 각 샘플값의 선택 및 수학적인 결합에 영향을 줄 뿐이다.
만일 신뢰값이 한개의 비트를 갖는 디지털 신호에 대응한다면, 타이밍 에러값의 샘플링 제어 루프로의 전송은 게이트 회로에 의한 신뢰값에 의해 제어되는 논리 차단 장치 등에 의해 금지된다. 저장된 신호 순서로부터의 신뢰값의 형성은 아날로그 샘플링 제어 루프에 쉽게 결합될 수도 있다.
적합한 측정을 함으로써, 샘플링 보간기에 대한 타이밍 에러 정정값은 포지티브 및 네가티브방향의 샘플링 구간의 중간으로 제한된다. 타이밍 에러 정정값이 이러한 제한을 초과한다면, 타이밍 에러 정정은 타이밍 에러 정정값이 변화하는 부호를 갖는 인접하는, 보다 밀접한 샘플값에 관계된다. 모든 디지털 실행에 있어서, 샘플링 구간은 디지털화에 의해 결정된 리얼 샘플값에 관계된다. 2개의 보간된 샘플값이 계산된 타이밍 에러 정정값과 리얼 샘플값 사이의 단일의 결합에서 충돌을 발생시킬 수 있는 2개의 보간 샘플값이 리얼 샘플링 간격에서 일어나지 않도록 하기 위해, 디지털화에 의해 결정된 리얼 샘플값의 수는 보간된 샘플값의 수 보다 크게 되도록 선택된다. 이러한 경우에 있어서, 리얼 샘플값은 타이밍 에러 정정값이 샘플링 구간의 반 보다 크게 될 경우마다 스킵(skip)한다. 함수로서, 타이밍 에러 정정 값은 네가티브 값으로 변화하고 그 다음 포지티브 제한 값에 다시 연속하여 접근한다. 이것은 계산된 타이밍 에러 정정값과 리얼 샘플값 사이의 단일 결합을 성립한다. 디지털화 속도와 보간 속도 사이의 차이는 전송기 및 수신기 일단에서의 기호 및 클록 주파수의 모든 최악의 허용도 보다 커야만 한다.
이하, 본 발명의 기술적 사상과 추가의 잇점은 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 일실시예로서, 디지털 전송 신호(s)를 수신하기 위하여 회로(2)에 내장된 샘플링 제어 루프(1)를 나타내고 있다. 타이밍 에러 검출기(3)는 수신 회로로부터 특히, 직교 신호 성분(I, Q)으로부터 타이밍 에러값(td)을 형성하고, 필터에 의해 타이밍 에러값으로부터 수신 회로(2)의 신호 경로에 삽입된 샘플링 보간기(4)를 제어하는 타이밍 에러 정정값(tk)을 취한다. 샘플링 보간기는 직교 변조된 입력 신호(sr)를 기저 대역이나 저 주파수로 변환하는 직교 복조기(5)로부터 한쌍의 직교 신호 성분(si1, sq1)이 공급된다. 도 1의 수신 회로(2)의 실시예에 있어서, 직교 복조기(5)에 공급된 신호(sr)는 내부나 외부 시스템 클록 발생기(7)에 의해 제공된 시스템 클록(c1)에 따라 선행 신호원(6)으로 디지털화되는 디지털 신호이다. 신호원(6)은 안테나를 통해 디지털 변조된 신호(s)를 수신하는 튜너가 될 수 있으나, 경우에 따라 메모리 장치 또는 케이블 스테이션 또는 기타의 장치가 될 수도 있다. 도 1의 수신 회로의 디지털 실행에 있어서, 샘플링 보간기(4)의 2개의 직교 혼합 및 보간 또한, 시스템 클록(c1)에 의해 제어된다. 디지털 직교 혼합에 있어서, 로컬 오실레이터(8)는 직교 복조기(5)에 코사인 신호(cos)와 사인 신호(sin)에 대응하는 디지털 값을 갖는 디지털 신호를 공급한다.
샘플링 보간기(4)는 보간된 한쌍의 직교 신호 성분(si2, sq2)을 제공하며, 이 성분은 나이퀴스트 수신 필터(9)에 공급된다. 도 4에 도시한 바와 같이, 필터(9)는 전송기 일단(도시하지 않음)의 나이퀴스트 필터와 동작하며, 후술하는 전송 함수를 결정한다. 일반적으로, 나이퀴스트 수신 필터(9)는 추림단(decimation stage)(9.1)이 수반되며, 이 추림단에서 처리 속도가 가능한한 기호 속도만큼 이상적으로 감소된다. 따라서, 나이퀴스트 수신 필터(9) 또는 다음의 추림단(9.1)의 출력 또한, 한쌍의 직교 신호 성분(I, Q)이 되며, 그리고 이 성분은 기호 결정단(10)에 공급되는 한편 직교 신호 성분 및/또는 추가의 신호로부터 신뢰값(v)을 결정하는 평가 장치(11) 및 타이밍 에러 검출기(3)에 공급된다.
도 1의 실시예에 있어서, 직교 신호 성분(I, Q) 또한, 이 직교 신호 성분을 극 좌표(b)를 갖는 한쌍의 신호 성분(sb, sp)으로 변환시키는 동시에 이 신호(sb, sp) 중 적어도 하나의 신호를 평가 장치(11)에 공급하는리절버(12)에 공급된다. 신뢰값(v)을 형성하기 위해 이러한 신호(I, Q, sb, sp)의 평가 동작 동안에, 부호와 크기가 중요한 데, 이는 각 규격값으로부터의 허용 편차가 스위칭 임계값(k1 내지 k7)에 의해 간단하게 결정될 수 있기 때문이다.
만일 기호 성분, 즉 기호 결정단(10)으로부터의 출력 신호(Qs, Is)가 평가 장치(11)에 이용된다면, 신뢰값(v)의 결정조차 간소화 될 수 있다. 이러한 신호는 각 직교 신호 성분(I, Q)의 부호만을 포함한다. QPSK 변조의 경우에 있어서, 각 한쌍의 기호 성분(Is, Qs)은 4개의 다른 기호 중에서 하나의 기호를 한정한다. 원래의 디지털 신호(s)가 재구성되도록 개별 기호가 출력 데이터 스트림(dat)으로의 분리는 출력단(13)에서 발생한다. 사실상, 기호 성분(Is, Qs)은 최적 기호 샘플링 순시간(ts0) 등에 할당된다.
기호 성분(Is, Qs)은 저장된 신호 순서를 통해 평가 장치(11) 내에서 단독으로 평가된다. 기타 신호의 경우 처럼 크기를 통한 평가는 필요하지 않다. 물론, 신뢰값(v) 또한, 적어도 하나의 충분한 신뢰값(v)을 결정하는 각 평가 방법에서의 모든 방법의 조합에 의해 형성될 수 있다. 신뢰값 중 하나가 충분하지 못할 경우, 측정된 타이밍 에러값(td)은 문제가 되며, 샘플링 제어 루프(1)에 공급되어서는 안된다.
완결성을 위해, 직교 복조기(5) 내의 정정 반송자 주파수에 대한 피드백 경로 또한, 수신 회로(2)내에 표시된다. 리절버(12)로부터의 출력 신호(sb, sp) 또는 직교 신호 성분(I, Q) 중 어느 하나 에 의해 공급되는 반송자 제어단(14)을 포함한다. 반송자 제어단(14)으로부터의 오실레이터 제어 신호(ok)는 로컬 오실레이터(8)의 주파수를 제어하며, 이러한 실시예에서 디지털 오실레이터의 출력 신호(cos, sin)는 저장된 테이블을 통해 형성될 수 있다.
도 2는 부호 변화의 범위 내에서 동위상 성분 I 또는 직교 성분 Q의 파형을 예로서 보이고 있다. 관련 디지털 샘플값은 점선 및 작은 원형으로 표시되고 있으나, 이 또한 수신 회로(2)의 기타의 샘플값(sr)이 될 수 있다. 잡음 및 방해 효과 때문에, 직교 신호 성분(I, Q)은 포지티브 또는 네가티브 규격값에서 벗어난다. 신뢰값을 한정하고 있는 신뢰성 신호 범위는 각각의 임계값(k1, k2; k3,k4)에 제한된다. 특히, 작은 직교 신호 성분(I, Q)은 기준이 되므로, 내부의 임계값(k2, k3)은 매우 중요한 한편 심지어 외부의 임계값(k1, k4)은 가능한한 생략될 수 있다. 리절버(12)에 의해 직교 신호 성분(I, Q)이 극 좌표(b)로 변형되었을 때, 각 신호값은 절대값(sb)과 위상값(sp)으로서 나타난다. 잡음 또는 간섭 성분이 커지면 커질수록 소정의 절대값(bsoll)과 소정의 위상값(soll)의 편차 또한 커지게 된다. 임계값(k6, k7, k5)을 선설정함에 의해, 신뢰 범위는 간단한 방법으로 신뢰할 수 없는 범위로부터 분리되어 신뢰값(v)을 결정할 수 있게 된다.
물론, 예/아니오 결정을 제어하는 도 2와 3에서의 임계값은 추가의 임계값으로 보충될 수 있으므로, 다른 신뢰 레벨이 이용 가능하며 각 신뢰값(v)은 가중을 행할 수 있다.
도 4는 3개의 연속 기호(S2, S3, S4)의 직교 신호 성분(I, Q) 중 한 성분에 대한 이론적인 전송 함수[h(t)]를 도시한다. 제1 전송 함수(h2)는 기호(S2)에 속하며, 이 기호는 기호 샘플링 순시간(ts2)의 논리 0 상태를 나타내고 있다. 기호(S3)의 전송 함수(h3)는 기호 샘플링 순시간(ts3)의 논리 1 상태를 나타내고 있다. 기호 샘플링 순시간(ts4)에서, 제4 기호(S4)의 전송 함수(h4) 또한, 논리 1을 나타내고 있다. 개별적인 전송 함수(h2 내지 h4)는 각 기호 샘플링 순시간(ts1 내지 ts6)에서 정상화 신호값 +1 및 -1을 허용하는 나이퀴스트 기준을 만족시키며, 정상화 신호값은 단지 각각의 신호 전송 함수[h(t)]에 대해서만 논리 1 상태 및 0 상태로 할당된다. 모든 기타의 전송 함수[h(t)]는 기호 샘플링 순시간에서 신호값 0을 통하여 지나간다. 기호 샘플링 순시간(ts1 내지 ts6) 사이에 모든 전송 함수[h(t)]는 신호에 기여하지만, 이러한 기여도의 값은 관련 기호 샘플링 순시간에 따른 증가하는 거리에 따라 감소한다.
도 4에서, 각 기호의 정보가 기호 샘플링 순시간에서 단지 인접 기호로부터의 간섭없이 평가될 수 있다는 것을 분명히 알 수 있다. 현재 기호 샘플링 순시간이 인접한 최적 샘플링 순시간으로부터 떨어지면 떨어질수록 기호간 간섭은 커진다. 현재 기호 샘플링 순시간에 의해 실제 샘플링과 보간 샘플링이 알 수 있게 된다는 점을 유의하여야 한다. 보간 샘플링의 경우에 있어서, 샘플값은 인접한 실제 샘플값(si1, sq1)으로부터 계산된 양으로서만 나타난다.
I 성분 및/또는 Q 성분으로부터 타이밍 에러값(td)을 결정하기 위하여 도 4에 보인 전송 함수[h(t)]는 쉽게 계산되는 근사 함수로 대체된다. 예를들어, 전송 함수(h3)에 대응하는 근사 함수는 함수(h3')이며, 함수(h3')는 기호 샘플링 순시간(ts2) 및 순시간(ts4) 사이의 값 +1에 선형적으로 증가한 다음 선형적으로 떨어지게 된다. 이러한 시간 범위 이외의 모든 위치에서 전송 함수(h3') 또한, 기호 샘플링 순시간 사이의 값 0을 갖는다. 논리 0 상태가 전송될 동안, 네가티브적으로 진행하는 근사 함수는 전송 함수(h2)에 대비한 전송 함수(h2')의 진로로 이용된다. 기호 샘플링 값(ts1 내지 ts3) 이외의 근사 함수(h2') 또한, 값 0을 갖는다. 기호 샘플링 점(ts2)에서, 정상화 신호 레벨 -1이 된다.
만일 개별의 직교 성분(I, Q)이 상기한 근사 함수로 이루어질 경우에 타이밍 에러값(td)의 계산은 간소화된다. 이것은 도 5 및 도 6의 예로서 설명된다. 이러한 도면은 논리 0 상태에서 논리 1 상태에 각각 대응하는 네가티브 신호 레벨(-am)로부터 포지티브 신호 레벨(+am)의 전이에서 직교 신호 성분(I, Q) 중 하나의 성분의 근사 변이를 도시하고 있다. 기호(S0 내지 S3)의 최적의 신호 상태는 샘플링 순시간(ts0 내지 ts3)에서 샘플되어야 한다. 만일 현재 샘플링이 최적의 기호 샘플링 순시간에 일치하지 않는다면, 현재 기호 샘플링 순시간이 상태의 변화의 범위 내로 떨어질지라도 측정된 신호 진폭(a0 내지 a3)은 최대값(am)과 차이가 난다. 현재 기호 샘플링 순시간은 도 5에서 tr0, tr1 및 tr2에 의해 지정된다. 도 5와 유사한 도 8에 있어서, 샘플링 순시간의 지정은 간결성을 위해 생략하였다.
도 5에서, 시간축(t)은 우측을 가르키고 있다. 현재 또는 리얼 기호 샘플링 순시간(tr0 내지 tr2)은 최적 기호 샘플링 순시간(ts0 내지 ts3)에 대하여 우측, 보다 큰 값으로 이동된다. 따라서, 타이밍 에러값(td)은 포지티브이다. 만일, 신호 상태가 2개의 기호 샘플링 순시간(ts2, ts3) 사이에서 변화하지 않는다면, 순시간 사이에서의 신호 진폭(a2) 또한 변화하지 않을 것이다. 따라서, 상기한 신호 진폭(a2)은 규격 진폭(+am 내지 -am)에 대한 기준으로서의 역할을 할 수 있다. 전송 함수[h(t)]의 구분 선형 도형을 통하여, 타이밍 에러값(td)은 기준 신호 진폭(a2) 및 알려진 기호 구간(Ts)와의 비교로써 측정된 신호 진폭(a1)으로 결정될 수 있다. 선형 관계식은 다음과 같다.
[수학식 1]
모든 신호 진폭은 부호의 일변화에 할당되기 때문에 2개의 신호 진폭(a0, a1)의 비교는 타이밍 에러값(td)에 대한 정보를 제공하지 않는다. 따라서, 신호 진폭(a2, a1)에서 타이밍 에러값(td)의 결정만으로도 신뢰할 수 있다. 하지만, 이것은 기호(S1, S2, S3)의 상태와 연결되는 한편 기호(S0)의 상태가 중요하지 않게 된다.
도 6은 관련 타이밍 에러값(td)이 네가티브가 되는 비교 신호 변화를 도시하고 있다. 네가티브 방향으로의 현재 샘플링 순시간(tr0 내지 tr3)의 이동 때문에, 만일 신호 진폭(a1)이 논리적으로 최적 기호 샘플링 순시간(ts0 내지 ts1) 사이에 안정만 하다면, 최대 신호 진폭(+am)에 대한 계산이 리얼 샘플링 순시간(ts0 내지 ts1) 사이에 존재할 수 있게 된다. 결국, 어떤 신호 진폭이 기준으로서 이용하는 데 안정한 지를 체크할 때, 신호의 변화는 신호 진폭(a0)과 (a1) 사이에 발생해서는 안되며 진폭 차는 무시된다. 다음에 타이밍 에러값(td)은 측정 신호 진폭(a1, a2)와 아래의 수학식 2에 의한 기호 샘플링 구간(Ts)으로부터 계산될 수 있다.
[수학식 2]
도 6에서, 네카티브 타이밍 에러값(td)에 대하여, 기호 샘플링 순시간(ts0, ts1, ts2)에서 신호 파형은 저장되고 평가되어야만 하는 한편, 기호 샘플링 순시간(ts3)에 상태는 방치되고 있다는 것을 나타내고 있다. 그러므로, 메모리 회로 내의 4개의 인접 기호 성분(Is 및/또는 Qs)을 저장하고, 타이밍 에러값의 부호에 따라 평가용으로서 첫번째 3개나 마지막 3개의 저장된 상태를 이용하는 것이 적절하다. 저장된 신호 순서가 결정된 타이밍 에러값에 일치한다면, 측정은 신뢰할 수 있다. 기타의 경우는 신뢰할 수 없다. 이 경우의 신뢰값(v)은 간단한 예/아니오 신호이다.
2개의 수학식 1 및 수학식 2는 td를 쉽게 구할 수 있다. 대응 계산은 온-칩 계산 회로나 2개의 서브프로그램으로 쉽게 실행될 수 있다. 2개의 계산과 4개의 저장된 상태를 갖는 논리 체크는 반드시 병렬적으로 수행되어야 한다는 점에 다소 불편함이 있다. 하지만, 측정된 신호 진폭(a2)의 부호 함수 부호(a2)를 이용하기 때문에, 2개의 개별 식은 단일의 식으로 변형될 수 있다.
[수학식 3]
td에 대한 수학식 3의 식(5)을 풀면 타이밍 에러값(td)에 대한 정확한 결과가 산출된다.
수학식 1과 수학식 2의 우측편은 각각 인자 am 을 포함하고 있으며 그 인자 am 은 기준 신호 진폭의 비부호화 값에 대응하고 있음에 유의하여야 한다. 이 비부호화 값 am이 이전 또는 이후에 샘플되든지 간에 부호의 변화는 최종 타이밍 에러값(td)의 계산에 있어서 중요하지가 않다. 필요할 경우, 2개의 측정된 신호 진폭(a1, a2)으로부터 타이밍 에러값(td)을 결정하기 위한 식이 적용되어야만 한다. 어떤 경우에 있어서, 도 7과 도 8에 보인 바와 같이, 관련 기호 성분(Is, Qs)은 각 기준 신호 진폭(a0, a1, a2, 또는 a3)의 결정 범위 내에서 논리적으로 안정하다는 것이 보장되어야만 한다.
도 7은 간단한 방법으로 수학식 3의 식(3)으로 결합될 수 있는 유효 신뢰값(v)에 대한 4개의 상태가 개략적으로 보여지고 있다. 기호 샘플링 순시간(ts0 내지 ts3) 또는 관련 샘플링 순시간(tr0 내지 tr3)에서 각 기호 성분(Is 또는 Qs)의 논리 0 및 1이 보여지고 있다. 기호 X는 관련 논리 상태가 중요하지 않다는 것을 의미하고 있으며, 논리 평가에 포함되지 않는다.
우선, 평가 회로는 인접 신호 진폭(A1 및 A2)이 상이한 부호임을 확인하고 신호 차로부터 예비의 타이밍 에러값을 결정한다. 이러한 값이 신뢰할 수 있는지 없는지의 여부는 2개의 값보다 큰 사실상 측정된 기준 신호 진폭의 신뢰성 여부에 달려있다. 이것은 단지 부호와 인접한 현재 샘플값(a0 또는 a3)의 비교에 의해 결정될 수 있다. 이러한 결정 동안 부호의 변화는 발생하지 않는 데, 이는 기호 성분(Is, Qs)의 논리 상태가 상기 범위 내에서 정확히 안정하지 않기 때문이다.
도 7과 도 8에 있어서, 2개의 샘플값(a1, a2) 중 어느 것이 시간-의존성이며 기준 신호 진폭인지를 휘어진 화살표로써 나타내고 있다. 화살 머리는 기준 신호 진폭 예를들면, 보다 큰 값을 지시하고 있으며, 화살 후미는 타이밍 에러값(td)에 의존하는 신호 진폭을 가르키고 있다.
도 8의 실시예에 있어서, 어떤 경우 부호의 변화는 샘플값(a1)과 (a2) 사이에서 발생한다. 하지만, 이러한 2개의 샘플값 중 어느 것도 기준 진폭으로서의 이용에 적합하지 않도록 하는 것이 가능한 데, 이는 2개의 샘플값(a1 및 a2)의 각각이 기호 성분(Is, Qs)의 상태 변화에 할당되기 때문이다. 이것은 도 8의 실시예에서, 신호 파형(대시 라인 및 점선 라인 참조)과 기호 성분(0 또는 1)으로 보여지고 있다. 그럼에도 불구하고, 인접하고 있는 논리적으로 안정한 샘플값이 기준신호 진폭으로서 이용할 수 있다면 유효 타이밍 에러값(td)이 결정될 수 있다. 그것은 도 8에 보여진 4개의 개별의 기호 순서의 경우이다. 기준 신호 진폭으로서, 샘플값(a0 또는 a3)이 선택되고, 그것이 논리적으로 안정한 상태 사이에 위치되어 타이밍 에러값(td)에 의존하지 않게 된다. 도 8에 주어진 4개의 예에서, 휘어진 화살표의 머리는 각각 기준 신호 진폭(a0 또는 a3)을 가르키고 있다.
16개 가능한 조합은 4개의 저장 기호 상태(Is, Qs)에 대응한다. 그들 중 4개는 도 7에 보인 바와 같이 신뢰성이 고려될 수 있다. 도 8의 조합의 추가의 포함은 도 7에 주어진 조합과 중첩될 수 있다 할지라도 가능한 조합의 수를 증가시킨다. 도 9는 평가 장치(11)에 접속되는 타이밍 에러 검출기(3)의 일부로서, 수학식 3의 식(3)에 따른 계산 회로(20)의 일실시예의 블록도를 나타내고 있다. 평가 장치(11)는 검출 기호 성분(Is, Qs)을 수신한다. 계산 회로(20)는 신호 진폭(a0 내지 a3)으로서 대응 직교 신호 성분(I, Q)을 수신한다. 계산 회로(20)의 입력단은 기호 지연단(21)이며, 이것은 가장 어린(youngest) 신호 진폭(a3)을 수신한다. 그 출력은 신호 진폭(a2)을 전달하고, 이 신호 진폭은 제2 기호 지연 장치(22)에 제공되는 한편 가산기(23)의 제1 입력에 제공된다. 지연 장치(22)의 출력은 신호 진폭(a1)을 제공하고, 이 신호 진폭은 가산기(23)의 제2 입력에 나타난다. 부호 신호 부호(a2)는 기호 지연단(21)의 출력으로부터 결합되어 승산기(24)의 제1 입력에 공급된다. 제2 입력은 가산기(23)의 출력에 의해 공급된다. 승산기(24)의 출력은 배율 Ts/(2×am)로서 수학식 3의 식(5)에 따라 타이밍 에러값(td)을 전달한다. 만일 계산 회로(20)가 2개이면, 타이밍 에러값은 양쪽의 직교 신호 성분(I, Q)으로부터 계산될 수 있다. 따라서, 신뢰값(v)은 2개의 기호 성분(Is, Qs)으로부터 형성되어야만 한다. 이러한 측정에 의해, 유효 타이밍 에러값(td)의 수는 대략 2배가 되어, 샘플링 제어 루프(1)의 제어는 보다 스므스해진다.
가장 간단한 경우에, 평가 장치(11)는 동시에 기호(S0 내지 S3)에 대응하는 4개의 연속 기호 성분(Is 또는 Qs)을 이용할 수 있는 기억 장치(30)를 포함한다. 이러한 기억은 3개의 직렬 접속된 기호 지연 장치(31, 32, 33)에 의해 달성된다. 기억 장치의 4개의 탭은 타이밍 에러값(td)의 부호를 이용하는 논리단(34)에 접속되며, 도 7에 따른 논리 체크를 수행한다. 논리단(34)의 출력은 신뢰값(v)이며, 이 값은 타이밍 에러값(td)과 신뢰값(v)에 대하여 AND 게이트로 보인 실시예에서의 차단 장치(35)를 제어한다. 승산기(36)는 루프 이득 계수로서 선설정되거나 제어 설비(도시하지 않음)를 통해 조정될 수 있는 수치값(p)으로 차단 장치(35)의 출력을 승산한다. 이러한 승산기(36)의 출력은 제어 루프에서 타이밍 에러 검출(td)에 대한 적분기로서의 역할을 하는 어큐뮬레이터(37)에 공급한다. 어큐뮬레이터의 출력은 타이밍 에러 정정값(tk)을 제공하고, 이 값은 샘플링 보간기(4)에 대한 제어 신호로서 공급된다. 어큐뮬레이터(37)의 오버플로 신호(overflow signal)(ov)는 샘플링 보간기(4)로 하여금 어큐뮬레이터(37)에 오버플로가 발생할 때에 리얼 샘플값(si1, sq1) 중 하나의 값을 스킵하게끔 하는 역할을 한다. 이러한 스킵은 도 10을 참조로하여 설명한다.
도 10은 개략적인 타임 다이아그램으로서 직교 복조기(5) 이후의 리얼 샘플값(si1, sq1)을 보이고 있다. 샘플링 보간기(4)의 출력에서 대응 보간 샘플값(si2, sq2)은 리얼 샘플값 아래에 나타나 있다. 리얼 샘플링 순시간과 보간 순시간은 서로 지나쳐서 슬라이드하고 있다. 각각의 타이밍 에러 검출값(tk)은 실제의 샘플값으로부터 보간 샘플값의 시간차를 나타내는 화살표에 의해 나타나고 있다.
보간에 대한 제1 충돌은 2개의 타이밍 에러 검출 값(tk)이 리얼 샘플링 구간(Tr) 내에서 얻어질 때에 발생할 수 있다. 이것은 샘플링 보간기(4)에 공급된 데이터 속도, 즉, 일반적으로 디지털화 속도에 따르는 데이터 속도가 보간 속도보다 크게 되도록 보장함으로써 방지될 수 있다. 만일 보간 샘플값(si2, sq2)이 2개의 상이한 타이밍 에러 정정값(tk, tk')에 할당된다면 제2 충돌이 발생할 수 있다. 실시예에서 보인 바와 같이, 이것은 순시간(ta)에서 발생할 수 있으며, 그 시간에 타이밍 에러 정정값(tk)이 샘플링 구간(Tr)의 중간값에 대략 동일하게 된다. 최종의 이러한 샘플링 순시간(ta)으로부터, 타이밍 에러 정정값(tk)은 더 떨어져 증가하도록 해서는 안되며 오직 인접한 리얼 샘플값에 관련되어야만 한다.
제2 충돌은 2개의 타이밍 에러 정정값(tk, tk')과 최소의 결정값과의 비교에 의해 방지될 수 있다. 하지만, 만일 보간 샘플값(si2, sq2)의 수가 리얼 샘플값(si1, sq1)의 수보다 크다면 양쪽 충돌은 그들 스스로 방지될 수 있는 데, 이는 스킵 또는 무시 명령이 타이밍 에러 검출기(3)의 어큐뮬레이터(37)로부터 오버플로우 신호(ov)에 의해 리얼 샘플값(si1, sq1)에 대하여 초기화될 수 있기 때문이다. 어큐뮬레이터(37)의 오버플로 신호(ov)는 도 10의 최종 라인으로 나타내었다. 각 어큐뮬레이터 구간(Takku') 후에, 다음의 리얼 샘플값(sc)은 스킵된다. 이러한 방법으로서, 단일 관련성은 계산된 타이밍 에러 정정값(tk)과 리얼 샘플값(si1, sq1) 사이에 달성된다.
본 발명의 전술한 함수와 추가의 전개는 모노리딕 집적 회로에 구현될 수 있음에 유의하여야 한다. 개별의 기능의 유닛이 온-칩 프로세서의 프로그램에 의해 또는 회로로서 구현되든지의 여부는 중요하지 않다. 전술한 본 발명에 의해 얻어진 계산 량은 매우 작기 때문에 기존의 프로세서에 쉽게 이용될 수 있다.
도 1은 본 발명에 따른 샘플링 제어 루프의 개략적인 블록 다이아그램.
도 2는 직교 신호 성분의 파형도.
도 3은 진폭-위상 다이아그램의 개략도.
도 4는 3개의 전송 함수를 보인 도면.
도 5는 직교 신호 성분의 개략적 파형도.
도 6은 타이밍 에러값의 선형 계산을 보인 도면.
도 7은 신뢰값에 대한 4개의 유효 상태를 개략적으로 보인 도면.
도 8은 신뢰값에 대한 4개의 다른 유효 상태를 개략적으로 보인 도면.
도 9는 타이밍 에러 정정 신호를 생성하기 위한 회로의 블록도.
도 10은 자유-실행 디지털화 클록 주파수에서의 타이밍 에러 정정 신호를 보인 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 샘플링 제어 루프
2 : 수신 회로
3 : 타이밍 에러 검출기
4 : 샘플링 보간기
5 : 직교 복조기
6 : 신호원
7 : 시스템 클록 발생기
8 : 로컬 오실레이터
9 : 나이퀴스트 수신 필터
10 : 기호 결정단
11 : 평가 장치
12 : 리절버
13 : 출력단
14 : 반송자 제어단

Claims (10)

  1. 현재 기호 샘플링 순시간(tr0 내지 tr3)이 나이퀴스트 기준에 의해 주어진 최적의 기호 샘플링 순시간(ts0 내지 ts3)과 상이한 각 타이밍 에러 값(td)을 결정하는 타이밍 에러 검출기(3)를 구비한 디지털 전송 신호(s) 수신 회로용 샘플링 제어 루프(1)에 있어서:
    상기 타이밍 에러 검출기(3)는 상기 수신 회로(2)의 신호(I, Q; Is, Qs; sb, sp; sr)로부터 신뢰값(v)을 결정하며 이 신뢰값(v)에 따라 샘플링 제어 루프(1)를 제어하도록 접속된 평가 장치(11)를 포함하는 것을 특징으로 하는 샘플링 제어 루프.
  2. 제1항에 있어서, 상기 수신 회로(2)는 리절버(resolver)(12)를 포함하며, 이 리절버(12)는 상기 수신 회로(2)의 직교 변조 신호(I, Q)를 극 좌표(b, Ψ)를 갖는 신호(sb, sp)로 변환하고 상기 신호(sb, sp) 중 적어도 한 신호를 상기 평가 장치(11)에 공급하는 것을 특징으로 하는 샘플링 제어 루프.
  3. 제1항 또는 제2항에 있어서, 상기 평가 장치(11)에서의 상기 신뢰값(v)은 적어도 하나의 임계값(k1 내지 k7)에 의해 결정되며, 각 규정값(Isoll , Qsoll ; bsoll, Ψsoll) 근방의 기본적 신호 범위들이 신뢰값(v)를 결정하기 위해 사용되는 것을 특징으로 하는 샘플링 제어 루프.
  4. 제1항 또는 제2항에 있어서, 상기 평가 장치(11)는 기억 장치(30) 내에 저장된 상기 수신 회로(2)의 신호 순서(I, Q ; Is, Qs ; sr)로부터 상기 신뢰값(v)을 결정하는 것을 특징으로 하는 샘플링 제어 루프.
  5. 제4항에 있어서, 상기 저장된 신호 순서(I, Q ; Is, Qs ; sr)는 추적 윈도우 간격(Ti)에 의해 정의되는 것을 특징으로 하는 샘플링 제어 루프.
  6. 제5항에 있어서, 상기 추적 윈도우 간격(Ti)은 적어도 4개의 기호(S0 내지 S3)의 시간 범위에 걸친 것을 특징으로 하는 샘플링 제어 루프.
  7. 제4항에 있어서, 상기 신뢰값(v)은 상기 타이밍 에러 값(td)이 상기 저장된 신호 순서(I, Q ; Is, Qs)의 부호 변화에 일시적으로 할당될 경우에만 상기 샘플링 루프(1)에 대하여 상기 타이밍 에러 값(td)을 릴리스(release)하는 것을 특징으로 하는 샘플링 제어 루프.
  8. 제7항에 있어서, 상기 신뢰값(v)은 상기 저장된 신호의 순서(I, Q , Is, Qs)의 신호 상태가 적어도 2개의 기호 샘플링 순시간들(tsO 내지 ts3)의 사이 또는 기준 신호 진폭(aO 내지 a3)을 선택하는 관련 현재 샘플링 순시간(instant)들(trO 내지 ts3)의 사이에 부호 변화가 없음을 나타낼 때에만 상기 샘플링 루프(1)에 대하여 상기 타이밍 에러 값(td)을 릴리스하는 것을 특징으로 하는 샘플링 제어 루프.
  9. 제1항 또는 제2항에 있어서, 상기 타이밍 에러 값(td)의 상기 샘플링 제어 루프(1)로의 전송은 상기 신뢰값(v)에 의존하는 차단 장치(35)에 의해 제어되는 것을 특징으로 하는 샘플링 제어 루프.
  10. 제1항 또는 제2항에 있어서, 상기 타이밍 에러 값(td)에 의존하는 타이밍 에러 정정값(tk)은 모듈로 함수에 대응하며, 상기 모듈로 함수의 범위는 실수의 샘플링 구간(tr)의 중간 정도의 포지티브 및 네가티브 방향으로 제한되어, 보간된 샘플값(sil, sq2)의 수와, 미리 설정된 시간 간격(Takku) 내의 계산된 타이밍 에러 검출 값(tk)의 수는 실수의 샘플간(sil, sql)의 수보다 작고, 적어도 하나의 실수의 샘플값(sil, sql)은 타이밍 에러 정정 동안 각 시간 간격(Takku)에서 스킵되는 것을 특징으로 하는 샘플링 제어 루프.
KR1019980039379A 1997-09-26 1998-09-23 디지털전송신호수신기용샘플링제어루프 KR100586279B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP97116754.9 1997-09-26
EP97116754A EP0912010B1 (de) 1997-09-26 1997-09-26 Abtastregelkreis für einen Empfänger von digital übertragenen Signalen

Publications (2)

Publication Number Publication Date
KR19990030056A KR19990030056A (ko) 1999-04-26
KR100586279B1 true KR100586279B1 (ko) 2006-10-11

Family

ID=8227398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039379A KR100586279B1 (ko) 1997-09-26 1998-09-23 디지털전송신호수신기용샘플링제어루프

Country Status (7)

Country Link
US (1) US6477215B1 (ko)
EP (1) EP0912010B1 (ko)
JP (1) JP4166342B2 (ko)
KR (1) KR100586279B1 (ko)
CN (1) CN1213903A (ko)
DE (1) DE59712990D1 (ko)
TW (1) TW413991B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7143013B2 (en) * 1999-11-04 2006-11-28 Verticalband, Limited Reliable symbols as a means of improving the performance of information transmission systems
US7085691B2 (en) * 1999-11-04 2006-08-01 Verticalband, Limited Reliable symbols as a means of improving the performance of information transmission systems
US7110923B2 (en) * 1999-11-04 2006-09-19 Verticalband, Limited Fast, blind equalization techniques using reliable symbols
US6917657B2 (en) 2001-03-20 2005-07-12 Cyntrust Communications, Inc. Reduced MIPS pulse shaping filter
DE50101709D1 (de) 2001-06-23 2004-04-22 Micronas Gmbh Verfahren zur Dekodierung von Biphase-Signalen
US7292655B2 (en) 2002-06-24 2007-11-06 Micronas Gmbh Apparatus and method and decoding biphase signals
KR100542039B1 (ko) * 2002-07-02 2006-01-10 삼성탈레스 주식회사 이동통신장치의 프레임동기신호 발생장치
KR100896994B1 (ko) * 2002-10-09 2009-05-14 엘지전자 주식회사 타이밍 락 디텍터를 이용한 ｑｐｓｋ 수신기
US7450655B2 (en) * 2003-07-22 2008-11-11 Intel Corporation Timing error detection for a digital receiver
JP2006166005A (ja) * 2004-12-07 2006-06-22 Furuno Electric Co Ltd 多値ｑａｍシンボルタイミング検出回路および多値ｑａｍ通信信号受信機
DE102008011845A1 (de) 2007-09-21 2009-04-02 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur Taktrückgewinnung
US8923137B2 (en) * 2012-02-06 2014-12-30 Qualcomm Incorporated System and method for information verification based on channel awareness
JP6341105B2 (ja) * 2015-01-26 2018-06-13 株式会社Ｊｖｃケンウッド Ｆｍ受信装置、ｆｍ受信方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0080332A2 (en) * 1981-11-19 1983-06-01 Novation Inc Timing error correction apparatus and method for QAM receivers
JPS63288532A (ja) * 1987-05-21 1988-11-25 Oki Electric Ind Co Ltd クロック再生装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4759036A (en) * 1987-03-02 1988-07-19 American Telephone And Telegraph Company Decision-directed control circuit
US4736386A (en) * 1987-04-06 1988-04-05 Rockwell International Corporation Carrier out-of-lock detector apparatus
EP0308520B1 (de) * 1987-08-26 1992-12-09 Deutsche ITT Industries GmbH Digitaler Demodulator
FR2621188B1 (fr) * 1987-09-25 1989-12-29 Labo Electronique Physique Circuit de recuperation de l'onde porteuse de systemes de transmissions numeriques
CA1288878C (en) * 1988-08-15 1991-09-10 John D. Mcnicol Timing and carrier recovery in tdma without preamable sequence
US4896334A (en) * 1988-10-24 1990-01-23 Northern Telecom Limited Method and apparatus for timing recovery
DE4308000B4 (de) * 1993-03-13 2006-11-30 Robert Bosch Gmbh Verfahren zur entscheidungsrückgekoppelten Taktableitung
IT1271527B (it) * 1993-10-14 1997-05-30 Sits Soc It Telecom Siemens Metodo di recupero del sincronismo di simbolo in ricevitori di segnali modulati digitalmente e circuito da esso derivato
US5671257A (en) * 1995-06-06 1997-09-23 Sicom, Inc. Symbol timing recovery based on complex sample magnitude
FR2736231A1 (fr) * 1995-06-28 1997-01-03 Trt Telecom Radio Electr Systeme de communication numerique comportant un recepteur dote d'un dispositif de recuperation de rythme

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0080332A2 (en) * 1981-11-19 1983-06-01 Novation Inc Timing error correction apparatus and method for QAM receivers
JPS63288532A (ja) * 1987-05-21 1988-11-25 Oki Electric Ind Co Ltd クロック再生装置

Also Published As

Publication number Publication date
JP4166342B2 (ja) 2008-10-15
JPH11163955A (ja) 1999-06-18
CN1213903A (zh) 1999-04-14
US6477215B1 (en) 2002-11-05
KR19990030056A (ko) 1999-04-26
TW413991B (en) 2000-12-01
EP0912010B1 (de) 2008-12-31
EP0912010A1 (de) 1999-04-28
DE59712990D1 (de) 2009-02-12

Similar Documents

Publication Publication Date Title
EP0296253B1 (en) Discrimination timing control circuit
KR100586279B1 (ko) 디지털전송신호수신기용샘플링제어루프
US5406587A (en) Error tracking loop
US6788749B2 (en) Erasure based instantaneous loop control in a data receiver
US6535549B1 (en) Method and apparatus for carrier phase tracking
US6546063B1 (en) Asynchronous clock for adaptive equalization
CA2065648A1 (en) Digital discriminator for pulse shaped pi/4 shifted differentially encoded quadrature phase shift keying
US6456831B1 (en) Amplitude change time activated phase locked controller in a selective call receiver
US7477707B2 (en) Computationally efficient demodulation for differential phase shift keying
US5519733A (en) Method and apparatus for recovering a qam carrier
US4528512A (en) Timing synchronizing circuit for demodulators
EP1102448A2 (en) Adaptive phase demodulation
US5862191A (en) Digital communications receiver that includes a timing recovery device
US6154510A (en) Symbol timing recovery based on adjusted, phase-selected magnitude values
JPH11298548A (ja) 位相誤差検出装置
US4794624A (en) Method for clock synchronization of a signal receiver
US6456671B1 (en) Decision feedback phase tracking demodulation
US6597725B1 (en) Carrier phase follower and frequency hopping receiver
US5949829A (en) Central error detecting circuit for FSK receiver
US7738599B2 (en) Method and circuit for generating an auxiliary symbol for adjusting a QAM demodulator
US7450655B2 (en) Timing error detection for a digital receiver
JPH0681162B2 (ja) デ−タ判定回路
JP3783853B2 (ja) Ｆｓｋ復調信号の中心レベル検出補正回路
US7133470B2 (en) Receiver with offset compensation
JP2861778B2 (ja) 復調装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120508

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130508

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee