JPS63288532A

JPS63288532A - クロック再生装置

Info

Publication number: JPS63288532A
Application number: JP62122654A
Authority: JP
Inventors: Shigeru Ono; 茂小野
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1987-05-21
Filing date: 1987-05-21
Publication date: 1988-11-25
Anticipated expiration: 2011-03-27
Also published as: JPH0831851B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ディジタル通信装置に用い、受信信号からデ
ータを識別するために必要なクロックを抽出・再生する
クロック再生方式に関するものである。

（従来の技術）従来のこの種の方式については、『電子通信学会技術研
究報告，ＣＳ８３−１６８Ｊに記載されている。

第２図は、従来のクロック再生方式の実施例を示す図で
ある。第２図において、１は入力端子、５は出力端子，
９は発振器、１１は信号処理回路、１２は識別回路、１
３はタイミング検出回路、１４は比較回路、１５はルー
プフィルタ、ｌ６は分周回路である。

入力端子１から入力された受信信号は、信号処理回路１
１において、帯域外雑音の除去，伝送路等化，送信側か
ら受信側への回シ込みエコーの除去等の処理が行われ、
信号対雑音比（以下、Ｓ／′Ｎと略す）が改善される。

そして、識別回路ｌ２において、データの識別が行われ
、最終的な受信データが出力端子５に得られる。この識
別回路１２におけるデータの識別を正しく行うために、
正しいクロックが必要になる。

信号処理回路ｌ１の出力信号は、タイミング検出回路１
３にも入力され、ここで、タイミング情報が抽出される
。そして、この抽出されたタイミング情報に合ったノク
ルス列が、゜タイミング検出回路１１から、出力される
。

第３図は、タイミング検出回路１３の構成例を示してい
る。第３図において、１７は入力端子、１８は全波整流
回路、１９はスライサ、２０はタンク回路、２１はリミ
ッタ、２２は出力端子である。信号処理回路１ｌの出力
信号は、入力端子１７から入力され、全波整流回路１８
において全波整流される．そしてスライサｌ９において
、雑音の影響を軽減するために、適当なレベルでスライ
スされ、タンク回路２０に供給される。タンク回路２０
は、極めて狭帯域のバンドＡ？スフィルタ（以下、ＢＰ
Ｆと略す）であシ、これにより、安定したほとんど単一
周波数の信号が取り出せる。この周波数は、クロックの
周波数に設定する。タンク回路２０の出力である安定し
た信号は、リミッタ２１において、適当なレベルに制限
され、ノＪ？ルス列を構成して、出力端子２２へ出力さ
れる。

タイミング検出回路１３からの出力パルス列は、比較回
路１４において、現時点のクロックと位相を比較し、ク
ロックの位相の方が進んでいるときには進み、遅れてい
るときには遅れの情報を有する信号が出力される。この
信号は、ループフィルタ１５において、雑音の影呑を軽
減する処理が行われ、分周比制御信号として、分周回路
１６へ供給される。この雑音の影響を軽減する処理とし
ては、進みあるいは遅れの情報が連続して予め決められ
た数だけ入力されたとき対応する分周比制御信号を出力
する処理、進みの情報と遅れの情報との差が予め定めら
れた数になったとき多い方に対応する分周比制御信号を
出力する処理、進みあるいは遅れの情報の数が予め決め
られた数にてなりたとき対応する分周比制御信号を出力
する処理等がある。分周回路１６では、発振器９からの
局部信号を、ループフィルタ１５からの分周比制御信号
により決められる分周比で分周し、クロックを再生する
。一般に、分周比は、クロックがタイミング検出回路１
３からのパルス列に対して進んでいるときには小さくシ
、遅れているときには大きくする。

（発明が解決しようとする問題点）しかしながら、第２図と第３図で説明した従来のクロッ
ク再生方式は、クロックのタイミングを抽出する信号が
アナログ信号でなければならず、最近回路の柔軟性や構
成の容易さから多く利用されつつあるディジタル信号処
理回路で構成した通信装置においては、タイミング位相
を直接的に抽出することが難しく、適用が難しいという
問題点があった。

そこで、この発明の目的は、直接タイミング位相を抽出
する必要がない、ディジタル信号処理型の通信装置に容
易に適用できるクロック再生方式を提供することにある
。

（問題点を解決するための手段）本発明は、前記問題点を解決するために、クロックの位
相の一致の状況を示す評価量を検出する第１の手段と、
この評価量を記憶する第２の手段と、現時点の前記の評
価量と前記筒２の手段により記憶されている１つ前の時
点の評価量とを比較し、現時点の評価量より１つ前の時
点の評価量の方がクロックの位相の良い一致を示すもの
であれば、分局比を切り替える指示を出す第３の手段と
、クロックよりも高い周波数で局部信号を発振する第４
の手段と、予め定められた２つの分周比を有し、前記の
第３の手段で得られる分周比を切り替える指示に基づい
てこの分周比を切り替え、前記の第４の手段で得られた
局部信号をその時点で選択されている分周比だけ分周す
る第５の手段とを用いてクロック再生を行うものである
。

（作用）本発明によれば、以上のよう（でシてクロック再生を行
うため、ディジタル信号処理型の通信装置にも容易に適
用できる。したがって、前記問題点を解決できるのであ
る。

（実施例）第１図は、本発明のクロック再生方式の実施例を示す図
である。第１図において、２はアナログ／ディジタル変
換器（以下、Ａ／Ｄ変換器と略す）、３は信号処理回路
、４は識別回路、６は評価量検出回路、２はメモリ、８
は比較回路、１０は分周回路である。また、第２図と同
一の要素には、同ｒの符号が付されている。

入力端子１から入力された受信信号は、Ａ／Ｄ変換器２
において、クロックに同期して標本化され、さらに量子
化されて、ディジタル信号に変換される。そして、信号
処理回路３において、帯域外雑音の除去、伝送路等化、
送信側から受信側への回り込みエコーの除去等の処理が
行われ、Ｓ／Ｎが改善される。但し、帯域外雑音の除去
等の信号処理回路３の作用の一部は、Ａ　／　Ｄ変換器
２の前において、アナログで処理されてもよい。そして
、識別回路４において、データの識別が行われ、最終的
な受信データが出力端子５に得られる。識別回路４への
信号はディジタル信号であるため、ここには、クロック
は必要なくなる。

信号処理回路３の出力信号は、評価量検出回路６にも入
力され、ここで、クロックの一致の状況を示す評価量が
検出される。評価量としては、直接的なタイミング位相
を用いることは難しいが、クロックの一致の状況を示す
間接的な量として、信号の振幅、アイ開口率、Ｓ／Ｎ、
誤シ率等が用いられる。信号の振幅は、特に擬似孤立ノ
母ターンによるトレーニングを行う場合に有効であシ、
ピーク時点を以てタイミング時点と考えることができる
ため、これが大きいほどクロックが良く合っていること
を示す。また、ｉ般にクロックが良く合っているほど性
能が良いため、アイ開口率とＳ／Ｎは大きいほど、誤シ
率は小さいほど、クロックが良く合っていることを示し
ている。

評価量検出回路６から出力された評価量は、メモリ２と
比較回路８へ入力される。メモリ７では、この評価量を
、最も新しく入力された１つだけ記憶する。そして、そ
の前の評価量は、比較回路８へ出力する。比較回路８で
は、評価量検出回路６からの現時点の評価量とメモリ７
からの１つ前の時点の評価量とを比較し、前者よ）も後
者の方がクロックが良く合っていることを示す評価量で
ありだときには、分周比を切り替える信号を分周回路１
０へ送る。分周回路１０は、２つの分周比を持つている
。これは、設定されているクロックの周波数に対応する
値より、僅かに大きいものと小さいものである。分周回
路１０では、発振器９からの局部信号を、現時点の分周
比で分周し、クロックとしてＡ／Ｄ変換器２へ供給する
。そして、比較回路８から分周比を切り替える信号が入
力されたときには、分周比を他方へ切り替える。

本発明のクロック再生方式は、評価量がクロックのずれ
に対して凸であることを前提にしている。

上記の評価量の例は、一般にこれを満たすと考えられる
。なお、初期状態においては、分周比を比較回路８の出
力に無関係に１回切り替える。

第４図は、本発明のクロック再生方式の実施例を示して
いる。２３はループフィルタであり、また、第１図、第
２図と同一の要素には、同一の符号が付されている。第
４図は、ループフィルタ２３の存在が、第１図と異なっ
ている。ループフィルタ２３は、雑音の影響を軽減する
ものである。

この雑音の影響を軽減する処理としては、分周比を切り
替える信号が連続して予め決められた数だけ入力された
ときに改めて分周比を切り替える信号を出す処理１分周
比を切り替える信号の発生の総数が予め定めた数を越え
たときに改めて分周比を切り替える信号を出す処理、分
周比を切り替える信号の発生の総数から発生しなかった
総数を引いた数が予め定めた数を越えたときに改めて分
周比を切り替える指示を出す出力する処理等がある。

（発明の効果）以上詳細に説明したように、本発明のクロック再生方式
では、クロックの一致の状況を示す評価量として、直接
的なりロックの位相ではなく、信号の振幅、アイ開口率
、Ｓ／Ｎ、誤り率等の間接的な量を用いることができる
ため、ディジタル信号処理型の通信装置に容易に適用す
ることができる。

【図面の簡単な説明】

第１図は本発明のクロック再生方式の実施例を示す図、
第２図は従来のクロック再生方式の実施例を示す図、第
３図は従来のタイミング検出回路の構成例を示す図、第
４図は本発明のクロック再生回路の実施例を示す図であ
る。１・・・入力端子、２・・・アナログ／ディジタル変換
器、３・・・信号処理回路、４・・・識別回路、５・・
・出力端子、６・・・評価量検出回路、７・・・メモリ
、８・・・比較回路、９・・・発振器、１０・・・分周
回路、１１・・・信号処理回路、１２・・・識別回路、
１３・・・タイミング検出回路、１４・・・比較回路、
１５・・・ループフィルタ、１６・・・分周回路、１７
・・・入力端子、１８・・・全波整流回路、１９・・・
スライサ、２０・・・タンク回路、２１・・・リミッタ
、２２・・・出力端子、２３・・・ループフィルタ。特許出願人　　沖電気工業株式会社本交萌のグロ、７りＪ４生力Ｎの突に僧１図第１図４先表の７０・、７再古力筬のＡ１１１１閉第２図

Claims

【特許請求の範囲】

（１）クロックの位相の一致の状況を示す評価量を検出
する第１の手段と、この評価量を記憶する第２の手段と、現時点の前記の評価量と前記第２の手段により記憶され
ている１つ前の時点の評価量とを比較し、現時点の評価
量より１つ前の時点の評価量の方がクロックの位相の良
い一致を示すものであれば、分周比を切り替える指示を
出す第３の手段と、クロックよりも高い周波数で局部信
号を発振する第４の手段と、予め定められた２つの分周比を有し、前記の第３の手段
で得られる分周比を切り替える指示に基づいてこの分周
比を切り替え、前記の第４の手段で得られた局部信号を
その時点で選択されている分周比だけ分周する第５の手
段とを有することを特徴とするクロック再生方式。
（２）クロックの位相の一致の状況を示す評価量を検出
する第１の手段と、この評価量を記憶する第２の手段と、現時点の前記の評価量と前記第２の手段により記憶され
ている１つ前の時点の評価量とを比較し、現時点の評価
量より１つ前の時点の評価量の方がクロックの位相の良
い一致を示すものであれば、分周比を切り替える指示を
出す第３の手段と、クロックよりも高い周波数で局部信
号を発振する第４の手段と、予め定められた２つの分周比を有し、前記の第３の手段
で得られる分周比を切り替える指示に基づいてこの分周
比を切り替え、前記の第４の手段で得られた局部信号を
その時点で選択されている分周比だけ分周する第５の手
段と第３の手段における分周比を切り替える指示が予め定め
た数だけ連続発生したこと、あるいは発生の総数が予め
定めた数を越えたこと、あるいは発生の総数から発生し
なかった総数を引いた数が予め定めた数を越えたことに
より、改めて分周比を切り替える指示を出す第６の手段
と、第６の手段におけるこの改めて分周比を切り替える指示
に基づいて、第５の手段における分周比の切り替えを行
うこととを特徴とするクロック再生方式。
（３）評価量として、信号の振幅を用いたことを特徴と
する前記特許請求の範囲第１項ならびに第２項記載のク
ロック再生方式。
（４）評価量として、アイ開口率を用いたことを特徴と
する前記特許請求の範囲第１項ならびに第２項記載のク
ロック再生方式。
（５）評価量として、誤り率を用いたことを特徴とする
前記特許請求の範囲第１項ならびに第２項記載のクロッ
ク再生方式。
（６）評価量として、信号対雑音比を用いたことを特徴
とする前記特許請求の範囲第１項ならびに第２項記載の
クロック再生方式。