CN1213903A - 用于数字发射信号接收机的抽样控制回路 - Google Patents

用于数字发射信号接收机的抽样控制回路 Download PDF

Info

Publication number
CN1213903A
CN1213903A CN98119590A CN98119590A CN1213903A CN 1213903 A CN1213903 A CN 1213903A CN 98119590 A CN98119590 A CN 98119590A CN 98119590 A CN98119590 A CN 98119590A CN 1213903 A CN1213903 A CN 1213903A
Authority
CN
China
Prior art keywords
numerical value
control loop
timing error
sampling
sampling control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98119590A
Other languages
English (en)
Inventor
米德雷·特梅里纳克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of CN1213903A publication Critical patent/CN1213903A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection

Abstract

为使各个符号(S0至S3)的抽样最佳化,一种用于接收数字发射信号(S)的电路(2)的抽样控制回路(1)连接到一个确定相应的定时误差数值(td)的定时误差检测器(3)。为了改善抽样控制回路(1)的控制作用,一个计算装置(11)根据接收电路(2)的信号(I,Q;Is,Qs;Sb,Sp;Sr)确定出一个可靠性数值(V)并根据可靠性数值(V)控制抽样控制回路(1)。

Description

用于数字发射信号接收机的抽样控制回路
本发明涉及一种用于数字发射信号(以正交调制的符号形式发射的信号)接收机的抽样控制回路。这种发射方法以下面的缩略符号而闻名：FSK(移频键控)，PSK(相移键控)，BPSK(二进制相移键控)，QPSK(四进制相移键控)以及QAM(正交调幅)。用于这些方法的接收机电路在这一技术中是知道的，并且通常在结构上都差不多。一个重要的组成部分是确保数字发射信号的信息在正确的时刻被抽样的模拟或数字抽样控制回路。这些信号的最佳抽样在时间上与所发射数据流的符号紧密相连并且与接收机端的处理是模拟式还是数字式开关。如果处理为数字式，则数字化速率当然必须至少和所发射符号的数据速率一样高。通常，数字化速率比这一数值高得多，例如至少高一个数量级，且数字化速率可以是自由振荡或者锁定到符号速率上的。
在Floyd M.Gardner的论文“一种用于抽样接收机的BPSK/QPSK定时误差检测器”(1986年5月出版的IEEE通信论文集卷COM-34,No.5，第423至429页)中，详细叙述了如何能根据相应的符号确定出定时误差来。为了消除这些定时误差，使用一种未曾详细叙述的抽样控制回路。这个控制回路包括一个定时误差检测器和一个输出反馈到抽样级的定时误差校正器。
WO96/11526披露了一种用于接收数字发射信号的电路的抽样控制回路，其中数字化借助两个模/数转换器发生在正交解调器之后。控制回路改变数字化时钟的频率和相位，从而把对符号的抽样时刻调节得最佳。
WO96/17549披露了一种用于接收数字发射信号的电路的抽样控制回路，其中数字化发生在正交解调之前。数字化速率与所接收符号的速率和相位无关。在本实施例中，通过一个数字内插电路(数字式再抽样器)形成对相应符号的最佳抽样时刻。
数字编码和通过符号发射的已知优点是只要在接收机端可靠地识别符号，发射路径和接收机不会增加任何附加的干扰或噪声。各个符号的可识别性会受到叠加的干扰和噪声信号损害，因为干扰和噪声信号可将原始的点状符号在向量图中的位置模糊成一块区域的相位和幅度分布。此外，如果对各个符号的抽样时刻与标称数值不同，则在不利的接收条件下，可靠的符号识别不再得到保障。
上述接收或计算数字发射信号的缺点涉及到对常规接收机电路不再值得接收的工作条件。从这一现有技术出发，本发明的目的是将接收电路做得对干扰的灵敏度更低些。
这个目的通过将接收电路的抽样控制回路与一个计算装置相耦合来达到，计算装置则根据可利用的信号对定时误差检测器测出的相应定时误差数值确定出一个可靠性数值，并根据所确定的可靠性数值影响抽样控制回路。
本发明的基本点是在出现严重的被干扰信号、抽样控制回路的跟踪由于不时地错误确定定时误差数值、极大地增加错误识别的符号的数目已经受到相当干扰的情况下进行识别。在出现严重的被干扰信号时，抽样控制回路会响应得过分灵敏或者甚至朝错误的方向响应。引入可靠性数值使得能够根据相应的信号状态适当地控制抽样控制回路。为了达到这一点，在小的可靠性数值时，抽样控制回路被做得整个地灵敏度较低或者对给定的频率分量的灵敏度较低，或者以适当的方法修改控制时间常数。这样，错误确定的定时误差数值虽不被抑制，但在一个时间上平均，其作用就降低了。
特别有效的是例如借助衰减或闭锁的非线性处理，其中估计可能错误确定的定时误差数值对抽样控制回路的影响很轻微或者没有影响。这就解决了在单个的基础上处理定时误差数值，，处理视相应的可靠性数值而定。这种单个衰减、加权或闭锁所具有的优点是以单脉冲或脉冲串的形式出现的干扰不会影响控制之下的条件。在正常的接收条件下，无论是抽样控制回路的控制斜率还是控制速率均不因这些措施而改变。
为了确定出可靠性数值，计算出由干扰产生的特征信号变化。如上所述，符号在向量图中的位置在相位方向和幅度方向两个方向伸展。所测得的相位和幅度误差数值可以表示相应的可靠性的一个测度。误差数值越小，可靠性越大，所确定的定时误差数值不正确的概率越小。
类似地，可靠性可以根据正交信号分量以及它们与标称数值的偏差确定。为了改善存在不良品质信号情形下的接收条件，通过例如预置用于被测误差数值的阈值，相对粗略地确定出可靠性数值就足够了。
当然，使用复杂得多的线路或者以另一种方式例如通过计算已解调的或仍待解调的信号中与干扰有关的变化来形成可靠性数值也是可能的。借助滤波器电路，可以把确定限制在很大程度上与调制无关的频率范围。可靠性数值也可以根据以某种形式或其他形式转换或变换了的信号确定。这可以例如说通过将接收电路的正交调制信号转换为具有极坐标的信号然后再根据幅度和相位分开计算的解算器做到。通过相应的误差数值，可靠性数值也可以被确定为一个加权因子。加权可以用有关阈值分成各个等级。在极限的情形，可靠的范围可以用一个单一阈值或者用一个阈值窗口确定。这相当于一个数字的是/非可靠性数值。
如果按照Nyquist判据(通常都是这种情形)发射各个符号或它们的相关同相和正交分量(下文也称作“I”分量和“Q”分量)，确定可靠性数值就变得特别简单。每个要被发射的符号或比特都具有一个传递函数，传递函数在相应的抽样时刻具有一个正或负的信号数值，并在符号周期的所有其他整倍数处具有信号数值“零”。中间时间范围内的信号状态虽异于零，但其包络线在仅有几个符号周期的区间内尽可能快地趋向于零。借助这一规则，只要抽样准确发生在预定的符号抽样时刻，符号间的干扰就可避免。利用定时误差检测器来确定出当前符号抽样时刻与最佳符号抽样时刻之间的时间差。
使用Nyquist判据确定可靠性数值是以传递函数的时间特性为基础的。仅是那些与相应的I或Q分量的正负号变化有关的定时误差数值才允许用于抽样控制回路。定时误差数值可以合乎理性地仅根据正负号变化的样本数值与时间无关的信号变化来确定。于是，基于仅由干扰信号而不是由真正的正负号变化引起的信号差的视在定时误差数值被抑制掉。用于确定抽样出来的I或Q分量的正负号变化的一种简单电路由一个“异或”门构成，其第一和第二输入端被分别直接馈以正负号位和延迟一个符号周期的正负号位。
通过在一个存储装置中存储包含有正交信号成分或识别出的符号成分或者接收电路的其他信号的一个信号序列可获得可靠性数值生成方法的进一步改进。由于所存储的模拟或数字信号序列(其范围用一个跟踪窗口区间界定)覆盖一个主要的信号范围，因而可以进行更仔细的分析来确定可靠性数值。
如果跟踪窗口区间扩展到至少四个接连的符号或者有关实际样本数值的时间范围，则可以通过一种简单的逻辑运算确定出一个很有效的可靠性数值。逻辑运算意味着只有当定时误差数值在时间上与所存储信号序列的正负号相关时，才认为可靠性数值是足够的。在数字化样本的情形，为了检出正负号变化，只需检查符号位。通过只计算正负号变化，就已经能够发现抽样控制回路的机能中的某种改善。
用于可靠性数值的其他判据涉及确定一个基准信号幅度。后者起到一个在正负号变化范围内用于信号数值的基准量的作用。相应的定时误差数值可以通过与基准信号幅度的比较根据与时间无关的信号数值的变化来确定，在最简单的情形则通过使用简单线性关系近似的方法确定。但是，如此确定的定时误差数值只是在所存储的信号序列至少在起着确定基准信号幅值作用的两个抽样时刻逻辑稳定时才被认为是可靠的，借助设想的线性近似法，用于基准信号幅值的样本数值是在正负号变化之前还是在变化之后都没有关系。这只对选择和数学组合相应的样本数值有一点影响。
如果可靠性数值对应于具有一个数值的数字信号，则借助一个受可靠性数值控制的逻辑阻塞器件例如借助一个门电路禁止向抽样控制回路传递时间误差数值。根据所存储的信号序列形成可靠性数值的方法可以很容易地与模拟抽样控制回路结合起来。
通过采取适当措施，将用于抽样内插器的定时误差校正数值在正负两个方向限制在二分之一个抽样周期之内。如果定时误差校正数值超过这个极限，定时误差校正将涉及邻近的更靠近的样本数值，同时改变定时误差校正数值的正负号。在一种全数字设备中，抽样周期与通过数字化确定出的实际样本数值有关系。为了在一个实际抽样区间上不出现会在所算出的定时误差校正数值和实际样本数值之间的单一联系中产生冲突的两个内插样本数值，最好是通过数字化确定的实际样本数值的数目选择得大于内插样本数值的数目。那样的话，每当定时误差校正数值变得大于二分之一个抽样周期时，就跳过一个实际样本数值。像在模余函数的情形一样，定时误差校正数值变为一个负值，然后再连续不断地接近于正极限值。这就在算出的定时误差校正数值和实际样本数值之间建立一种单一的联系。数字化速率和内插速率之间的差值必须大于发射机端和接收机端一切最坏情况的符号与时钟频率容差。
现在将参照附图非常详细地说明本发明及其更进一步的优点方面，在附图中：
图1是根据本发明的抽样控制回路的原理方框图；
图2示出正交信号分量的波形；
图3是一个振幅相位示意图；
图4示出三个传递函数；
图5示出正交信号分量的示意波形；
图6示出定时误差数值的一种线性计算方法；
图7大略示出用于可靠性数值的四种有效状态；
图8大略示出用于可靠性数值的另外四种有效状态；
图9是用于形成一个定时误差校正信号的电路方框图；以及
图10示出一个自由振荡数字化时钟频率的定时误差校正信号。
作为本发明的一个实施例，图1示出一个抽样控制回路1被合并在用于接收数字发射信号S的电路2中。定时误差检测器3根据接收电路的信号，特别是根据正交信号分量I,Q形成一个定时误差数值td，借助滤波器由td导出一个定时误差校正数值tk来控制插在接收电路2的信号通路中的抽样内插器4。抽样内插器被馈以一对来自正交解调器5的正交信号分量Si1,Sq1，正交解调器5则是将正交调制的输入信号Sr转换为基带或者一个低频率。在图1的接收电路2的实施例中，加到正交解调器5的信号Sr是一个在前面的信号源6中根据内部或外接系统时钟发生器7提供的系统时钟Cl数字化了的数字化信号。信号源6可以是一个经由天线接收数字式调制信号S的调谐器，但也可以是一个存储装置或有线台站或者是它适宜配用的任何其他装置。在图1的接收电路2的数字设施中，抽样内插器4的正交混频和内插也受系统时钟Cl的控制。对于数字正交混频，本地振荡器8向正交解调器5供给数值相当于余弦信号COS和正弦信号Sin的数字信号。
抽样内插器4提供一对内插的正交信号分量Si2,Sq2馈到Nyquist接收滤波器9。这个滤波器9与发射机端的Nyquist滤波器(未示出)相配合并确定出上面提到的传递函数(也可参见图4)。通常，Nyquist接收滤波器9后面跟一个其中处理速率尽可能降低最好降低到符号速率的十中抽一采样级9.1。Nyquist接收滤波器9或者其后面的十中抽一采样级9.1的输出因而也是一对正交信号分量I,Q，馈给符号判决级10，定时误差检测器3、以及一个根据这些正交信号分量和/或另外的信号确定出可靠性数值V的计算装置11。
在图1的实施例中，正交信号分量I,Q还加到解算器12将它们转换为一对具有极坐标b,φ的信号分量Sb,Sp，并且至少将这些信号Sb,Sp中的一个馈给计算装置11。在计算这些信号I,Q,Sb,Sp以形成可靠性数值V期间，正负号和幅值都很重要，因为对相应的标称值的可允许偏差可以简单地通过预置开关阈值k1至k7随后确定出来。
如果在计算装置11中使用符号分量即符号判决级10的输出信号Qs,Is，则可靠性数值V的确定甚至会更简单些。这些信号仅含有相应的正交信号分量I,Q的正负号。在QPSK调制的情形，每一对符号分量Is,Qs定义四种不同符号当中的一种。将各个符号分离成一种输出数据流dat(就用它重建原始数字信号S)发生在输出级13中。符号分量Is,Qs实际上被规定为最佳符号抽样时刻tso，等等。
符号分量Is,Qs在计算装置11中仅通过所存储的正负号序列计算。和在其他信号的情形一样，通过幅值计算是不必要的。当然，可靠性数值V也可以通过将所有这些方法(其中每一计算方法至少确定出一个足够的可靠性数值V)组合起来形成。如果有一个可靠性数值不够，所测得的定时误差td就是有问题的，不应当馈入到抽样控制回路1中。
为了完备性起见，用于在正交解调器5中校正载波频率的反馈通路也在接收电路2中表示出来了。它包含有一个或者用正交信号分量I,Q，或者用解算器12的输出信号Sb,Sp馈给的载波控制级14。来自载波控制级14的振荡器控制信号OK控制本地振荡器8的频率，在本实施例中，本地振荡器8是一种输出信号Cos,Sin可以通过一个存储表形成的数字式振荡器。
作为例子，图2示出正负号变化范围的同相分量I或正交分量Q波形。有关数字样本数值用虚线和小圆圈表示，但这也可以是接收电路2的其他样本数值Sr。由于噪声和干扰作用，正交信号分量I,Q会偏离正或负的标称数值。定义可靠性数值的可靠信号范围分别通过阈值k1,k2,k3和k4限制。小的正交信号分量I,Q特别关键，以致内阈值k2,k3非常重要，而外阈值k1,k4则甚至可以略去不管。当正交信号分量I,Q通过解算器12变换为极坐标b,φ时，相应的信号数值是一个绝对值Sb和一个相位值Sp。噪声或干扰成分越大，对所要求的绝对值bsoll和所要求的相位值φsoll的偏差越大。通过预置阈值k6,k7和k5，可用一种简单的方法将可靠范围与不可靠范围分离开以确定出可靠性数值V。
当然，对图2和3中控制是/否决策的诸阈值可以补充更多的阈值，以便能够使用不同的可靠性等级，并且允许对相应的可靠性数值加权。
图4示出用于三个接连符号S2,S3,S4的正交信号分量I,Q之一的理论传递函数h(t)。第一个传递函数h2属于符号S2，表示在符号抽样时刻ts2处的逻辑0状态。符号S3的传递函数h3示出在符号抽样时刻ts3处的逻辑1状态。在符号抽样时刻ts4，第四个符号S4的传递函数h4也示出逻辑1状态。各传递函数h2至h4均满足Nyquist判据，在各个符号抽样时刻ts1至ts6允许分别被赋予逻辑1和0状态的归一化信号数值+1和-1仅适用一个单个传递函数h(t)。所有其他的传递函数h(t)在符号抽样时刻均通过信号数值0。在符号抽样时刻ts1至ts6之间，所有的传递函数h(t)均影响信号，但这种影响的数值随着对有关符号抽样时刻的距离的不断增加而降低。
由图4显然看出，相应符号上的信息仅在符号抽样时刻计算才能不受相邻符号的干扰。当前符号抽样时刻离开相邻的两个最佳抽样时刻越远，符号间的干扰越大。应当指出，可以把“当前符号抽样时刻”理解为实际抽样和内插抽样两者。在内插抽样的情形，样本数值仅表示一个由邻近的实际样本数值Si1和Sq1算出的一个数量。
为了由1分量和/或Q分量确定出定时误差数值td，以容易计算的近似函数代替图4所示的传递函数h(t)。例如说，相应于传递函数h3的近似函数为函数h3’，它在符号抽样时刻ts2和ts4之间线性上升至数值+1，然后再线性下降。在这个时间范围之外，以及在符号抽样时刻之间传递函数h3’处处都具有数值0。对于所发射的逻辑0状态，则使用负向近似函数，可比较传递函数h2参阅传递函数h2’的轨迹。在符号抽样时刻ts1至ts3之外，近似函数h2’也具有数值0。在符号抽样点ts2，则得到归一化的信号电平-1。
如果各个正交分量I,Q均由这种近似函数组成，计算定时误差数值td就变得更简单些。这由图5和6中的例子说明。这些图示出正交信号分量I,Q之一从对应于逻辑0状态的负信号电平-am过渡到对应于逻辑1状态的正信号电平+am时的近似变化。符号S0至S3的最佳信号状态应当在抽样时刻ts0至ts3抽样。如果当前抽样与最佳符号抽样时刻不一致，则在当前符号抽样时刻落在状态变化范围内的情形下所测出的信号幅度a0至a3将与最大数值am不同。当前符号抽样时刻在图5中以tr0,tr1和tr2表示。在与图5相似的图6中，为清晰起见，略去抽样时刻的表示符号。
在图5中，时间轴才指向右方。当前的或实际的符号抽样时刻tr0至tr2相对于最佳符号抽样时刻ts0至ts3向右方即朝较大的时间值移动。因此，定时误差数值为正值。如果信号状态在两个符号抽样时刻ts2和ts3之间没有变化，则在该两个时刻之间抽样的信号幅度a2根本不会变化。因此这样一个信号幅度a2可以充当标称幅度+am或-am的基准值。通过传递函数h(t)的分段线性化，定时误差数值td可以根据所测出的信号幅度a1与基准信号幅度a2相比较以及已知的符号周期Ts确定出来。下面的线性关系成立：
a1=a2-2×a2×td/Ts=am×(-1+2xtd/Ts)    (1)
对两个相等的信号幅度a0,a1的比较提供不了有关定时误差数值td的任何信息，因为两个信号幅度都具有一个正负号变化。于是，只有根据比较信号幅度a2和a1确定出的定时误差数值才是可靠的。但是，这些都与符号S1,S2,S3的状态相联系，而符号S0的状态则没有多大意义。
图6示出一个可比较的信号变化，但是有关的定时误差数值td为负值。因为当前的抽样时刻tr0至tr3朝负方向移动，关于最大信号幅度+am的提法仅当信号幅度a1在最佳抽样时刻ts0和ts1之间因而在实际抽样时刻tr0和tr1之间逻辑稳定的情形才有可能。因此，当检查信号幅值是否适合于用作基准值时，在信号幅值a0和a1之间必须不出现正负号变化，而幅度差则忽略不计。于是定时误差数值td可以根据测得的信号幅度a1,a2以及信号抽样周期Ts用下面的方程算出：
a2=-a1+2×a1×td/Ts=am(-1+2×td/Ts)    (2)
由图6可以看出，对于负的定时误差数值td，必须存储和计算在符号抽样时刻ts0,ts1和ts2的信号波形，而符号抽样时刻ts3的状态则是任意的。因此，在存储器电路中存储四个相邻符号分量Is和/或Qs，并根据定时误差数值的正负号使用前三个或后三个存储状态进行计算是合适的。如果所存储的信号序列与所确定的定时误差数值相适应，则测量就是可靠的；在所有其他情形，都是靠不住的。这一情形下的可靠性数值V就是一个简单的是/非信号。
解两个方程(1)和(2)可以很容易地求出td。相应的计算可用单片计算电路或者通过子程序很容易地实现。两个方程的计算和逻辑检查四种存储状态必须并行进行会稍微有点干扰。但是，通过使用所测出信号幅度a2的正负号函数Sign(a2)，可以将两个不同的方程变换为一个单一的方程(3)：
f(td)=Sign(a2)×(a1+a2)         (3)
=+1×(-am+am×(-1+2×td/Ts))    (4)
=2×am×td/Ts                   (5)
解方程(5)求td就产生出用于定时误差数值td的正确结果。
应当指出，方程(1)和(2)的右侧各自都包括因子“am”并且恒等，因子“am”对应于基准信号幅度的无正负号数值。不管这个无正负号的数值“am”是在正负号变化之前还是在变化之后抽样，对于计算最终定时误差数值td都不重要。如果必要，用于根据两个测得信号幅值a1,a2确定定时误差数值td的方程都必须适用。在任何情形下，必须保证有关符号分量Is,Qs在确定相应的基准信号幅度a0,a1,a2或a3的范围内逻辑稳定，如图7和8所示。
图7大略示出一个在方程(3)中可以用一种简单的方法组合一个有效可靠性数值V的四种状态。在符号抽样时刻ts0至ts3或者有关的抽样时刻tr0至tr3，示出了相应符号分量Is或Qs的逻辑0和1状态。符号“X”表示有关的逻辑状态没有意义；不参与逻辑计算。
首先建立具有不同正负号的相邻信号幅度a1和a2的计算电路并根据信号差确定出初步的定时误差数值。这个数值是否可靠依赖于假设的基准信号幅度(即两个数值中较大的一个)是否实际上就是这样一个幅度。这只能通过将正负号与相邻的当前样本数值a0或a3相比较来确定。在这个确定期间必须不出现正负号变化。因为那样的话符号分量Is,Qs的逻辑状态在这一范围内肯定不稳定。
在图7和8的概略表示中，用弯箭头指出两个样本数值a1,a2的哪一个是与时间有关的，哪一个是基准信号幅值。箭头指向基准信号幅度，即指向较大的数值，箭尾指向依赖于定时误差数值td的信号幅度。
在图8的例子中，正负号的变化在任何情形都发生在样本数值a1和a2之间。但是，有可能这两个样本数值的任何一个都不适合用作基准幅值，因为两个样本数值a1和a2各自具有一个符号分量Is,Qs的状态变化。这在图8的例子中用信号波形(参阅虚线)和带圆括号的符号分量(0)或(1)表示。尽管如此，只要邻域的逻辑稳定数值可用作基准信号幅值，还是能够确定出有效的定时误差数值来。这就是图8所示四种不同符号序列的情形。选用位于逻辑稳定状态之间的样本数值a0或a3作基准信号幅值，以使它不依赖于定时误差数值td。在图8给出的四个例子中，弯箭头的头部表示相应的基准信号幅值a0或a3。
有16种可能的组合对应于四种存储符号状态Is,Qs。其中的四种被认为是可靠的，如图7所示。另外包括上图8的组合就增加了可能组合的数目(尽管可能会与图7给出的组合重叠)。
图9示出根据方程(3)的计算电路20的一个实施例的方框图，作为与计算装置11连接的定时误差检测器3的一部分。计算装置11接收所检出的符号分量Is,Qs。计算电路20接收相应的正交信号分量I,Q作为信号幅值a0至a3。计算电路20的输入级是一个符号延迟级21，它接收最新的信号幅值a3。其输出端输出信号幅值a2提供给第二符号延迟器件22和加法器23的第一输入端。延迟器件22的输出端提供信号幅值a1供应到加法器23的第二输入端。正负号信号Sign(a2)从符号延迟级21的输出端接出来并馈到乘法器24的第一输入端。第二输入端由加法器23的输出馈给。乘法器24的输出端输出根据方程(5)的定时误差数值td乘以比例尺因子Ts/(2×am)。如果将计算电路20复制，则定时误差数值可以由两个正交信号分量I,Q算出。因此，可靠性数值V也必需由两个符号分量Is,Qs形成。借助这一措施，有效时间误差数值的数字几乎增加一倍，从而使抽样控制回路1的控制变得更平滑。
在最简单的情形，计算装置11包括一个使对应于符号S0至S3的四个接连的符号分量Is或Qs同时可用的存储器件30。这个存储器可借助三个串联连接的符号延迟器件31,32,33获得。存储器件30的四个抽头连接到逻辑级34，后者通过使用定时误差数值td的正负号执行根据图7的检查。逻辑级34的输出就是控制阻塞器件35的可靠性数值V，在所示的例子中阻塞器件35是一个用于时间误差数值td和可靠性数值V的“与”门。乘法器36将阻塞器件35的输出乘以一个作为回路增益系数预置并且可通过控制机构(未示出)调节的数字数值P。这个乘法器36的输出馈给一个充当控制回路中用于定时误差数值td的积分器的累加器37。累加器的输出提供一个定时误差校正数值tk馈给抽样内插器4作为控制数值。累加器37的溢出信号OV用于使抽样内插器4在累加器37中出现溢出时跳过一个实际样本数值Si1,Sq1。这种跳越借助图10来说明。
图10以简略时间图的形式示出正交解调器5之后的实际样本数值Si1,Sq1。抽样内插器4的输出端的相应内插样本数值Si2,Sq2示于实际样本数值的下面。实际抽样时刻与内插时刻互相滑移错过。相应的定时误差校正数值tk用一个指示从实际样本数值至内插样本数值的时间差的箭头示出。当在一个实际抽样周期Tr内得出两个定时误差校正数值tk时会发生第一种内插冲突。这一点可以通过确保加到抽样内插器4上的数据速率(通常由数字化速率得出)大于内插速率来防止。当内插样本数值Si2,Sq2具有两个不同的定时误差校正数值tk和tk’时，会出现第二种冲突。在所示例子中，这可能出现在时刻ta，这时定时误差校正数值tk近似等于抽样周期Tr的一半数值。从最后的这个抽样时刻ta起，应当不允许定时误差校正数值再有任何进一步的增加，而应当与相邻的实际样本数值建立联系。
第二种冲突可以通过将两个定时误差校正数值tk,tk’相比较并借助最小决策来防止。但是，如果内插样本数值Si2,Sq2的数目大于实际样本数值Si1,Sq1的数目，则由于可以通过定时误差检测器3中累加器37的溢出信号起动用于实际样本数值Si1,Sq1的跳越或不管指令，两种冲突都将自行解决。累加器37的溢出信号OV示于图10的最下一条直线上。在每个累加周期Takku之后，下一个实际样本数值SC被跳过。用这一办法，就得到所算出的定时误差校正数值tk和实际样本数值Si1,Sq1之间的单一联系。
应当指出，上面叙述的本发明功能及其进一步的开发可以借助一个单片集成电路实现。各个功能单元是以电路的形式还是通过单片微处理器中的程序实现都没有关系。所述发明需要的计算量很小，以致可以很容易地使用一种现有的处理器。

Claims (10)

1．一种用于接收数字发射信号(S)的接收电路(2)的抽样控制回路(1)，包括一个用于确定出相应的定时误差数值(td)-当前符号抽样时刻(tr1至tr3)与Nyquist判据给出的最佳符号抽样时刻(ts0至ts3)就相差这一数值(td)-的定时误差检测器(3)，其特征在于定时误差检测器(3)有一个与之耦合的计算装置(11)根据接收电路(2)的信号(I,Q；Is,Qs；Sb,Sp；Sr)确定出一个可靠性数值(V)并根据可靠性数值(V)控制抽样控制回路(1)。
2．根据权利要求1的抽样控制回路(1)，其特征在于接收电路(2)包括一个解算器(12)将接收电路(2)的正交调制信号(I,Q)转换为具有极坐标(b,φ)的信号(Sb,Sp)并至少将这些信号(Sb,Sp)之一馈送给计算装置(11)。
3．根据权利要求1或2的抽样控制回路(1)，其特征在于在计算装置(11)中，可靠性数值(V)通过至少一个阈值(k1至k7)确定并且靠近相应标称值(Isoll,Qsoll,bsoll,φsoll)的基本信号范围被用来确定可靠性数值(V)。
4．根据权利要求1至3任一条的抽样控制回路(1)，其特征在于计算装置(11)根据存储在存储装置(30)中的接收电路(2)的一个信号序列(I,Q；Is,Qs；Sr)确定出可靠性数值(V)。
5．根据权利要求4的抽样控制回路(1)，其特征在于所存储的信号序列(I,Q；Is,Qs；Sr)通过一个跟踪窗口区间Ti界定。
6．根据权利要求5的抽样控制回路(1)，其特征在于跟踪窗口区间(Ti)延伸至少四个符号(S0至S3)的时间范围。
7．根据权利要求3至6任一条的抽样控制回路(1)，其特征在于可靠性数值(V)仅在定时误差数值(td)在时间上具有所存储的信号序列(I,Q；Is,Qs)的一个正负号变化时才对抽样控制回路(1)释放定时误差数值(td)。
8．根据权利要求7的抽样控制回路(1)，其特征在于可靠性数值(V)仅在所存储的信号序列(I,Q；Is,Qs)的信号状态显示出在充当选择基准信号幅值(a0至a3)的至少两个符号抽样时刻(ts0至ts3)或有关的当前抽样时刻(tr0至tr3)之间没有正负号变化时才为抽样控制回路(1)释放定时误差数值(td)。
9．根据权利要求1至8任一条的抽样控制回路(1)，其特征在于将定时误差数值(td)向抽样控制回路(1)的传递借助一个视可靠性数值(V)而定的阻塞器件(35)来控制。
10．根据权利要求1至9任一条的抽样控制回路(1)，其特征在于视定时误差数值(td)而定的定时误差校正数值(tk)对应于一个其范围在正负方向都被限制在实际抽样周期(Tr)的一半以内的模余函数，内插样本数值(Si2,Sq2)的数目因而所算出的定时误差校正数值(tk)的数目在一个预定的时间区同(Takku)内小于实际样本数值(si1,sq1)的数目，并且定时误差校正期间在每个时间区间(Takku)内至少有一个实际样本数值(Si1,Sq1)被跳过。
CN98119590A 1997-09-26 1998-09-25 用于数字发射信号接收机的抽样控制回路 Pending CN1213903A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP97116754.9 1997-09-26
EP97116754A EP0912010B1 (de) 1997-09-26 1997-09-26 Abtastregelkreis für einen Empfänger von digital übertragenen Signalen

Publications (1)

Publication Number Publication Date
CN1213903A true CN1213903A (zh) 1999-04-14

Family

ID=8227398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98119590A Pending CN1213903A (zh) 1997-09-26 1998-09-25 用于数字发射信号接收机的抽样控制回路

Country Status (7)

Country Link
US (1) US6477215B1 (zh)
EP (1) EP0912010B1 (zh)
JP (1) JP4166342B2 (zh)
KR (1) KR100586279B1 (zh)
CN (1) CN1213903A (zh)
DE (1) DE59712990D1 (zh)
TW (1) TW413991B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104094545A (zh) * 2012-02-06 2014-10-08 高通股份有限公司 用于基于信道知晓的信息验证的系统和方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085691B2 (en) * 1999-11-04 2006-08-01 Verticalband, Limited Reliable symbols as a means of improving the performance of information transmission systems
US7110923B2 (en) * 1999-11-04 2006-09-19 Verticalband, Limited Fast, blind equalization techniques using reliable symbols
US7143013B2 (en) * 1999-11-04 2006-11-28 Verticalband, Limited Reliable symbols as a means of improving the performance of information transmission systems
US6917657B2 (en) 2001-03-20 2005-07-12 Cyntrust Communications, Inc. Reduced MIPS pulse shaping filter
EP1271869B1 (de) * 2001-06-23 2004-03-17 Micronas GmbH Verfahren zur Dekodierung von Biphase-Signalen
US7292655B2 (en) 2002-06-24 2007-11-06 Micronas Gmbh Apparatus and method and decoding biphase signals
KR100542039B1 (ko) * 2002-07-02 2006-01-10 삼성탈레스 주식회사 이동통신장치의 프레임동기신호 발생장치
KR100896994B1 (ko) * 2002-10-09 2009-05-14 엘지전자 주식회사 타이밍 락 디텍터를 이용한 ｑｐｓｋ 수신기
US7450655B2 (en) * 2003-07-22 2008-11-11 Intel Corporation Timing error detection for a digital receiver
JP2006166005A (ja) * 2004-12-07 2006-06-22 Furuno Electric Co Ltd 多値ｑａｍシンボルタイミング検出回路および多値ｑａｍ通信信号受信機
DE102008011845A1 (de) 2007-09-21 2009-04-02 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Vorrichtung zur Taktrückgewinnung
JP6341105B2 (ja) * 2015-01-26 2018-06-13 株式会社Ｊｖｃケンウッド Ｆｍ受信装置、ｆｍ受信方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455663A (en) * 1981-11-19 1984-06-19 Novation, Inc. Full duplex modems and synchronizing methods and apparatus therefor
US4759036A (en) * 1987-03-02 1988-07-19 American Telephone And Telegraph Company Decision-directed control circuit
US4736386A (en) * 1987-04-06 1988-04-05 Rockwell International Corporation Carrier out-of-lock detector apparatus
JPH0831851B2 (ja) * 1987-05-21 1996-03-27 沖電気工業株式会社 クロック再生装置
DE3783037D1 (de) * 1987-08-26 1993-01-21 Itt Ind Gmbh Deutsche Digitaler demodulator.
FR2621188B1 (fr) * 1987-09-25 1989-12-29 Labo Electronique Physique Circuit de recuperation de l'onde porteuse de systemes de transmissions numeriques
CA1288878C (en) * 1988-08-15 1991-09-10 John D. Mcnicol Timing and carrier recovery in tdma without preamable sequence
US4896334A (en) * 1988-10-24 1990-01-23 Northern Telecom Limited Method and apparatus for timing recovery
DE4308000B4 (de) * 1993-03-13 2006-11-30 Robert Bosch Gmbh Verfahren zur entscheidungsrückgekoppelten Taktableitung
IT1271527B (it) * 1993-10-14 1997-05-30 Sits Soc It Telecom Siemens Metodo di recupero del sincronismo di simbolo in ricevitori di segnali modulati digitalmente e circuito da esso derivato
US5671257A (en) * 1995-06-06 1997-09-23 Sicom, Inc. Symbol timing recovery based on complex sample magnitude
FR2736231A1 (fr) * 1995-06-28 1997-01-03 Trt Telecom Radio Electr Systeme de communication numerique comportant un recepteur dote d'un dispositif de recuperation de rythme

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104094545A (zh) * 2012-02-06 2014-10-08 高通股份有限公司 用于基于信道知晓的信息验证的系统和方法
CN104094545B (zh) * 2012-02-06 2017-12-08 高通股份有限公司 用于基于信道知晓的信息验证的系统和方法

Also Published As

Publication number Publication date
EP0912010A1 (de) 1999-04-28
JPH11163955A (ja) 1999-06-18
JP4166342B2 (ja) 2008-10-15
DE59712990D1 (de) 2009-02-12
US6477215B1 (en) 2002-11-05
TW413991B (en) 2000-12-01
KR19990030056A (ko) 1999-04-26
KR100586279B1 (ko) 2006-10-11
EP0912010B1 (de) 2008-12-31

Similar Documents

Publication Publication Date Title
EP0296253B1 (en) Discrimination timing control circuit
CN1213903A (zh) 用于数字发射信号接收机的抽样控制回路
CA1223956A (en) Digital demodulator of the didon t.m. system
EP0249931B1 (en) Decision timing control circuit
EP0125805B1 (en) Bit error detection circuit for psk-modulated carrier wave
US4393499A (en) Adaptive signal quality measurement circuit for PSK and FSK demodulators
US5295155A (en) Multi-level digital data regeneration system
US6456831B1 (en) Amplitude change time activated phase locked controller in a selective call receiver
US6546063B1 (en) Asynchronous clock for adaptive equalization
US20040071247A1 (en) Method and apparatus for a tracking data receiver compensating for deterministic jitter
EP0243589A2 (en) Radio receiver with a carrier recovery control system
EP0163196B1 (en) Multi-state signal monitor circuit
EP0606163A2 (en) Delay demodulator for burst-mode PSK-signals
US4509180A (en) Method and an apparatus for correcting distortion of binary received signals
US7934144B2 (en) High-speed analog-to-digital conversion with improved robustness to timing uncertainty
US6417700B1 (en) Voltage level detection circuit and voltage level detection method
WO2000070810A1 (en) Method and apparatus for link adaptation in telecommunications networks
KR20060046040A (ko) 수신 신호 주파수 결정 방법 및 주파수 결정 회로 배열
DE19912825C1 (de) Verfahren, Empfangseinrichtung und Funkstation zum Detektieren eines Datensymbols
DE69732482T2 (de) Verfahren und einrichtung zur verbesserten demodulation von phasensprungsignalen
US6933775B2 (en) Circuit for detecting and correcting central level of FSK demodulation signal
JPH066400A (ja) ビット尤度演算装置
US7133470B2 (en) Receiver with offset compensation
EP1386441B1 (en) Receiver with recovery circuit using oversampling and majority decision
US20090097594A1 (en) Mirror sub-carrier demodulation circuit, receiving device with the same, and mirror sub-carrier demodulating method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication