KR100896994B1

KR100896994B1 - 타이밍 락 디텍터를 이용한 ｑｐｓｋ 수신기

Info

Publication number: KR100896994B1
Application number: KR1020020061572A
Authority: KR
Inventors: 주원재
Original assignee: 엘지전자 주식회사
Priority date: 2002-10-09
Filing date: 2002-10-09
Publication date: 2009-05-14
Also published as: KR20040032444A

Abstract

본 발명은 대역외(Out-of-Band), 오픈 케이블 시스템 또는 디지털 통신에 적용할 수 있는 QPSK 수신기의 성능을 향상시키는 기술에 관한 것이다. 이러한 본 발명은, 피드백되는 톤신호(sin,cos)를 이용하여 디지털 변환된 I,Q신호를 복조처리하는 콤플렉스 곱셈기와; 상기 복조 처리된 I,Q신호를 입력받아, 마스크 플래그를 이용하여 실제 샘플 위치와 타이밍 오차를 줄이는 방향으로 새로운 위치의 샘플을 생성하는 심볼 보간기 및, 이로부터 출력되는 I,Q신호의 심볼 간섭을 줄이기 위한 SQRC 필터와; 상기 SQRC 필터에서 출력되는 I,Q신호를 입력받아 타이밍 에러를 검출하고 에러 오프셋을 생성하는 타이밍 복원기 및, 이 오프셋 수치와 마스크 클럭신호를 위한 마스크 플래그를 생성하는 수치제어형 발진기와; 타이밍 복구 동작을 먼저 수행한 후 등화기를 동작시키고, 이로부터 소정 시간이 경과된 후 반송파 복조 동작이 이루어지도록 반송파 복조기를 동작시키는 타이밍 락 디텍터와; 상기 SQRC 필터에서 출력되는 베이스밴드 신호 I,Q를 근거로 반송파 위상을 보상하는 반송파 복조기와; 열악한 채널 특성으로 인한 신호의 특성 저하를 복구해 주기 위한 등화기에 의해 달성된다.

Description

타이밍 락 디텍터를 이용한 ＱＰＳＫ 수신기{QPSK RECEIVER USING TIMING LOCK DETECTOR}

도 1은 종래 기술에 의한 QPSK 수신기의 블록도.

도 2는 종래의 베이스밴드 보간기를 이용한 QPSK 수신기의 블록도.

도 3은 본 발명에 의한 타이밍 락 디텍터를 이용한 QPSK 수신기의 블록도.

도 4a는 도 3에서 타이밍 복원기의 상세 블록도.

도 4b는 도 4에서 타이밍 에러 디텍터의 상세 블록도.

도 4c는 도 4에서 타이밍 루프 필터의 상세 블록도.

도 5는 도 3에서 타이밍 락 디텍터의 상세 블록도.

도 6은 도 5에서 타이밍 에러 디텍터의 상세 블록도.

도 7은 도 5에서 평균값 연산기의 상세 블록도.

도 8은 도 3에서 타이밍 락 디텍터의 등화기 및 반송파 복조 동작신호 출력 경로를 나타낸 블록도.

***도면의 주요 부분에 대한 부호의 설명***

301 : A/D변환기 302 : 딜레이/힐버트변환기

303 : 콤플렉스 곱셈기 304 : 심볼 보간기

305 : SQRC 필터 306 : 자동이득조절기

307 : 타이밍 복원기 308 : 수치제어형 발진기

309 : 타이밍 락 디텍터 310 : 반송파 복조기

311 : 등화기 312 : 업샘플러

본 발명은 대역외(Out-of-Band), 오픈 케이블 시스템 또는 디지털 통신에 적용할 수 있는 QPSK 수신기의 성능을 향상시키는 기술에 관한 것으로, 특히 캐리어 복조와 타이밍 복구가 동시에 수행되지 않도록 하여 향상된 수렴 특성을 발휘할 수 있도록 한 타이밍 락 디텍터를 이용한 QPSK 수신기에 관한 것이다.

현재 QPSK(QPSK: Quadrature Phase Shift Keying) 수신기는 위성통신 뿐만 아니라 케이블 시스템에서의 디지털 방송, 리얼 타임 인터액티브 멀티미디어(real-time interactive multimedia) 서비스, IP 데이터 서비스 등과 같이 다양한 방송 서비스에서 그 필요성이 증대되고 있으며, 고성능의 출력 품질이 요구되고 있다.

종래 기술에 의한 QPSK 수신기를 도 1에 나타내었다. 도 1과 같은 일반적인 방식의 QPSK 수신기에서는 단순히 NCO에서 재생된 반송파 신호를 이용하여 변조된 신호를 복조처리한다. 이와 같은 종래의 기술은 단순히 재생된 반송파 톤 신호와 변조된 입력신호를 곱하는 것으로 복조를 행하는 구조이므로 믹서(101A),(101B) 다음단에 반드시 저역필터(102A),(102B)를 필요로 한다.

이와 같은 QPSK 수신기의 경우, 추가된 필터로부터 부가되는 노이즈와 신호 의 SNR 감쇄등을 야기시켜 시스템 성능에 악영향을 주게 되고, 하드웨어의 사이즈가 커지게 되는 단점이 있었다. 또한, 여기에 적용되는 단순한 심볼 복구 구조는 한 종류의 전송률만을 지원하기 때문에 여러 개의 전송률을 가진 송,수신 시스템의 복조기로서 부적당한 단점이 있었다.

이와 같은 단점을 해결하기 위해 제안된 종래의 기술을 도 2에 나타내었다. 즉, 도 2는 베이스밴드 보간기를 사용한 종래의 QPSK 수신기를 나타낸 것이다. 여기에서는 딜레이/힐버트(Delay/Hilbert) 변환기(202)와 콤플렉스 곱셈기(203)를 사용하여 복조된 신호의 이미지에 의한 정보 신호의 에일리어싱(aliasing)을 효과적으로 제거시킴으로써 도 1에서와 같이 저역필터를 필요로 하지 않는다. 또한, 심볼 보간기(204)를 사용하여 다양한 전송률을 가진 수신 시스템의 복조기능을 수행할 수 있는 장점이 있다.

그러나, 베이스밴드 보간기를 사용한 종래의 QPSK 수신기에 있어서는 반송파 복조와 타이밍 복구를 동시에 수행하는 방식을 사용하고 있는데, 두 복구 방식의 연동된 상호 영향으로 인하여 시스템의 반송파 복조 처리시간이 상당히 지연될 수 있고, 좁아진 두 방식의 수렴구간으로 인하여 외부의 작은 영향으로 시스템이 발산할 수 있는 결과를 초래하고, 이에 의해 수신기 전체의 성능저하를 초래하게 되는 문제점이 있었다.

따라서, 본 발명의 목적은 캐리어 복조와 타이밍 복구가 동시에 수행되지 않도록 하여 향상된 수렴 특성을 갖도록 하고, 등화기에 의한 복조신호를 이용하여 반송파 복조를 수행하여 반송파 트랙킹 성능이 향상된 특성을 갖는 타이밍 락 디텍터를 이용한 긴 루프 방식의 베이스 밴드 QPSK 수신기를 제공함에 있다.

도 3은 본 발명에 의한 타이밍 락 디텍터를 이용한 QPSK 수신기의 일실시 구현예를 나타낸 블록도로서 이에 도시한 바와 같이, 아날로그의 중간주파수 신호(IF)를 디지털신호로 변환하는 A/D변환기(301)와; 상기 변환된 디지털신호로부터 I,Q신호를 생성하는 딜레이/힐버트 변환기(302)와; 피드백되는 톤신호(sin,cos)를 이용하여 상기 I,Q신호를 복조처리하는 콤플렉스 곱셈기(303)와; 상기 콤플렉스 곱셈기(303)에서 출력되는 I,Q신호를 공급받고, 마스크 플래그를 이용하여 실제 샘플 위치와 타이밍 오차를 줄이는 방향으로 새로운 위치의 샘플을 생성하는 심볼 보간기(304)와; 상기 심볼 보간기(304)에서 출력되는 I,Q신호의 심볼 간섭을 줄이기 위한 SQRC 필터(305)와; 상기 SQRC 필터(305)에서 출력되는 I,Q신호를 근거로 상기 A/D변환기(301)의 입력신호의 크기를 조절하여 최적의 SNR이 유지되도록 하는 자동이득조절기(306)와; 상기 SQRC 필터(305)에서 출력되는 I,Q신호를 입력받아 타이밍 에러를 검출하고 에러 오프셋을 생성하는 타이밍 복원기(307)와; 상기 오프셋 수치와 마스크 클럭신호를 위한 마스크 플래그를 생성하는 수치제어형 발진기(308)와; 타이밍 복구 동작을 먼저 수행한 후 등화기(311)를 동작시키고, 이로부터 소정 시간이 경과된 후 반송파 복조 동작이 이루어지도록 반송파 복조기(310)를 동작시키는 타이밍 락 디텍터(309)와; 상기 SQRC 필터(305)에서 출력되는 베이스밴드 신호 I,Q를 근거로 반송파 위상을 보상하는 반송파 복조기(310)와; 열악한 채널 특성 으로 인한 신호의 특성 저하를 복구해 주기 위한 등화기(311)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 4 내지 도 8을 참조하여 상세히 설명하면 다음과 같다.

입력된 중간주파수 신호(IF)가 A/D변환기(301)에 의해 서브 샘플링되어 디지털신호로 변환되고, FIR 구조의 딜레이/힐버트 변환기(302)는 그 디지털신호에 cosine,sine파를 곱하여 I,Q신호를 생성한다.

콤플렉스 곱셈기(303)는 등화기(311)로부터 피드백되는 톤신호(sin,cos)를 이용하여 상기 딜레이/힐버트 변환기(302)에서 출력되는 I,Q신호를 복조처리한다.

심볼 보간기(304)는 상기 콤플렉스 곱셈기(303)에서 출력되는 I,Q신호를 공급받고, 수치제어형 발진기(NCO: Numerically Controlled Oscillator)(308)로부터 입력되는 마스크 플래그를 이용하여 실제 샘플 위치와 타이밍 오차를 줄이는 방향으로 새로운 위치의 샘플을 생성해 낸다.

SQRC 필터(305)는 ISI(ISI: Intersymbol Interference)를 줄이기 위해 사용된 것으로, 이는 단순한 FIR 구조로 구현된다. 베이스밴드의 자동이득조절기(306)는 상기 SQRC 필터(305)에서 출력되는 I,Q신호를 근거로 상기 A/D변환기(301)의 입력신호의 크기를 조절하여 최적의 SNR이 유지되도록 한다.

타이밍 복원기(307)는 상기 SQRC 필터(305)에서 출력되는 I,Q신호를 입력받아 타이밍 에러를 검출하고 이를 누적하여 에러 오프셋을 만들어 낸다. 이는 가드너(Gardner) 방식으로 도 4와 같이 구현되었으며, 다음의 [수학식1]로 표현된다.

Er(n)=xi(n-1){xi(n)-xi(n-2)} + xq(n-1){xq(n)-xq(n-2)}

수치제어형 발진기(NCO: Numerically Controlled Oscillator)(308)는 오프셋 수치와 마스크 클럭신호를 위한 마스크 플래그를 생성한다. 상기 마스크 플래그는 상기 심볼 보간기(304)의 입력에 대한 출력의 낮은 샘플링 주파수에 기인되는 제거되어야 할 샘플의 위치정보를 포함하고 있으며, 수신기의 시스템 클럭신호와 연관하여 마스크 클럭신호를 생성하는데 사용된다. 상기 수치제어형 발진기(308)의 기능은 타이밍 에러와 관련하여 다음의 [수학식2]와 같이 표현되고, 6탭 2차의 패로우(Farrow) 방식의 보간기로 구현된다.

상기 수치제어형 발진기(308)를 위한 타이밍 에러와 DC 오프셋 값은 상기 타이밍 복원기(307)로부터 공급된다. 여기서, DC 오프셋 값은 상기 심볼 보간기(304)의 입력과 출력의 주파수의 비율에 해당하는 값이며, 타이밍 루프필터의 출력에 더해져 수치제어형 발진기(308)의 입력으로 전달된다.

반송파 복조기(310)는 상기 SQRC 필터(305)에서 출력되는 베이스밴드 신호 I,Q를 근거로 반송파의 틀어진 위상을 보상하고, 상기 콤플렉스 곱셈기(303)를 위한 톤 신호를 출력한다.

등화기(311)는 열악한 채널 특성으로 인한 신호의 특성 저하를 복구해 주는 역할을 수행하며, 4탭으로 구현되었다.

여기서, 중요한 사항은 반송파 복조와 등화 동작이 타이밍 복구 동작과 동시에 이루어지지 않도록 해야 한다는 것이다. 왜냐 하면, 타이밍 복구가 완료되지 않은 상태에서 반송파 복조와 등화 동작을 수행하면 반송파 복조 구조가 갖는 피드백 특성으로 인하여 반송파 수집(carrier acquisition) 특성이 저하되기 때문이다. 또한, 타이밍이 복구되지 않은 데이터가 계속해서 반송파 복조기(310)와 등화기(311)에 밀려들면, 열악한 채널 환경에 놓여있는 수신기의 경우 그 등화기(311)가 로컬 루프(local loop)에 빠져 버리는 경우가 발생된다.

결국, 반송파 복조기(310)로 피드백되어 반송파 복조기능도 불안정하게 되고, 이에 의해 전체 시스템의 복조 성능이 저하된다. 따라서, 이를 해결하기 위하여, 타이밍 복구 동작을 먼저 수행한 후 등화기(311)를 동작시키고, 이후 적당한 시점에서 반송파 복조 동작이 이루어지도록 하였다.

상기와 같은 시스템을 구축하기 위해서는 우선 타이밍 복구가 완료되는 시점을 계산해 내는 검출기가 있어야 하는데, 이 기능을 수행하는 것이 바로 타이밍 락 디텍터(309)로서 이의 구현예를 도 5에 나타내었다.

도 5에서 타이밍 에러 디텍터(501)는 상기 SQRC 필터(305)에서 출력되는 I,Q신호를 대상으로 도 6과 같은 처리과정을 통해 에러를 검출한 후 다운 샘플러(502)로 1/2 다운 샘플링하고, 평균값 연산기(503)를 통해 누적/평균값을 구한 다음 비교판단부(504)에서 기 설정된 기준치와 비교하여 그에 따른 타이밍 락 신호(tlock)를 생성한다. 상기 기준치는 실험적으로 결정된 것이고, 상기 평균값 연산기(503)의 구현예를 도 7에 나타내었다.

도 7에서, 어큐뮬레이터(701)는 카운터(700)로부터 입력되는 클리어신호(clear)에 의해 클리어된 후 타이밍에러디텍트신호(ted_out)를 누적카운트하여 평균값 출력부(truncate)(702)로 출력하고, 그 평균값 출력부(702)는 상기 카운터(700)로부터 평균값 플래그신호(avg_flag)가 입력될 때 상기 누적 카운트값으로부터 평균값을 취하여 출력하게 된다.

상기와 같은 처리과정을 통해 생성된 타이밍 락 신호(tlock[2:0])는 도 8에서와 같이, 상기 등화기(311)의 동작 시점을 알려주는 신호(trlock)로 사용되며, 컨피던스 카운터(801)를 통해서는 적정 시간 이후에 상기 반송파 복조기(310)를 동작시키는 제어신호로 공급된다. 상기 컨피던스 카운터(801)는 상기 등화기(311)가 동작된 시점으로부터 소정 시간이 경과된 후 반송파 복조기(310)가 동작하도록 하기 위해 인터벌 시간을 카운트하는데, 이 카운트시간 또한 실험적으로 결정된 것이다.

상기와 같이 반송파 복조기(310)의 반송파 복조 동작보다 등화기(311)의 등화동작이 먼저 시작되도록 하고, 그 등화기(311)의 출력신호로 톤을 재생시키는 긴 루프 방식을 사용하였다. 이렇게 함으로써, 초기 등화된 신호를 반송파 복조를 위한 신호로 사용하게 되어 반송파 트랙킹 성능이 향상된다.

이상에서 상세히 설명한 바와 같이 본 발명은 반송파 복조기의 반송파 복조 동작보다 등화기의 등화동작이 먼저 시작되도록 하고, 그 등화기의 출력신호로 톤을 재생시키는 긴 루프 방식을 사용 함으로써, 초기 등화된 신호를 반송파 복조를 위한 신호로 사용하게 되어 반송파 트랙킹 성능이 향상되고, 이로 인하여 전체 시스템의 성능이 향상되는 효과가 있다.

Claims

QPSK(QPSK: Quadrature Phase Shift Keying) 수신기의 반송파 복조 및 타이밍 복구 장치에 있어서, SQRC 필터에서 출력되는 I,Q신호를 입력받아 타이밍 에러를 검출하고 에러 오프셋을 생성하는 타이밍 복원기와; 타이밍 복구 동작을 먼저 수행한 후 등화기를 동작시키고, 이로부터 소정 시간이 경과된 후 반송파 복조 동작이 이루어지도록 반송파 복조기를 동작시키는 타이밍 락 디텍터와; 상기 SQRC 필터에서 출력되는 베이스밴드 신호 I,Q를 근거로 반송파 위상을 보상하는 상기 반송파 복조기와; 열악한 채널 특성으로 인한 신호의 특성 저하를 복구해 주기 위한 상기 등화기로 구성한 것을 특징으로 하는 타이밍 락 디텍터를 이용한 QPSK 수신기.
제1항에 있어서, 상기 타이밍 락 디텍터는 상기 SQRC 필터에서 출력되는 I,Q신호를 대상으로 에러를 검출하는 타이밍 에러 디텍터와; 상기 에러 검출신호를 소정 비율로 다운 샘플링하는 다운 샘플러와; 상기 다운 샘플러의 출력신호를 입력받아 누적/평균값을 구하는 평균값 연산기와; 상기 평균값을 기 설정된 기준치와 비교하여 그에 따른 타이밍 락 신호를 생성하는 비교판단부로 구성된 것을 특징으로 하는 타이밍 락 디텍터를 이용한 QPSK 수신기.
제2항에 있어서, 상기 기준치는 실험적으로 구해진 것임을 특징으로 하는 타이밍 락 디텍터를 이용한 QPSK 수신기.
제2항에 있어서, 상기 평균값 연산기는 카운터로부터 입력되는 클리어신호에 의해 클리어된 후 타이밍에러디텍트신호를 누적카운트하는 어큐뮬레이터와; 상기 카운터로부터 평균값 플래그신호가 입력될 때 상기 누적 카운트값으로부터 평균값을 취하여 출력하는 평균값 출력부로 구성된 것을 특징으로 하는 타이밍 락 디텍터를 이용한 QPSK 수신기.
제1항에 있어서, 타이밍 락 디텍터는 상기 등화기가 동작된 시점으로부터 소정 시간이 경과된 후 상기 반송파 복조기가 동작하도록 하기 위해 인터벌 시간을 카운트하는 컨피던스 카운터를 포함하여 구성된 것을 특징으로 하는 타이밍 락 디텍터를 이용한 QPSK 수신기.