DE4308000B4 - Verfahren zur entscheidungsrückgekoppelten Taktableitung - Google Patents

Verfahren zur entscheidungsrückgekoppelten Taktableitung Download PDF

Info

Publication number
DE4308000B4
DE4308000B4 DE4308000A DE4308000A DE4308000B4 DE 4308000 B4 DE4308000 B4 DE 4308000B4 DE 4308000 A DE4308000 A DE 4308000A DE 4308000 A DE4308000 A DE 4308000A DE 4308000 B4 DE4308000 B4 DE 4308000B4
Authority
DE
Germany
Prior art keywords
sequence
frequency
clock
detector
phase detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4308000A
Other languages
English (en)
Other versions
DE4308000A1 (de
Inventor
Rodolfo Dr. Mann Pelz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4308000A priority Critical patent/DE4308000B4/de
Publication of DE4308000A1 publication Critical patent/DE4308000A1/de
Application granted granted Critical
Publication of DE4308000B4 publication Critical patent/DE4308000B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0062Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Verfahren zur entscheidungsrückgekoppelten Taktableitung mit einem Soft-Output-Viterbi-Detektor und einem Phasendetektor, wobei der Soft-Output-Viterbi-Detektor aus einer Folge v(i) nach dem Soft-Output-Viterbi-Algorithmus eine entschiedene Datenfolge d(i) und die entsprechenden Zuverlässigkeitsinformationen Ld(i) ermittelt, dadurch gekennzeichnet, dass dem Phasendetektor (5) die Folge v(i), die entschiedene Folge d(i) und die Zuverlässigkeitsinformationen Ld(i) zugeführt werden, und dass vom Phasendetektor (5) der der Folge v(i) zugrundeliegenden Datentakt (Frequenz, Phase) aus einem Vergleich der zeitlichen Korrelation der Folge v(i) mit den entschiedenen Daten d(i) und den Zuverlässigkeitsinformation Ld(i) ermittelt wird, wobei je nach Ausgang des Vergleiches eine Anzahl n von Impulsen eines Referenztaktes aus- bzw. eingeblendet werden.

Description

  • Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs. Es wird bei J. Hagenauer, P. Höher: "A Viterbi Algorithm with Soft-Decision Outputs and its Applications", Proc. GLOBECOM, Dallas, S. 47, 1989," ein Viterbi-Algorithmus mit "soft output" ausgeführt, der zur effizienten Realisierung eines Maximum-Likelihood-Detektors eingesetzt werden kann. Der Maximum-Likelihood-Detektor ist ein gedächtnisbehafteter Entscheider, der das inhärente Gedächtnis des anhand eines Impulsformers z.B. mit einer Gaußcharakteristik bewerteten Quellsignals ausnutzt.
  • Weiterhin wird von K. H. Müller, M. Müller: "Timing Recovery in Digital Synchronous Data Receivers", IEEE Trans. on Comm., COM-24, S. 516–531, 1976, eine entscheidungsrückgekoppelte Taktableitung im Fall eines gedächtnislosen Entscheiders beschrieben, wobei eine zur Fehlabtastung proportionale Regelgröße F(i) durch Verknüpfung der entschiedenen Daten d(i) und des empfangenen Signals v(i) gewonnen wird.
  • Vorteile der Erfindung
  • Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß sowohl die entschiedenen Daten d(i) als auch die entsprechenden Zuverlässigkeitsinformationen Ld(i), die vom Soft-Output-Viterbi-Detektor ermittelt wurden, dem Phasendetektor zugeführt werden und der Phasendetektor aus den entschiedenen Daten d(i) und den Zuverlässigkeitsinformationen Ld(i) den konkreten Abtastzeitpunkt ermittelt. Dies hat den Vorteil, daß die Taktableitung dadurch präziser und schneller ermittelt wird.
  • Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist es, das im Anspruch 2 angegebene Funktional E [F(i)] zur Ermittlung der Taktableitung zu verwenden. Dadurch wird eine schnelle und einfache Ermittlung des Taktes bewerkstelligt.
  • Eine besonders einfache Ermittlung der Taktableitung wird dadurch erreicht, daß die proportionale Größe einem Komparator zugeführt wird und, daß der Komparator im Vergleich mit einer dreistufigen Schwelle eine Grundfrequenz ermittelt, aus der durch Teilung die Abtastfrequenz und der Symboltakt abgeleitet wird.
  • Zeichnung
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt 1 eine Anordnung zur entscheidungsrückgekoppelten Taktableitung und 2 einen Phasendetektor.
  • Beschreibung des Ausführungsbeispiels
  • 1 zeigt einen Demodulator 1, dem zeitabhängige modulierte Signale zugeführt werden. Der Demodulator 1 demoduliert die modulierten Signale und gibt diese an einen Analog-Digital-Wandler 2 weiter. Der Analog-Digital-Wandler 2 tastet das demodulierte Signal mit einer Frequenz fA ab, quantisiert das abgetastete Signal und gibt das abgetastete, quantisierte Signal in Form von einem digitalen Signal, d.h. in Form einer Folge von zeit- und amplitudendiskreten Signalen, an einen Matched-Filter 3 weiter. Der Matched-Filter 3 integriert und mittelt die Folge über eine Symboldauer, so daß ein enthaltener Rauschpegel reduziert wird. Die nun rauschreduzierte Folge wird von einem Abtaster 20 im Symboltakt mit der Schrittfrequenz fT abgetastet und von dem Soft-Viterbi-Detektor 4 nach dem Soft-Output-Viterbi-Algorithmus als entschiedene Datenfolge d(i – D) und den entsprechenden Zuverlässigkeitsinformationen Ld(i – D) detektiert.
  • Der Soft-Output-Viterbi-Detektor 4 gibt die entschiedene Datenfolge d(i-D) und die Zuverlässigkeitsinformationen Ld(i – D) an einen Multiplizierer 21 und zur weiteren Verarbeitung aus. Der Multiplizierer 21 bildet das Produkt aus der entschiedenen Datenfolge und den Zuverlässigkeitsinformationen (d(i – D)·Ld(i – D)] und führt dieses einem Phasendetektor 5 zu. Dem Phasendetektor 5 wird außerdem vom Abtaster 20 die rauschreduzierte Folge v(i) zugeführt.
  • Der Phasendetektor 5 ermittelt anhand eines geeigneten Kriteriums eine zum aktuellen Abtastzeitpunkt proportionale Größe (G). Die ermittelte Größe (G) wird vom Phasendetektor 5 einem Komparator 6 zugeführt. Der Komparator 6 vergleicht die zugeführte proportionale Größe (G) mit einer dreistufigen Schwelle (S) und gibt das Ergebnis des Vergleiches an einen programmierbaren Baustein 7 weiter. Der programmierbare Baustein 7, der eine Grundfrequenz f0 erzeugt, ändert in Abhängigkeit von der vom Komparator 6 zugeführten Entscheidung die auszugebende Taktfrequenz, indem eine Anzahl n von Impulsen des Referenztaktes der Frequenz f0 aus- bzw. eingeblendet werden.
  • Ist die proportionale Größe (G) größer als der Betrag der Schwelle (S), so gibt der Komparator 6 die Entscheidung an den programmierbaren Baustein 7, daß die auszugebende Frequenz durch Einblenden von n Impulsen erhöht werden muß. Ist der Betrag der proportionalen Größe (G) kleiner als der Betrag der Schwelle (S), so gibt der Komparator 6 die Entscheidung an den programmierbaren Baustein 7, daß die auszugebende Frequenz konstant zu halten ist. Ist der Wert der proportionalen Größe (G) kleiner als der negative Wert der Schwelle (S), so gibt der Komparator 6 die Entscheidung an den programmierbaren Baustein 7, daß die auszugebende Frequenz durch Ausblenden von n Impulsen des Referenztaktes der Grundfrequenz f0 erniedrigt werden muß. Die von dem programmierbaren Baustein 7 ausgegebene Frequenz wird einem Frequenzteiler 8 zugeführt, der durch geeignete Teilung den Abtasttakt (fA) und den Symboltakt (fT) ermittelt.
  • Der Abtasttakt wird dem Analog/Digital-Wandler 2 und der Symboltakt (fT) wird dem Abtaster 20 zugeführt.
  • 2 zeigt eine Realisierung des Phasendetektors 5. Dabei wird die Folge v(i) einem ersten Register 9 zugeführt und einer Verzögerung einer festgelegten Anzahl (D) von Zeittakten unterworfen. Weiterhin wird die zeitverschobene Folge v(i – D) einem zweiten Register 10 zugeführt, das die Folge v(i – D) um einen Zeittakt verzögert. Die sich somit ergebende digitale Folge v(i – D – 1) wird an einen ersten Multiplikator 12 gegeben. Der erste Multiplikator 12 multipliziert die Folge v(i – D – 1) mit dem Produkt der entschiedenen Daten und den Zuverlässigkeitsinformationen [Ld(i – D)·d(i – D)] und gibt das Ergebnis mit einem negativen Vorzeichen an einen Addierer 14 weiter.
  • Das Produkt der entschiedenen Daten und der Zuverlässigkeitsinformationen [d(i – D)·Ld(i – D)] wird einem dritten Register 11 zugeführt, das das Produkt der Folgen um einen Zeittakt verzögert und an einen zweiten Multiplikator 13 weitergibt. Der zweite Multiplikator 13 multipliziert das zeitverschobene Produkt aus den entschiedenen Daten und den Zuverlässigkeitsinformationen mit der vom ersten Register 9 um die festgelegte Anzahl von Zeittakten (D) verschobenen Folge v(i – D) und gibt das Ergebnis an den Addierer 14 weiter. Der Addierer 14 addiert die vom ersten und zweiten Multiplikator 12, 13 zugeführten Ergebnisse. Das Ergebnis der Summation wird vom Addierer 14 als proportionale Größe (G) an den Komparator 6 weitergegeben.
  • Ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird anhand der 1 und 2 näher erläutert. Als konkretes Anwendungsbeispiel dient ein System zur digitalen Bild- und Sprachübertragung im nichtöffentlichen Landmobilfunknetz, das von R: Mann Pelz und D. Biere in "Bild- und Sprachübertragung in Mobilfunkkanälen", Nachrichtentechnik Elektronik, Nr. 1, S. 7 bis 13, 1992, vorgestellt wurde.
  • In diesem gewählten Ausführungsbeispiel wird die Struktur des in Bild 1 dargestellten Empfängers als ein Gauß-Minimum-Shift-Keying-Empfänger eines analogen Funkgerätes zur Demodulation von schmalbandigen frequenzmodulierten Signalen ausgeführt. Der Empfänger wird z.B. zur Rückgewinnung gesendeter Quellinformation (Bild, Sprache) verwendet.
  • Das modulierte Signal, in diesem Fall vorzugsweise ein frequenzmoduliertes Signal, das die zu übertragende Quellinformation beinhaltet, wird von dem Frequenzdemodulator 1, der ein kohärenter oder inkohärenter Demodulator sein kann, demoduliert. Das demodulierte Signal wird von einem Analog/Digital-Wandler 2 mit einer Abtastfrequenz fA abgetastet und mit einer festgelegten Anzahl (w) an Bits quantisiert. Dabei beträgt die Abtastfrequenz ein ganzzahliges Vielfaches der Schrittfrequenz fT. Zur Maximierung des Rausch/Signal-Verhältnisses wird anschließend das digitalisierte Signal einem Matched-Filter 3 zugeführt. Der Matched-Filter 3 integriert das Signal über eine Symboldauer und mittelt es anschließend über die Symboldauer, so daß der im Signal enthaltene Rauschpegel reduziert wird. Die rauschreduzierte Folge wird im Symboltakt der Schrittfrequenz fT vom Abtaster 20 abgetastet und dem Soft-Viterbi-Output-Detektor 4 und dem Phasendetektor 5 zugeführt. Die Maximum-Likelihood-Detektion erfolgt mittels des Soft-Output-Viterbi-Algorithmus. Hierbei handelt es sich um einen gedächtnisbehafteten Entscheider, der das inhärente Gedächtnis des anhand eines Impulsformers mit einer Gauß-Charakteristik bewerteten Quellsignals ausnutzt. In diesem gewählten Beispiel wurde das zu übertragende Signal nach dem Gauß-Minimum-Shift-Keying-Prinzip (GMSK-Prinzip) moduliert. Der Soft-Output-Viterbi-Detektor 4 entscheidet die Folge v(i) in eine entschiedene Datenfolge d(i – D) und in die entsprechende Zuverlässigkeitsinformationsfolge Ld(i – D). Die entschiedene Datenfolge d(i – D) und die Zuverlässigkeitsinformationsfolge Ld(i – D) werden anschließend an den Multiplizierer 21 gegeben, der das Produkt aus beiden Folgen bildet: [d(i – D)·Ld(i – D)].
  • Das Produkt aus der entschiedenen Datenfolge mit der Zuverlässigkeitsinformationsfolge [d(i – D)·Ld(i – D)] wird, wie in 1 dargestellt, dem Phasendetektor 5 zugeführt. Der Phasendetektor 5 ist in diesem gewählten Ausführungsbeispiel, wie in 2 angegeben, ausgebildet. Der Phasendetektor 5 ermittelt anhand eines geeigneten Kriteriums, eine zum aktuellen Abtastzeitpunkt des Symboltaktes der Schrittfrequenz (fT) proportionale Größe (G).
  • Als Korrekturkriterium zur entscheidungsrückgekoppelten Taktableitung wird das bei K. H. Müller, M. Müller, "Timing Recovery in Digital Synchronous Data Receivers", IEEE Trans. on Comm., COM-24, S. 516 bis 531, 1976 vorgeschlagene Verfahren betrachtet, wobei die Synchronisation auf die Abtastwerte mit gleicher Amplitude vor und nach dem Hauptmaximum der Impulsantwort des zugrundeliegenden zeitdiskreten Kanals erfolgt. Hierzu wird das am Entscheidereingang zu den Zeitpunkten iT + p abgetastete Signal durch
    Figure 00070001
    beschrieben, d. h. als Uberlagerung von gegeneinander verschobenen und mit den Datensymbolen d(i) bewerteten Impulsantworten g(t) des zugrundeliegenden zeitdiskreten Kanals. Hierbei stellt n(i) eine zufällige Rauschgröße und p die Fehlabtastung vom korrekten Abtastzeitpunkt dar. Das vorliegende Optimierungsproblem kann durch Minimierung eines geeigneten Fehlerkriteriums bzw. durch Lösung des Funktionals E [F(i)] = E [(v(i)·d(i – 1)) – (v(i – 1)·d(i))] = 0, (2a) = 2·s2d ·[g(p + T) – g(p – T)] (2b) = 2·s2d ·[g(T) – g( – T)]·p; für p/T<<1 (2c)im Fall eines gedächtnislosen Entscheiders gelöst werden. Dabei stellt E[F(i)] den Erwartungswert des Funktionals F(i) dar, der z.B. durch eine zeitliche Mittelung von F(i) über mehrere Symbolintervalle approximiert wird, und g(±T) die zeitliche Ableitung der Impulsantwort g(t) an der Stelle ±T. Die Beziehungen (2b) und (2c) erhält man aus (1) und (2a) unter Annahme von unkorrelierten Daten mit der Varianz s 2 / d und einer Korrelationsfreiheit zwischen Rauschsignal und Daten und einer Linearisierung der Impulsantwort g(t) im Fall einer geringfügigen Taktverschiebung.
  • Das Funktional (2a) kann auch zur Taktableitung im Fall einer Maximum-Likelihood-Detektion unter Verwendung des Soft-Output-Viterbi-Algorithmus, d. h. im Falle eines gedächtnisbehafteten Entscheiders, verwendet werden. Hierzu lautet das entsprechende Kriterium E [F(i)] = E [(v(i – D)·d(i – D)) – (v(i – D – 1)·d(i – D))] = 0,wobei D die Entscheidungsverzögerung darstellt, die als ganzzahliges Vielfaches der Einflußlänge (LT) des zugrundeliegenden Impulsformers bzw. des linearen Ersatzsystems gewählt wird.
  • Vorzugsweise wird D > 5 LT gewählt. Für den Fall der Verwendung des Soft-Output-Viterbi-Algorithmus als Maximum-Likelihood-Detektor wird das modifizierte Funktional E [F(i)] = E [(Ld(i – D – 1)·v(i – D)·d(i – D – 1)) – – (Ld(i – D)·v(i – D – 1)·d(i – D))]vorgeschlagen. Hierbei stellt [Ld(i – D)·d(i – D)] das Produkt aus den entschiedenen Symbolen (–1, 1) und eine mit w-Bit-quantisierte Zuverlässigkeitsinformation bezüglich der getroffenen Entscheidung dar.
  • Die praktische Ausführung des Kriteriums bzw. die Realisierung des Phasendetektors 5 erfolgt anhand des in 2 dargestellten Systems. Dazu werden die Folgen v(i), d(i – D) und Ld(i – D) am Eingang und Ausgang des Soft-Output-Viterbi-Detektors 4 herangezogen. Die rauschreduzierte Folge v(i) wird wie in 2 dargestellt mit Hilfe eines ersten Registers 9 um die festgelegte Anzahl (D) an Symboltakten zeitlich verzögert. Die Folge v(i – D) wird anschließend sowohl einem zweiten Register 10 als auch einem zweiten Multiplikator 13 zugeführt. Das zweite Register 10 verzögert die Folge v(i – D) um einen weiteren Symboltakt.
  • Die sich ergebende Folge v(i – D – 1) wird einem ersten Multiplikator 12 zugeführt. Der erste Multiplikator 12 multipliziert die zugeführte Folge v(i – D – 1) mit dem Produkt aus der entschiedenen Datenfolge d(i – D) und der Zuverlässigkeitsinformationsfolge Ld(i – D) und gibt das Ergebnis an einen Addierer 14 weiter. Außerdem wird das Produkt [Ld(i – D)·d(i – D)] der Zuverlässigkeitsinformationsfolge und der entschiedenen Datenfolge mittels eines dritten Registers 11 um einen Symboltakt verzögert und mit der vom ersten Register 9 zurückverschobenen Datenfolge v(i – D) mittels eines zweiten Multiplikators 13 multipliziert. Der Multiplikator 13 gibt das Ergebnis an den Addierer 14 weiter. Der Addierer 14 bildet aus den zugeführten Folgen die Summe, die dem Funktional (F(i)) entspricht. Vorzugsweise kann die Summe über mehrere Symbolintervalle zeitlich gemittelt werden, so daß der Erwartungswert E [F(i)] des Funktionals (F(i))erhalten wird.
  • Im Fall der angesprochenen GMSK-Modulation kann gezeigt werden, daß das betrachtete Funktional die geforderten Eigenschaften aufweist, nämlich einen ungeraden Verlauf um p/T = 0 und eine Null-Stelle an der Stelle p = 0.
  • Die vom Addierer 14 ermittelte Summe, die vorzugsweise über mehrere Symbolintervalle gemittelt wird, stellt die proportionale Größe (G) dar und wird an den Komparator 6 weitergegeben.
  • Der Komparator 6 vergleicht die proportionale Größe (G) mit einer festgelegten Schwelle (S). Ist die Summe größer als die Schwelle (S), so wird ein Signal (+1) an dem programmierbaren Baustein 7 gegeben. Zeigt der Vergleich, daß der Betrag der proportionalen Größe (G) kleiner als der Betrag der Schwelle (S) ist, so wird das Signal (0) an den programmierbaren Baustein 7 gegeben. Zeigt jedoch der Vergleich der proportionalen Größe (G), daß die proportionale Größe (G) kleiner als der negative Wert der Schwelle (S) ist, so wird das Signal (–1) an den programmierbaren Baustein 7 gegeben.
  • Der programmierbare Baustein 7 enthält einen Frequenzgenerator mit einem hochfrequenten Referenztakt der Frequenz f0. Erhält der programmierbare Baustein 7 das Signal (+1) vom Komparator 6, so werden von dem hochfrequenten Referenztakt der Frequenz f0 eine festgelegte Anzahl (n) von Impulsen eingeblendet. Gibt der Komparator 6 das Signal (0) an den programmierbaren Baustein 7, so wird die vom programmierbaren Baustein 7 ausgegebene Frequenz beibehalten.
  • Erhält der programmierbare Baustein 7 das Signal (–1) vom Komparator 6, so wird eine festgelegte Anzahl (n) von Impulsen des hochfrequenten Referenztaktes der Frequenz f0 ausgeblendet. Die sich ergebende Frequenz wird vom programmierbaren Baustein 7 dem Frequenzteiler 8 zugeführt. Der Frequenzteiler 8 gewinnt durch geeignete Teilung des zugeführten Frequenztaktes den Abtasttakt der Abtastfrequenz (fA) und den Symboltakt der Schrittfrequenz (fT). Der Abtasttakt (fA) wird dem Analog/Digital-Wandler 2 und der Symboltakt (fT) wird dem Abtaster 20 zugeführt. Auf diese Weise wird eine entscheidungsrückgekoppelte Taktableitung unter Verwendung der mit Hilfe des Soft-Output-Viterbi-Detektors 4 nach dem Soft-Output-Viterbi-Algorithmus detektierten entschiedenen Daten und den Zuverlässigkeitsinformationen ausgeführt.

Claims (3)

  1. Verfahren zur entscheidungsrückgekoppelten Taktableitung mit einem Soft-Output-Viterbi-Detektor und einem Phasendetektor, wobei der Soft-Output-Viterbi-Detektor aus einer Folge v(i) nach dem Soft-Output-Viterbi-Algorithmus eine entschiedene Datenfolge d(i) und die entsprechenden Zuverlässigkeitsinformationen Ld(i) ermittelt, dadurch gekennzeichnet, dass dem Phasendetektor (5) die Folge v(i), die entschiedene Folge d(i) und die Zuverlässigkeitsinformationen Ld(i) zugeführt werden, und dass vom Phasendetektor (5) der der Folge v(i) zugrundeliegenden Datentakt (Frequenz, Phase) aus einem Vergleich der zeitlichen Korrelation der Folge v(i) mit den entschiedenen Daten d(i) und den Zuverlässigkeitsinformation Ld(i) ermittelt wird, wobei je nach Ausgang des Vergleiches eine Anzahl n von Impulsen eines Referenztaktes aus- bzw. eingeblendet werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vom Phasendetektor (5) die Taktableitung durch die Lösung des Funktionals E[F(i)] = E[(Ld(i – D – 1)·v(i – D)·d(i – D – 1)) – (Ld(i – D)·v(i – D – 1)·d(i – D))]ermittelt wird, wobei D die Entscheidungsverzögerung des Viterbi-Detektors darstellt.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine proportionale Größe (G) vom Phasendetektor (5) einem Komparator (6) zugeführt wird und, dass die proportionale Größe (G) vom Komparator (6) mit einer Schwelle (S) verglichen wird, und dass in Abhängigkeit davon, ob die proportionale Größe (G) kleiner als der negative Wert der Schwelle (S) oder der Betrag der proportionalen Größe (G) kleiner als der Betrag der Schwelle (S) oder die proportionale Größe (G) größer als die Schwelle (S) ist, eine Grundfrequenz (fo) erhöht, gleich gehalten oder erniedrigt wird, und dass aus der sich ergebenden Frequenz durch Teilung die Abtastfrequenz (fA) und die Schrittfrequenz (fT) des Symboltaktes ermittelt werden.
DE4308000A 1993-03-13 1993-03-13 Verfahren zur entscheidungsrückgekoppelten Taktableitung Expired - Fee Related DE4308000B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4308000A DE4308000B4 (de) 1993-03-13 1993-03-13 Verfahren zur entscheidungsrückgekoppelten Taktableitung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4308000A DE4308000B4 (de) 1993-03-13 1993-03-13 Verfahren zur entscheidungsrückgekoppelten Taktableitung

Publications (2)

Publication Number Publication Date
DE4308000A1 DE4308000A1 (de) 1994-09-15
DE4308000B4 true DE4308000B4 (de) 2006-11-30

Family

ID=6482701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4308000A Expired - Fee Related DE4308000B4 (de) 1993-03-13 1993-03-13 Verfahren zur entscheidungsrückgekoppelten Taktableitung

Country Status (1)

Country Link
DE (1) DE4308000B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19517405A1 (de) * 1995-05-16 1996-11-21 Thomson Brandt Gmbh Signalverarbeitungssystem für digitale Signale
DE59712990D1 (de) * 1997-09-26 2009-02-12 Micronas Gmbh Abtastregelkreis für einen Empfänger von digital übertragenen Signalen
EP2031791A1 (de) * 2007-08-30 2009-03-04 Deutsche Thomson OHG Vorrichtung und Verfahren zum Wiederherstellen von Daten aus einem getakteten Eingabesignal
US7974369B2 (en) * 2009-10-30 2011-07-05 Lsi Corporation Phase detector for timing recovery loop

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190934A (ja) * 1986-02-18 1987-08-21 Toshiba Corp デ−タ復調装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190934A (ja) * 1986-02-18 1987-08-21 Toshiba Corp デ−タ復調装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
HAGENANER, Joachim; HOEHER, Peter: "A ViterSi Algorithm with Soft-Decision Outputs and its Applications", Proc. GLOBECOM, Dallas, S. 1680- 1686, 1989 *
Japan Abstract & JP 62190934 A *
Japan Abstract zu JP 62-190934 A
MANN PELZ, Rodolfo; BIERE, Dietmar: "Bild- und Sprachübertragung in Mobilfunkkanälen", Nachrich- tentechnische Elektronik, Nr. 1, S. 7-13, 1992 *
MÜLLER, Kurt H.; MÜLLER, Markus: "Timing Recovery in Digital Synchronous Data Receivers", IEEE Trans. on Comm., COM-24, S. 516-531, 1976 *

Also Published As

Publication number Publication date
DE4308000A1 (de) 1994-09-15

Similar Documents

Publication Publication Date Title
DE60128036T2 (de) Trägerrückgewinnung in einem Mehrträgerempfänger
EP0412616B1 (de) Empfänger für zeitvariant verzerrte Datensignale
DE2700354C2 (de) Empfänger für Nachrichtenübertragungssysteme
DE19680412B4 (de) Symbolzeitpunkt-Rückgewinnungsschaltung und zugehöriges Verfahren
DE69735602T2 (de) Bidirektionell arbeitende methode und vorrichtung zur demodulation von digital modulierten signalen
DE69433716T2 (de) Spread-Spektrum-Empfänger und Empfangsverfahren
DE60036010T2 (de) System zur signalerfassung für einen spreizspektrumempfänger
EP0054829B1 (de) Verfahren und Einrichtung zur Detektion der Trainingsfolge eines autoadaptiven Entzerrers
CH668874A5 (de) Verfahren zum betrieb einer datenuebertragungsanlage.
DE60133412T2 (de) Variabler schewellwertentscheider und verfahren zur korrektur von gleichstromverschiebungen in einem empfänger
DE4290412C2 (de) Verfahren zur Wiedergewinnung von Information aus einem differentiell codierten GMSK-Signal und entsprechende nicht-kohärente Demodulationsempfangseinrichtung
DE2018885A1 (de) Anpassungssystem zur Korrektur von Signalverzerrungen bei der übertragung von digitalen Daten
DE2627446C2 (de) Anordnung zur Kompensation des Trägerphasenfehlers in einem Empfänger für diskrete Datenwerte
DE60038562T2 (de) Signalangepasster filter und spreizspektrumempfänger
EP3610617A1 (de) Sender und empfänger und entsprechende verfahren
DE10112773A1 (de) Verfahren zur Frequenz- und Zeit-Synchronisation eines OFDM-Empfängers
DE4308000B4 (de) Verfahren zur entscheidungsrückgekoppelten Taktableitung
DE19651993A1 (de) Vorrichtung und Verfahren zur Synchronisation eines Kommunikationsempfängers
WO2015055418A1 (de) System und verfahren zur datenübertragung mit empfängerseitiger nutzsignaldetektion
DE10063990A1 (de) OFDM-Rahmensynchronisation
EP1293073B1 (de) Demodulator für cpfsk-modulierte signale unter verwendung einer linearen näherung des cpfsk-signals
EP1179936B1 (de) Demodulator für CPFSK-modulierte Signale unter Verwendung einer linearen Näherung des CPFSK-Signals
DE69433080T2 (de) Zwischen FSK und PSK umschaltbare Spreizspektrumübertragung
DE60024328T2 (de) Verfahren zur schätzung der symboltaktphase beim empfang von datensignalen
DE102017012191B4 (de) Sender und Empfänger und entsprechende Verfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee