DE60133412T2

DE60133412T2 - Variabler schewellwertentscheider und verfahren zur korrektur von gleichstromverschiebungen in einem empfänger

Info

Publication number: DE60133412T2
Application number: DE60133412T
Authority: DE
Inventors: Adrian W. Payne; Paul A. Moore; Brian J. Minnis
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2001-01-04
Filing date: 2001-12-21
Publication date: 2009-04-16
Anticipated expiration: 2021-12-22
Also published as: WO2002054692A3; KR20020088076A; TW521502B; CN1411650A; EP1350371B1; ATE390787T1; WO2002054692A2; JP2004517557A; US20020122504A1; GB0100202D0; KR100856815B1; EP1350371A2; JP4228050B2; US7295630B2; CN1251462C; DE60133412D1

Description

Technisches Gebiet
Die vorliegende Erfindung bezieht sich auf einen Empfänger mit einer Bit-Slicer-Stufe mit variabler Schwelle, sowie auf ein Verfahren des Aktualisierens der Schwellenniveaus der Slicer-Stufe. Die vorliegende Erfindung findet insbesondere, jedoch nicht ausschließlich, Anwendung auf Multiniveaumodulation-FSK-Modelle, wie z. B. GFSK, das in DECT- und Bluetooth-Übertragungen verwendet wird.
Stand der Technik
Die US-Patentbeschreibung Nr. 5.670.951 offenbart einen 4-Niveau-Frequenzmodulationsempfänger mit einem Symboldetektor, der einen Analog-zu-Digital-Wandler zum Wandeln von Signalspannungen in digitale Werte und Wellenberg- und Wellental-Zähler zum Verfolgen der digitalen Werte, um die Wellenberg- und Wellentalwerte zu bestimmen, die hohen und niedrigen Spannungen des Signals zugeordnet sind, umfasst. Ein Berechnungsschaltkreis berechnet obere, untere und mittlere Schwellenwerte auf der Grundlage der Wellenberg- und Wellentalwerte. Ein Decodierer erzeugt Datensymbole entsprechend den oberen, unteren und mittleren Schwellenwerten.
Die US-Patentbeschreibung Nr. 5.825.243 offenbart ein Verfahren und eine Vorrichtung zum Demodulieren eines Multiniveausignals, in der ein eingegebenes multiniveau-amplitudenmoduliertes Analogsignal unter Verwendung eines Analog-zu-Digital-Wandlers (ADC) in ein digitales Signal umgesetzt wird. Ein Schwellenwertgenerator berechnet mehrere Schwellenniveaus entsprechend den digitalen Signalen. Ein Demodulator demoduliert das digitale Signal entsprechend der mehreren Schwellenpegel zu einem Signal, das einem Pegel des digitalen Signals entspricht. Genauer werden die acht Maximumwerte und die acht Minimumwerte gespeichert, wobei jeweils ein Mittelwert bestimmt wird und unter Verwendung der mittleren Maximum- und Minimumwerte drei Schwellenwerte mittels arithmetischer Operationen bestimmt werden, die ein Differenzieren, ein Dividieren und ein Subtrahieren umfassen.
Diese Patentbeschreibungen des Standes der Technik offenbaren Verfahren des Anpassens der Schwellenniveaus der Symboldetektoren auf der Grundlage der Verfolgung der hohen und niedrigen Werte (oder Wellenberg- und Wellentalwerte) eines empfangenen Signals und der arithmetischen Manipulation dieser Werte, um hohe, niedrige und mittlere Schwellenwerte zu bestimmen. Es gibt jedoch Situationen, in denen die Bestimmung der Schwellenwerte auf diese Weise keine optimale Symbolerfassung liefert. Dies kann auftreten, wenn GFSK-modulierte Daten (GFSK = Gaußsche Frequenzumtastung), deren Spitzenabweichung durch übermäßige Filterung eines niedrigen Modulationsindex beeinträchtigt worden ist, demoduliert werden. Ein Augendiagramm der demodulierten Daten wird durch ISI (Intersymbolinterferenz) beeinflusst, was das Auge veranlasst, sich zu schließen. Ein geringer Modulationsindex beeinträchtigt ebenfalls das Augendiagramm. Wenn sich das Augendiagramm reduziert, steigt die BER (bit error rate = Bitfehlerrate) bei irgendeinem gegebenen SNR (signal to noise ratio = Störabstand) an. Eine Folge hiervon ist, dass Fehler während der Symbolerfassung auftreten können, da die Schwellenwerte nicht optimal sind.
JP 60-208145 offenbart einen Slicer, bei dem eine Auswahl zwischen vier unterschiedlichen Schwellenniveaus getroffen werden kann, in Abhängigkeit von zwei im Voraus erfassten Bits. Unterschiedliche Schwellenniveaus werden für unterschiedliche Kombinationen der erfassten Bits aus der Differenz zwischen dem Signal, das zerschnitten werden soll, und dem ausgewählten Schwellenwert berechnet.
Offenbarung der Erfindung
Eine Aufgabe der vorliegenden Erfindung ist, die Augenöffnung eines Augendiagramms, die in Bezug zu den Modulationseigenschaften des Signals steht, zu öffnen und für eine verbesserte Art der Auswahl von Schwellenniveaus zu sorgen, die für diesen Zweck verwendet werden.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bestimmen des Wertes eines Signals geschaffen, umfassend: Speichern einer Vielzahl einstellbarer Schwellenniveaus, Ableiten eines demodulierten Bitraten-Stroms von einem demodulierten Eingangssignal, Detektieren des Wertes eines aktuellen Bits in dem demodulierten Bitraten-Strom durch Vergleichen des demodulierten Bitraten-Stroms mit einem ausgewählten Schwellenniveau aus der Vielzahl einstellbarer Schwellenniveaus in einem Bit-Slicer, wobei das ausgewählte Schwellenniveau aus der Vielzahl einstellbarer Schwellenniveaus unter Verwendung N zuvor detektierter Bits ausgewählt wird, wobei N mindestens 2 beträgt, und Verwenden des demodulierten Bitraten-Stroms, der aktuell an den Bit-Slicer angelegt ist, zur Aktualisierung des Werts des ausgewählten Schwellenniveaus aus der Vielzahl einstellbarer Schwellenniveaus, gekennzeichnet durch Speichern einer Vielzahl Default-Schwellenwerte, Auswählen eines Default-Schwellenwertes aus der Vielzahl von Default-Schwellenwerten in Übereinstimmung mit einer Bitsequenz, die von mindestens den N zuvor detektierten Bits und dem aktuellen detektierten Bit gebildet wird, wie von dem Bit-Slicer bestimmt, Erhalten des demodulierten Bitraten-Stroms durch Integrieren des demodulierten Eingangssignals über mindestens zwei Bitperioden, Subtrahieren des demodulierten Bitraten-Stroms vom ausgewählten Default-Schwellenwert aus der Vielzahl von Default-Schwellenwerten, um einen Schätzwert des aktuellen Gleichspannungsversatzes zu bilden, Ableiten eines Schätzwertes des mittleren Gleichspannungsversatzes aus dem Schätzwert des aktuellen Gleichspannungsversatzes und einer Vielzahl vorhergehender Schätzwerte des Gleichspannungsversatzes, und Verwenden des Schätzwertes des mittleren Gleichspannungsversatzes bei dem Detektieren des Wertes des aktuellen demodulierten Bits.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Empfänger geschaffen, in Kombination umfassend: Mittel zum Speichern einer Vielzahl einstellbarer Schwellenwertniveaus, Mittel zum Ableiten eines demodulierten Bitraten-Stroms von einem demodulierten Eingangssignal, einen Bit-Slicer zum Detektieren des Wertes eines aktuellen Bits im demodulierten Bitraten-Strom, wobei der Bit-Slicer einen Signaleingang für den demodulierten Bitraten-Strom und einen Schwellenniveau-Eingang für ein ausgewähltes Schwellenniveau aus der Vielzahl einstellbarer Schwellenniveaus in einem Bit-Slicer umfasst, Mittel zum Auswählen eines Schwellenniveau-Wertes aus der Vielzahl einstellbarer Schwel lenniveaus unter Verwendung N zuvor detektierter Bits, wobei N mindestens 2 beträgt, und Mittel zum Aktualisieren des Werts des ausgewählten Schwellenwerts aus der Vielzahl einstellbarer Schwellenniveaus unter Verwendung des demodulierten Bitraten-Stroms, der aktuell an den Bit-Slicer angelegt ist, gekennzeichnet durch Mittel zum Speichern einer Vielzahl von Default-Schwellenwerten, Mittel zum Auswählen eines Default-Schwellenwerts aus der Vielzahl von Default-Schwellenwerten in Übereinstimmung mit einer Bitsequenz, die durch mindestens die N vorher detektierten Bits und das aktuell detektierte Bit, wie vom Bit-Slicer bestimmt, gebildet wird, Integriermittel zum Erlangen des demodulierten Bitraten-Stroms durch Integrieren des demodulierten Eingangssignals über mindestens zwei Bitperioden, Mittel zum Subtrahieren des demodulierten Bitraten-Stroms vom ausgewählten Default-Schwellenwert aus der Vielzahl von Default-Schwellenwerten, um einen Schätzwert des aktuellen Gleichspannungsversatzes zu bilden, Mittel zum Ableiten eines Schätzwertes eines mittleren Gleichspannungsversatzes aus dem Schätzwert des aktuellen Gleichspannungsversatzes und einer Vielzahl vorangegangener Schätzwerte des Gleichspannungsversatzes, und Mittel zum Verwenden des Schätzwertes des mittleren Gleichspannungsversatzes bei einer Detektion des Wertes des aktuellen demodulierten Bits.
Falls gewünscht, kann der Schätzwert des mittleren Gleichspannungsversatzes mit dem ausgewählten anpassbaren Schwellenwert und der Kombination, die auf den Schwelleneingang des Bit-Slicers angewendet wird, kombiniert werden, oder kann mit dem demodulierten Bitstrom und der Kombination, die auf den Signaleingang des Bit-Slicers angewendet wird, kombiniert werden.
Mit dem Verfahren gemäß der vorliegenden Erfindung ist jeder der Schwellenwerte, die in dem Slicer mit variabler Schwelle verwendet werden, unabhängig anpassbar. Ferner wird eine ISI kompensiert, indem ein demoduliertes Signal mit mehreren Schwellen verglichen werden kann.
Kurzbeschreibung der Zeichnungen
Die vorliegende Erfindung wird im Folgenden beispielhaft mit Bezug auf die beigefügten Zeichnungen beschrieben, in welchen:
1 ein vereinfachtes schematisches Blockdiagramm eines GFSK-Empfängers ist, der einen Slicer mit variabler Schwelle aufweist, der gemäß der vorliegenden Erfindung ausgeführt ist;
2 ein simuliertes Augendiagramm eines demodulierten GMSK-Signals ist;
3 eine simulierte Ausgabe von einem Integrator des Slicers mit variabler Schwelle gemäß der vorliegenden Erfindung ist;
4 ein schematisches Blockdiagramm eines Empfängers mit einem Slicer mit variabler Schwelle ist, bei dem jedes von vier Schwellenniveaus durch Mittelung von vier Mittelwertschätzern bestimmt wird;
5 ein Diagramm ist, das simulierte Schwellen eines Slicers mit variabler Schwelle als Funktion des Modulationsindex m zeigt;
6A, 6B und 6C Graphen sind, die ein in einen Slicer mit variabler Schwelle eingegebenes demoduliertes Signal, eine kontinuierliche Integratorausgabe bzw. eine intermittierende Integratorausgabe zeigen; und
7 ein schematisches Blockdiagramm eines Empfängers mit einem Slicer mit variabler Schwelle ist, der dafür ausgelegt ist, den Gleichspannungsversatz, der dem demodulierten Signalausgang überlagert ist, schnell zu schätzen.
In den Zeichnungen wurden dieselben Bezugszeichen verwendet, um einander entsprechende Merkmale zu bezeichnen.
Ausführungsformen der Erfindung
Der in 1 gezeigte GFSK-Empfänger umfasst ein HF-Front-End 10 mit einem Eingang, der mit einer Antenne 12 gekoppelt ist, und einem Ausgang, der mit einem Demodulator 14 gekoppelt ist, der in Abhängigkeit von der Architektur des Empfängers digital oder analog sein kann. Ein Gaußsches Datenfilter 16 mit einer Bandbreite von 576 kHz für DECT (wie gezeigt) und 500 kHz für Bluetooth ist mit einem Ausgang des Demodulators 14 gekoppelt. Eine Integrations- und Ausgabestufe 18 ist mit einem Ausgang des Datenfilters 16 und mit einem Eingang eines Slicers 20 mit variabler Schwelle verbunden, der einen Ausgang 34 für die erfassten Bits aufweist.
Der Slicer 20 mit variabler Schwelle umfasst einen Slicer oder Komparator 22 mit einem ersten Eingang 24 für ein Signal S_n von der Stufe 18 und einem zweiten Eingang 26 für eines von vier Schwellenniveaus, wie durch eine Schwellenniveauauswahlvorrichtung 28 ausgewählt, implementiert als ein 4-Stellung-Schalter mit den Stellungen P₁ bis P₄. Ein Ausgang des Slicers 22 ist mit zwei in Serie verbundenen 1-Bit-Verzögerungsstufen 30, 32 gekoppelt, wobei ein Ausgang 33 der Letzteren mit dem Ausgangsanschluss 34 verbunden ist. Das Bit B_n am Ausgang des Slicers 22 repräsentiert das aktuelle Bit, während die Bits B_n-1 und B_n-2 an den Ausgängen 31 bzw. 33 die zwei unmittelbar vorangehenden Bits sind, jeweils um ein Bitintervall bzw. zwei Bitintervalle verzögert. Die Werte dieser zwei unmittelbar vorangehenden Bits B_n-1, B_n-2 werden verwendet, um das spezielle Schwellenniveau T_n auszuwählen, das an den Eingang 26 des Slicers 22 anzulegen ist. Die folgende Wahrheitstabelle zeigt, wie die Binärwerte von B_n-1, B_n-2 die Position der Niveauauswahlvorrichtung 28 bestimmen.

B_n-2 B_n-1 Schaltstellung

1 1 P1

0 1 P2

1 0 P3

0 0 P4
Somit bestimmen die Werte der zwei Bits, die dem aktuellen Bit B_n vorangehen, das derzeitige Schwellenniveau.
Die Werte der Schwellenniveaus werden von einer Schwellenschätzstufe 36 bereitgestellt. Die Stufe 36 umfasst einen 4-Stellung-Schwellenauswahlschalter 38, der für eine bequeme Bezugnahme die Stellungen P₁ bis P₄ umfasst, die den Schwellenstellungen der Auswahlvorrichtung 28 entsprechen. Das Eingangssig nal am Schalter 38 umfasst das Signal S_n von der Integrations- und Ausgabestufe 18. Langzeitkonstanten-Integratoren 40 bis 43 weisen eine Zeitkonstante in der Größenordnung von 1.000 Bits oder größer auf, um die Auswirkungen von Störungen zu reduzieren, und sind jeweils zwischen den Stellungen P₁-P₁, P₂-P₂, P₃-P₃, P₄-P₄ der Stufen 36 und 28 angeschlossen, um jeweils die vier mittleren Schwellenniveaus L₁₁, L₀₁, L₁₀ bzw. bereitzustellen. Die vom Schalter 38 bestimmte Stellung wird auch durch die Werte der Bits B_n-2 und B_n-1 ausgewählt. Somit ist das Schwellenniveau, das an den Eingang 26 des Slicers 22 angelegt wird, auch das Niveau, das durch das Signal S_n aktualisiert wird.
Der Slicer 20 mit variabler Schwelle ist dafür ausgelegt, ein Merkmal digitaler Modulationstechniken, wie z. B. GFSK, zu zählen, in welchen das Ausgangsleistungsspektrum bandbegrenzt ist, um Einstrahlung in benachbarte Kanäle zu unterdrücken. Die konsequente Begrenzung der Frequenzabweichung aufgrund der Verwendung eines niedrigen Modulationsindex und einer Vormodulationsfilterung mit schmaler Bandbreite kann eine schwerwiegende ISI herrufen, gegenüber der nicht-kohärente Demodulationstechniken, wie z. B. die Diskriminatordetektion, besonders intolerant sind. In den Fällen von DECT und Bluetooth, die beide eine BT(Bandbreite – Bitperiode) = 0,5 aufweisen, und ferner Bluetooth bei dem niedrigsten spezifizierten Modulationsindex m gleich 0,28, weisen die heftigste ISI auf.
ISI bewirkt, dass das aktuelle Bit B_n durch benachbarte Bits beeinflusst wird. Für die GMSK-Modulation mit einer BT von 0,5 ist das vorangehende Bit B_n-1 dominant, wobei B_n-2 eine gewisse Auswirkung hat und B_n-3 eine sehr geringe Auswirkung hat. Für jede Bitentscheidung wird eine Slicer-Schwelle gewählt, die positiv ist, wenn die Nettoauswirkung von ISI, die durch die vorangehende Sequenz von Bits hervorgerufen wird, eine positive Verzerrung hervorruft, und negativ ist, wenn eine negative Verzerrung vorhanden ist. In 1 werden nur die letzten zwei vorangehenden Bits B_n-1 und B_n-2 benötigt, um Schwellen mit ausreichender Auflösung auszuwählen. Der Slicer 20 wählt eine Schwelle in Abhängigkeit davon, ob die letzten zwei erfassten Bits 11, 01, 10 oder 00 waren. Somit erfordert jede Bitentscheidung die Auswahl von einer von nur vier Schwellen.
Der Ausgang des digitalen Demodulators 14 ist eine zeitdiskrete Wellenform mit einer Amplitude, die die GFSK-modulierten Daten repräsentiert. In der Praxis wird das demodulierte Signal beispielsweise mit dem 20-fachen der Datenrate abgetastet, wobei jedes Bit aufgrund der ISI die benachbarten Bits überspreizt. Um diese Informationen zu analysieren, wird eine Integrationsfunktion verwendet, die eine Schätzung der Phasenänderung liefert, die von dem dominiert wird, was durch die letzten Bits hervorgerufen wird. Die Integrations- und Ausgabestufe 18 weist eine Haltefunktion auf, wodurch der Ausgang eines Integrators am Ende einer Periode von zwei Bits gehalten und anschließend zurückgesetzt wird. 2 zeigt das Augendiagramm eines demodulierten GMSK-Signals, während 3 den Ausgang eines Integrators zeigt, der dieses Signal integriert und alle zwei Bits (40 Abtastwerte) zurückgesetzt wird.
Die in 2 gezeigten Augenmuster wurden mittels einer idealen rauschfreien Simulation unter Verwendung eines Bluetooth-Empfängermodells mit m = 0,35 erzeugt. Es ist zu sehen, dass die in 3 gezeigte integrierte Wellenform einer begrenzten Anzahl von Pfaden folgt, in Abhängigkeit von der Markierung-Leerstelle-Sequenz. Bis zu einer ersten Ordnung gibt es sechzehn Kurven, die durch das aktuelle Bit B_n definiert werden, und mit weiter abnehmenden Beträgen durch die vorangehenden drei Bits B_n-1, B_n-2, B_n-3. Das leichte Verwischen der sechzehn Niveaus ist das Ergebnis noch früherer Bits. Die Pfade, die verfolgt werden, wenn die vorangehenden zwei Bits B_n-1 und B_n-2 jeweils gleich 1 sind, sind mit den gestrichelten Linien gezeigt und mit 1111, 0111, 1110 und 0110 bezeichnet. Um eine Bitentscheidung auszuführen und das aktuelle Bit B_n abzuleiten, wird der integrierte und gehaltene Wert mit einer Schwelle verglichen, die in Abhängigkeit von den vorangehenden zwei erfassten Bits gewählt wird. Die optimale Entscheidungsschwelle dafür, wenn beide Bits B_n-1 und B_n-2 gleich 1 sind, ist der Mittelwert (Durchschnitt) der vier integrierten und gehaltenen Werte, die für diese besondere Bitsequenz auftreten können. Dies liegt daran, dass bei dieser Schwelle die Signalpfadstrecke zwischen Markierung und Leerstelle gleich ist und somit keine Verzerrungen in Richtung Markierung oder Leerstelle vorhanden sind. in der Praxis entspricht diese Technik der Maximierung der Störtoleranz um ein Maß, das proportional zu den schraffierten Flächen A, B, C in 2 ist. Die anderen drei Entscheidungsschwellen können in ähnlicher Weise durch Mittelung der vier geeigneten Niveaus hergeleitet werden. Da eine Bitentscheidung bei jedem Bit erforderlich ist, sind in einer praktischen Ausführungsform zwei 2-Bit-Integrations- und Haltefilterfunktionen erforderlich, die jeweils nach alternierenden Bits zurückgesetzt werden.
Der Slicer 20 mit variabler Schwelle verarbeitet das Signal mit einem Langzeitkonstanten-Filter (dem Integrator). Dies trägt dazu bei, das Signal unter Verwendung eines Verfahrens zu sammeln, das besser ist als der herkömmliche Lösungsansatz der einfachen Abtastung des Signals mit der Datenrate. Der Integrator bringt ferner eine Einrichtung zur Reduktion starker Störungen ein. Wenn der Ausgang des Integrators durch die von den letzten zwei Bits hervorgerufene Frequenzänderung dominiert wird, hat der Integrator in der Tat die Intersymbolinterferenz übertrieben. Wenn folglich der Ausgang des Integrierens und Haltens mit einer einzelnen Nahe-Null-Schwelle (wie in einem Null-Schwelle-Slicer) verglichen wird, ergeben sich mehr Bitfehler. Wenn jedoch der Ausgang des Integrierens und Haltens tatsächlich mit mehreren Nicht-Null-Schwellen verglichen wird, in einer Weise, die die ISI kompensiert, ergibt sich insgesamt eine Leistungsverbesserung.
4 zeigt eine genauere Version eines Empfängers mit einem Slicer 20 mit variabler Schwelle, der die Schwellenwerte L₁₁, L₀₁, L₁₀ und L₀₀ unter Verwendung des aktuellen Bits B_n und der drei vorangehenden Bits B_n-1, B_n-2 und B_n-3 bestimmt, bestimmt, um den zu schätzenden Schwellenwert auszuwählen.
Im Vergleich zu 1 umfasst die Integrations- und Ausgabestufe 18 zwei alternierend zurückgesetzte Integrations- und Ausgabestufen 18A, 18B, die fähig sind, in jeder Bitperiode ein Signal bereitzustellen, wobei das Signal auf den digitalen Signalwerten über den zwei vorangehenden Bitperioden beruht. Ein Schalter 40 wird nach jeder Bitperiode gekippt, um alternierend die Ausgänge der Stufen 18A, 18B mit dem Eingang 24 des Slicers 22 zu verbinden.
Ein Haupttakt 42 liefert ein Taktsignal mit einer Frequenz, die ein Vielfaches der Bitrate ist. Eine Zeitsynchronisation des Taktsignals mit dem Ausgang des Demodulators 14 wird in einer Synchronisierungsstufe 44 bewerkstelligt. Die Stufe 44 ist mit einer bei jedem Bit kippenden Stufe 46 gekoppelt, die einem ersten Ausgang 48 aufweist, der mit dem Schalter 40 gekoppelt ist, sowie einen zweiten Ausgang 50, der mit einer alle zwei Bits zurückgesetzten Stufe 52 gekoppelt ist. Die Stufe 52 ist zuerst mit einem Rücksitzeingang der Integrations- und Ausgabestufe 18A gekoppelt, und zweitens mit einer Ein-Bit-Verzögerungsstufe 54, deren Ausgang mit einem Rücksetzeingang der Integrations- und Ausgabestufe 18B gekoppelt ist. Das Vorsehen der Verzögerungsstufe 54 ermöglicht den Stufen 18A und 18B, sich jede Bitperiode alternierend zurückzusetzen.
Der Slicer 20 mit variabler Schwelle ist in gewisser Hinsicht demjenigen ähnlich, der in 1 gezeigt ist. Um jedoch einen ausgewählten Schwellenwert auf der Grundlage des Mittelwertes des neuesten und der vorangehenden drei Bitwerte B_n, B_n-1, B_n-2, B_n-3 zu schätzen, sind drei 1-Bit-Verzögerungsstufen 30, 32, 56 in Serie mit dem Ausgang 23 des Slicers verbunden. Die Verzögerungsstufen 30, 32, 56 weisen Ausgänge 31, 33 bzw. 57 auf.
Wie in 1 gezeigt ist, werden die Werte der zwei Bits B_n-1, B_n-2, die dem aktuellen Bit vorausgehen, verwendet, um den Schwellenwert auszuwählen, der mit dem am Eingang 24 des Slicers 22 anliegenden Integrations- und Haltesignal zu vergleichen ist.
Nach jeder Bitentscheidung wird das letzte Integrations- und Haltesignal in eine von 16 Mittelwertschätzvorrichtungen eingegeben, die gemeinsam mit dem Bezugszeichen 60 bezeichnet sind, wobei deren Mittelwert aktualisiert wird. Die betreffende Mittelwertschätzvorrichtung wird mittels einer Entscheidungsstufe 58 auf der Grundlage des Wertes der letzten Bitentscheidung B_n und der drei vorangehenden Bitentscheidungen B_n-1, B_n-2 und B_n-3 ausgewählt. Über eine Zeitperiode erzeugen die Mittelwertschätzvorrichtungen 60 einen Mittelwert der Integrations- und Halteausgänge der sechzehn 4-Bit-Sequenzen. Die Zeitkonstante dieser 16 gleitenden Mittelwertschätzvorrichtungen 60 ist lang, in der Größenordnung von 1.500 Bits, was so gewählt ist, dass sich bei Vorhandensein von Störungen ein stabiler Wert ergibt und nur an irgendeine langsame Drift der Trägerfrequenz angeglichen wird.
Die vier Slicer-Schwellenwerte L₁₁, L₀₁, L₁₀ und L₀₀ sind jeweils der Mittelwert der geeigneten vier der sechzehn gemittelten Niveaus. In der Ausführungsform der 4 bestimmt der Wert der Bits B_n-1, B_n-2 in den Entsprechenden der sechzehn 4-Bit-Sequenzen, welcher der 4-Bit-Werte gemittelt wird. Bei Betrachtung der 4 wird klar, dass eine erste Summierungsstufe 62 ihre vier Eingänge von den *11*-Mittelwertschätzvorrichtungen ableitet, eine zweite Summierungsstufe 64 die *01*-Mittelwertschätzvorrichtungen verwendet, und in ähnlicher Weise die dritten und vierten Summierungsstufen 66, 68 jeweils die *10*- bzw. *00*-Schätzvorrichtungen verwenden. Die Division-durch-4-Stufen 72, 74, 76 und 78 leiten jeweils die Durchschnittswerte der ersten bis vierten Summierungsstufen 62 und 68 her und legen diese an die Langzeitkonstanten-Integrationsstufen 40 bis 43 an. Beim Hochfahren werden die Integrationsstufen 40 bis 43 mit Default-Schwellenwerten vorgeladen, die an einen Eingang 80 angelegt werden.
5 zeigt eine Simulation der sechzehn gemittelten Niveaus 1111 bis 0000 und die vier Entscheidungsniveaus 11, 01, 10 und 00, die aus den gemittelten Niveaus berechnet werden. Als Beispiel ist die Schwelle 11 = (1111 + 1110 + 0110 + 0111)/4. Diese Figur zeigt, dass die Schwellen linear mit dem Modulationsindex variieren.
Die mittels der Stufe 44 (4) eingerichtete Zeitsynchronisation ist wichtig, da sie genaue Integrationsstart- und Stopppunkte auszuwählen ermöglicht, so dass diese mit dem Beginn und dem Ende des in 2 gezeigten Augenmusters zusammenfallen, um die BER zu minimieren. In der Praxis wird eine Synchronisation unter Verwendung eines herkömmlichen Daten-Slicers und einer digitalen Phasenstarrschleifentechnik erreicht, die mittels der ersten Bits des Vorspanns arbeitet.
Um die Co-Kanal-Störerleistungsfähigkeit mit dem Slicer mit variabler Schwelle, der in den 1 und 4 gezeigt ist, zu verbessern, müssen die Integratoren intermittierend betrieben werden, wobei sie das Signal nur in der Mitte jedes der zwei Bits integrieren. Für die anderen Abtastwerte werden die Ausgänge der Integratoren konstant gehalten. Im Fall eines Überabtastungsverhältnisses von 20 haben empirische Tests gezeigt, dass die beste Co-Kanal-Abweisungsleistungsfähigkeit erreicht wurde, wenn die einzigen integrierten Ab tastwerte die zehnten, dreißigsten und einunddreißigsten Abtastwerte von vierzig Abtastwerten in einer 2-Bit-Periode waren. Die Auswahl von zwei Abtastwerten von dem später empfangenen Bit liefert eine Verzerrung zugunsten des Bits relativ zum früheren Bit.
In einer Variante der Auswahl von Abtastwerten werden die Abtastwerte zwischen 0% und 100% gewichtet, so dass unterschiedliche Kombinationen individuell gewichteter Abtastwerte verwendet werden können.
Mit Bezug auf die 6A, 6B und 6C kann gezeigt werden, dass abgesehen von Skalierungsunterschieden eine intermittierende Operation der Integratoren weitgehend dieselbe Integrations- und Haltewellenform (6C) liefert, wie sie bei einer kontinuierlichen Integration (6B) auftritt. Genauer zeigt 6A ein in den Slicer mit variabler Schwelle eingegebenes demoduliertes Signal. In den 6B und 6C sind die durchgezogenen Wellenformen die Ausgänge vom Integrator und die strichpunktierten Linien zeigen die Ausgänge von dem Integrator, der am Ende jeder 2-Bit-Periode gehalten wird. 6B bezieht sich auf die kontinuierliche Integration aller vierzig Abtastwerte der überabgetasteten 2-Bit-Wellenform, während sich 6C auf die intermittierende Integration der Abtastwerte 10, 30 und 31 bezieht.
Es besteht eine Konkurrenz zwischen dem Überabtastungsverhältnis (OSR) und der Leistungsfähigkeit des Slicers mit variabler Schwelle. Bei Fehlen eines Co-Kanal-Störers ist bei OSR = 20 die Leistungsfähigkeit des Slicers mit variabler Schwelle durch die Integration nur einer Auswahl von Abtastwerten nicht herabgesetzt, sie es jedoch bei einem niedrigeren OSR. Diese Beeinträchtigung beruht offensichtlich auf den erwünschten Co-Kanal-Signalen, die gemeinsam eine Schwebung hervorrufen und Oberwellen erzeugen, die mittels Aliasing zurückgeführt werden können, um mit dem erwünschten Signal weiter zu interferieren. Beispielsweise wurde festgestellt, dass eine Erhöhung des OSR von 10 auf 20 die Co-Kanal-Abweisung für Bluetooth um etwa 2 dB verbessert. Die Auswahl von Abtastwerten für die Integration kann für einen beliebigen Wert von OSR auf der Grundlage dieses Musters gewählt werden.
Eine variierende und unerwünschte Gleichspannung, die dem wahren demodulierten Signal überlagert ist, beeinträchtigt die Leistungsfähigkeit des Slicers mit variabler Schwelle. Eine solche unerwünschte Gleichspannung kann als Äquivalent zu einem Fehler der gewählten Slicer-Schwelle betrachtet werden. Dies kann ein besonderes Problem sein, wenn ein großer Träger-Versatz zu Beginn des Datenpaketes vorhanden ist, das übermittelt wird, da die optimalen Schwellenwerte verschieden von den Default-Werten sein können, die zu Beginn des beliebigen Pakets gewählt werden, und kann eine höhere BER hervorrufen, bis optimale Werte eingerichtet worden sind, wobei die höhere BER bewirken kann, dass ein komplettes Paket verloren geht.
7 zeigt eine Ausführungsform eines Empfängers, der fähig ist, eine genaue Gleichspannungsschätzung nach nur zwei empfangenen Bits bereitzustellen. Irgendeine Störung kann durch eine minimale Filterung beseitigt werden, wodurch ermöglicht wird, dass der Gleichspannungsversatzschätzwert einem schnell driftendem Träger folgt.
Der Kürze halber wird der Abschnitt der 7, der mit Bezug auf 4 beschrieben worden ist, nicht erneut beschrieben.
Die 4-Bit-Sequenz, die den sechzehn Mittelwertschätzvorrichtungen 60 zugeführt wird, wird auch an einen Nur-Lese-Speicher (ROM) 100 angelegt, der sechzehn Default-Werte auf einer Leitung 101 bereitstellt, um die Mittelwertschätzvorrichtungen beim Hochfahren zu initialisieren. Das demodulierte Signal, das über eine 2-Bit-Periode integriert worden ist, wird den Subtraktionsstufen 102, 104 zugeführt. Der Default-Wert für die bestimmte Sequenz, die durch den vom ROM zugeführten 4-Bit-Wert identifiziert wird, wird vom letzten integrierten und gehaltenen Wert in der Subtraktionsstufe 104 subtrahiert. Der Ausgang der Subtraktionsstufe umfasst einen Wert, der den Gleichspannungsversatz plus Störungen umfasst. Somit wurde der einzelne integrierte und gehaltene Wert verwendet, um eine Gleichspannungsversatzschätzung zu liefern, die vollkommen unabhängig von der Bitsequenz ist und nur durch Störungen beeinflusst wird. Der erste Gleichspannungsversatzwert ist nur zwei Bits nach dem ersten empfangenen Datenbit verfügbar, wobei nur eine anspruchslose Filterung erforderlich ist, um die Auswirkungen der Störungen zu beseitigen. Da nach jeder Bitentscheidung eine neue 4-Bit-Sequenz erzeugt wird, wird der letzte integrierte und gehaltene Wert vom geeigneten Default-Wert aus dem ROM 100 in der Subtraktionsstufe 104 subtrahiert, um die letzte Schätzung des Gleichspannungsversatzes zu erzeugen. Der Bitratenstrom von Gleichspannungsversatzschätzungen wird an eine Mittelungsstufe 106 angelegt, die die durchschnittliche Gleichspannungsschätzung über die letzten 25 Bits erlangt. Die durchschnittliche Gleichspannungsschätzung wird in einem Einzelpol-Tiefpassfilter 108 mit einer Bandbreite von 50 kHz gefiltert, um eine Gleichspannungsversatzschätzung mit beseitigten Störungen bereitzustellen. Der Gleichspannungsversatz wird in einem Speicher 110 gehalten und einem Eingang 112 einer Summierungsstufe 114 zugeführt. Ein zweiter Eingang 116 der Summierungsstufe 114 ist mit der Schwellenniveauauswahlvorrichtung 28 gekoppelt. Der Gleichspannungsversatz wird mit dem ausgewählten Schwellenwert kombiniert, wobei das Ergebnis an den Schwelleneingang 26 des Slicers 22 angelegt wird.
Die Gleichspannungsversatzschätzung aus dem Speicher 110 wird auch an die Subtraktionsstufe 102 angelegt, wo sie von integrierten und gehaltenen Werten subtrahiert wird, die den 16 Mittelwertschätzvorrichtungen 60 zugeführt werden. Die praktische Wirkung dieser Subtraktion ist, dass die vier Schwellenwerte, die ausgewählt worden sind, unter Verwendung von integrierten und gehaltenen Werten geschätzt werden, die durch den variierenden Gleichspannungsversatz unbeeinflusst sind und folglich auf stabile Werten einschwingen. Die vier Schwellenwerte sind unabhängig vom Gleichspannungsversatz und gleichmäßig um 0 beabstandet.
Der Vollständigkeit halber kann die im Speicher 110 gehaltene Gleichspannungsversatzschätzung alternativ verwendet werden, um eine AFC-Schleife zu steuern. Um dies zu bewerkstelligen, ist eine Umwandlungsstufe 118 vorgesehen, um die Gleichspannungsversatzschätzung in eine Frequenzversatzschätzung umzuwandeln, die verwendet werden kann, um einen (nicht gezeigten) Frequenzgenerator abzustimmen.
Die Gleichspannungsversatzschätzung kann für die Gleichspannungsversatzaufhebung verwendet werden, wobei die der Gleichspannungsversatzschätzung unterworfene AFC schneller ist als die Verzögerung durch den Empfänger und die AFC-Schleife, wodurch das Einschleppen einer bestimmten Form von Oszillation vermieden wird.
In einer nicht dargestellten Variante wird die Gleichspannungsversatzschätzung aus dem Speicher 110 vom integrierten und gehaltenen Signal S_n subtrahiert, wobei das Ergebnis an dem Eingang 24 des Bit-Slicers 22 angelegt wird, um mit einem ausgewählten Schwellenwert verglichen zu werden, der direkt am Eingang 26 des Bit-Slicers 22 angelegt wird. Folglich ist die Summierungsstufe 114 nicht erforderlich. Wenn das demodulierte Signal S_n mit subtrahierter Gleichspannungsversatzschätzung für die Aktualisierung der Mittelwertschätzvorrichtungen 60 verfügbar ist, ist die Subtraktionsstufe 102 nicht erforderlich.
In einer Verfeinerung der in 7 gezeigten Gleichspannungsversatz-Schätzschaltung wird eine Schätzung der Driftrate verwendet, um das Ansprechverhalten einer gleitenden Mittelwertfunktion mit variabler Länge von 200 bis 25 Bits zu variieren. Der Ausgang von der Subtraktionsstufe 104 wird einer weiteren Mittelungsstufe 120 zugeführt, die die durchschnittliche Gleichspannungsschätzung über 200 Bits erlangt. Diese durchschnittliche Gleichspannungsschätzung wird in einem Einzelpol-Tiefpassfilter 122 mit einer Bandbreite von 50 kHz gefiltert.
Die Ausgänge des Filters 108, 122 werden an die jeweiligen Pole eines Umschalters 124 angelegt, dessen Ausgang mit dem Speicher 110 gekoppelt ist.
Die Schätzung der Driftrate wird festgestellt, indem die gemittelte Gleichspannungsversatzschätzung aus dem Filter 108 in ein träges Tiefpassfilter 126 mit einer Bandbreite von 1 kHz weitergeleitet wird und eine Driftratenschätzung berechnet wird, indem der Filterausgang von der Gleichspannungsversatzschätzung in einer Subtraktionsstufe 128 subtrahiert wird. Eine Anzeige einer schnellen, einer langsamen oder einer Null-Drift wird von einer Stufe 130 bereitgestellt, die mit der Subtraktionsstufe 128 gekoppelt ist. Ein Ausgang 132 der Stufe 130 liefert ein Langsam/Schnell-Driftsignal an den Umschalter 124. Ferner liefert ein Ausgang 134 ein Drift/Nicht-Drift-Signal an den Speicher 110.
Wenn im Betrieb die Driftrate sehr gering ist oder konstant ist und die Driftrate unterhalb einer bestimmten gewählten Störschwelle liegt, wird die zu den vier Schwellen addierte Gleichspannungsversatzschätzung konstant gehalten. Dies stellt sicher, dass ein störungsfreies Signal zu den Schwellen addiert wird. Wenn jedoch die Drift als schnell erachtet wird, wird die Gleichspannungsversatzschätzung bestimmt, indem über 25 Bits unter Verwendung der Mittelungsstufe 106 gemittelt wird. Alternativ, wenn die Drift als langsam erachtet wird, wird die Gleichspannungsversatzschätzung bestimmt, indem über 200 Bits unter Verwendung der Mittelungsstufe 120 gemittelt wird. Die von der Stufe 130 getroffene Entscheidung steuert die Operation des Umschalters 124.
Die in 7 gezeigte Anordnung stellt sicher, dass die Gleichspannungsversatzschätzung auf eine schnelle Drift anspricht, jedoch genau und störungsfrei ist, wenn die Drift langsam ist.
In der vorliegenden Beschreibung und in den Ansprüchen schließt das Wort "ein" oder "eine", das einem Element vorangeht, nicht die Anwesenheit mehrerer solcher Elemente aus. Ferner schließt das Wort "umfassen" nicht die Anwesenheit anderer Elemente oder Schritte als die aufgelisteten auf.
Beim Lesen der vorliegenden Offenbarung sind für Fachleute andere Modifikationen offensichtlich. Solche Modifikationen können andere Merkmale betreffen, die beim Entwurf, bei der Herstellung und beim Gebrauch der Empfänger, die Slicer mit variabler Schwelle und Bauteile hierfür aufweisen, bereits bekannt sind, und die anstelle von oder zusätzlich zu den bereits hier beschriebenen Merkmalen verwendet werden können.

Claims

Verfahren zum Bestimmen des Wertes eines Signals, umfassend: Speichern (40 bis 43) einer Vielzahl einstellbarer Schwellenniveaus (L, L₀₁, L₁₀, L₀₀), Ableiten (14, 16, 18) eines demodulierten Bitraten-Stroms (Sn) von einem demodulierten Eingangssignal, Detektieren des Wertes eines aktuellen Bits in dem demodulierten Bitraten-Strom durch Vergleichen des demodulierten Bitraten-Stroms mit einem ausgewählten Schwellenniveau (T_n) aus der Vielzahl einstellbarer Schwellenniveaus in einem Bit-Slicer (22), wobei das ausgewählte Schwellenniveau aus der Vielzahl einstellbarer Schwellenniveaus unter Verwendung N zuvor detektierter Bits (i-1, i-2) ausgewählt wird, wobei N mindestens 2 beträgt, und Verwenden des demodulierten Bitraten-Stroms, der aktuell an den Bit-Slicer angelegt ist, zur Aktualisierung (60, 72, 40) des Werts des ausgewählten Schwellenniveaus aus der Vielzahl einstellbarer Schwellenniveaus, gekennzeichnet durch Speichern (100) einer Vielzahl Default-Schwellenwerte, Auswählen eines Default-Schwellenwertes aus der Vielzahl von Default-Schwellenwerten in Übereinstimmung mit einer Bitsequenz, die von mindestens den N zuvor detektierten Bits (i-1, i-2, i-3) und dem aktuellen detektierten Bit (i) gebildet wird, wie von dem Bit-Slicer bestimmt, Erhalten des demodulierten Bitraten-Stroms durch Integrieren (18A, 18B) des demodulierten Eingangssignals über mindestens zwei Bitperioden, Subtrahieren (104) des demodulierten Bitraten-Stroms vom ausgewählten Default-Schwellenwert aus der Vielzahl von Default-Schwellenwerten, um einen Schätzwert des aktuellen Gleichspannungsversatzes zu bilden, Ableiten (106, 108) eines Schätzwertes des mittleren Gleichspannungsversatzes aus dem Schätzwert des aktuellen Gleichspannungsversatzes und einer Vielzahl vorhergehender Schätzwerte des Gleichspannungsversatzes, und Verwenden des Schätzwertes des mittleren Gleichspannungsversatzes bei dem Detektieren des Wertes des aktuellen demodulierten Bits.
Verfahren nach Anspruch 1, dadurch gekennzeichnet dadurch, dass der mittlere Schätzwert des Gleichspannungsversatzes mit dem ausgewählten Schwellenwert der Vielzahl einstellbarer Schwellenwert kombiniert und an einen Schwellwerteingang (26) des Bit-Slicers (22) angelegt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schätzwert des mittleren Gleichspannungsversatzes mit dem demodulierten Bitraten-Strom kombiniert und an einen Signaleingang (24) des Bit-Slicers (22) angelegt wird.
Verfahren nach Anspruch 1, 2 oder 3, gekennzeichnet durch Subtrahieren (102) des Schätzwertes des mittleren Gleichspannungsversatzes vom demodulierten Bitraten-Strom, bevor das ausgewählte Schwellenwertniveau aus der Vielzahl einstellbarer Schwellenwertniveaus aktualisiert wird.
Verfahren nach einem der Ansprüche 1 bis 4, gekennzeichnet durch Schätzen (126, 128, 130) der Driftrate und Anpassen (124) der Empfindlichkeit des Schätzwertes des mittleren Gleichspannungsversatzes mit Bezug auf die geschätzte Driftrate.
Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch Überabtasten des demodulierten Signals mit einem Faktor M, wobei M eine ganze Zahl in der Größenordnung von 20 ist, und intermittierendes Integrieren mindestens eines Abtastwertes in der Nähe des Abtastwertes M/2 jeder der mindestens zwei Bitperioden, um den demodulierten Bitraten-Strom zu erzeugen, der mit dem ausgewählten Schwellenwert aus der Vielzahl von Schwellenwerten verglichen werden soll.
Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch Überabtasten des demodulierten Signals und Integrieren mindestens zweier Abtastwerte aus einer jünger vergangenen Bitperiode und mindestens eines Abtastwerts von einer vorangehenden Bitperiode, um den demodulierten Bitraten-Strom zu erzeugen, der mit dem ausgewählten Schwellenwert aus der Vielzahl von Schwellenwerten verglichen werden soll.
Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch Überabtasten des demodulierten Signals, Wichten der Abtastwerte und Integrieren der gewichteten Antastwerte, um den demodulierten Bitraten-Strom zu erzeugen, der mit dem ausgewählten Schwellenwertniveau aus der Vielzahl von Schwellenwertniveaus verglichen werden soll.
Empfänger, umfassend in Kombination: Mittel (40 bis 43) zum Speichern einer Vielzahl einstellbarer Schwellenwertniveaus (L₁₁, L₀₁, L₁₀, L₀₀), Mittel (14, 16, 18) zum Ableiten eines demodulierten Bitraten-Stroms (S_n) von einem demodulierten Eingangssignal, einen Bit-Slicer (22) zum Detektieren des Wertes eines aktuellen Bits im demodulierten Bitraten-Strom (S_n), wobei der Bit-Slicer einen Signaleingang für den demodulierten Bitraten-Strom und einen Schwellenniveau-Eingang (26) für ein ausgewähltes Schwellenniveau (T) aus der Vielzahl einstellbarer Schwellenniveaus in einem Bit-Slicer (22) umfasst, Mittel (28) zum Auswählen eines Schwellenniveau-Wertes aus der Vielzahl einstellbarer Schwellenniveaus unter Verwendung N zuvor detektierter Bits (i-1, i-2), wobei N mindestens 2 beträgt, und Mittel (60, 72, 40) zum Aktualisieren des Werts des ausgewählten Schwellenwerts aus der Vielzahl einstellbarer Schwellenniveaus unter Verwendung des demodulierten Bitraten-Stroms, der aktuell an den Bit-Slicer angelegt ist, gekennzeichnet durch Mittel (100) zum Speichern einer Vielzahl von Default-Schwellenwerten, Mittel (58) zum Auswählen eines Default-Schwellenwerts aus der Vielzahl von Default-Schwellenwerten in Übereinstimmung mit einer Bitsequenz, die durch mindestens die N vorher detektierten Bits (i-1, i-2, i-3, i) und das aktuell detektierte Bit (i), wie vom Bit-Slicer bestimmt, gebildet wird, Integriermittel (18A, 18B) zum Erlangen des demodulierten Bitraten-Stroms durch Integrieren des demodulierten Eingangssignals über mindestens zwei Bitperioden, Mittel (104) zum Subtrahieren des demodulierten Bitraten-Stroms vom ausgewählten Default-Schwellenwert aus der Vielzahl von Default-Schwellenwerten, um einen Schätzwert des aktuellen Gleichspannungsversatzes zu bilden, Mittel (106, 108) zum Ableiten eines Schätzwertes eines mittleren Gleichspannungsversatzes aus dem Schätzwert des aktuellen Gleichspannungsversat zes und einer Vielzahl vorangegangener Schätzwerte des Gleichspannungsversatzes, und Mittel (114) zum Verwenden des Schätzwertes des mittleren Gleichspannungsversatzes bei einer Detektion des Wertes des aktuellen demodulierten Bits.
Empfänger nach Anspruch 9, gekennzeichnet durch Mittel (114) zum Kombinieren des Schätzwertes des mittleren Gleichspannungsversatzes mit dem ausgewählten Schwellenniveau aus der Vielzahl einstellbarer Schwellenniveaus und Anlegen des kombinierten Signals an den Schwellenniveau-Eingang (26) des Bit-Slicers (22).
Empfänger nach Anspruch 9, gekennzeichnet durch Mittel zum Kombinieren des Schätzwertes des mittleren Gleichspannungsversatzes mit dem demodulierten Bitratenstrom und Anlegen des kombinierten Signals an den Signaleingang (24) des Bit-Slicers (22).
Empfänger nach Anspruch 9, 10 und 11, gekennzeichnet durch Mittel (126, 128, 130) zum Schätzen der Driftrate und Mittel (124) zum Einstellen der Empfindlichkeit des Schätzwertes des mittleren Gleichspannungsversatzes in Bezug auf die geschätzte Driftrate.
Empfänger nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass das Mittel zum Ableiten des demodulierten Bitraten-Stroms eine nichtkontinuierliche Integrate-and-Dump-Stufe (18) zum Integrieren des demodulierten Eingangssignals über mindestens zwei Bitperioden und Zuführen des Ergebnisses an den Signaleingang des Bit-Slicers und an das Mittel (102, 58, 60, 100, 60, 72, 40) zum Aktualisieren des Wertes des ausgewählten Schwellenwertes aus der Vielzahl einstellbarer Schwellenniveaus enthält.
Empfänger nach einem der Ansprüche 9 bis 13, gekennzeichnet durch Mittel (14) zum Überabtasten des demodulierten Signals um einen Faktor M, wobei M eine ganze Zahl in der Größenordnung von 20 ist, und Mittel (18A, 18B) zum intermittierenden Integrieren mindestens eines Abtastwertes in der Nähe des Abtastwertes M/2 aus jeder von mindestens 2 der vorbestimmten Anzahl Bitratenperioden, um den demodulierten Bitratenstrom zu erzeugen, der mit dem ausgewählten Schwellenwert aus der Vielzahl einstellbarer Schwellenwerte verglichen werden soll.
Empfänger nach einem der Ansprüche 9 bis 13, gekennzeichnet durch Mittel (14) zum Überabtasten des demodulierten Signals, Mittel zum Wichten der erhaltenen Abtastwerte und durch Integriermittel (18A, 181B) zum Integrieren der gewichteten Abtastwerte, um das demodulierte Signal zu erzeugen, das mit dem ausgewählten Schwellenwert aus der Vielzahl einstellbarer Schwellenwerte verglichen werden soll.