JP5168799B2 - インタフェース回路 - Google Patents
インタフェース回路 Download PDFInfo
- Publication number
- JP5168799B2 JP5168799B2 JP2006055304A JP2006055304A JP5168799B2 JP 5168799 B2 JP5168799 B2 JP 5168799B2 JP 2006055304 A JP2006055304 A JP 2006055304A JP 2006055304 A JP2006055304 A JP 2006055304A JP 5168799 B2 JP5168799 B2 JP 5168799B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock signal
- reference voltage
- circuit
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
101 第1のフリップフロップ回路
102 第2のフリップフロップ回路
103 送信バッファ
104 送信データ
105 検出部
106 遅延調整部
108 分配部
112 入力バッファ
113 第3のフリップフロップ回路
116、125 受信データ
135 上側トランジスタ
139 下側トランジスタ
142 セレクタ
143 線路
144 固定遅延回路
Claims (3)
- クロック信号を入力して複数系統に分配するクロック信号分配手段と、
このクロック信号分配手段によって送信側用に分配された送信側クロック信号に同期して2値データを送信するデータ送信手段と、
このデータ送信手段によって送信される2値データを構成する各データの1クロック経過後の論理状態および2クロック経過後の論理状態の変化が“0”から“0”、“0”から“1”、“1”から“0”あるいは“1”から“1”のいずれの状態であるかを前記送信側で逐次検出する変化態様検出手段と、
前記データ送信手段の送信したデータを受信側で受信するデータ受信手段と、
このデータ受信手段の受信したデータを前記受信側で所定の基準電圧を用いて2値化する受信側2値化手段と、
前記受信側に設けられ、この受信側2値化手段が2値化を行う際の前記基準電圧を、前記変化態様検出手段の検出した変化態様に対応して変動させる基準電圧変動手段と、
前記送信側クロック信号と同一周波数で前記クロック信号分配手段によって受信側に分配された受信側クロック信号を2つの線路に分岐する分岐手段と、この分岐手段で分岐された一方の線路の受信側クロック信号をゼロでない所定の固定量だけ遅延させる固定遅延回路と、この固定遅延回路から出力される受信側クロック信号と前記分岐手段で分岐された他方の線路の受信側クロック信号のいずれか一方を選択するセレクタと、前記変化態様検出手段の検出結果としての論理状態の変化が“0”から“0”あるいは“1”から“1”に変化するときには前記固定遅延回路から出力される受信側クロック信号を選択させ、“0”から“1”、“1”から“0”に変化するときには前記分岐手段で分岐された他方の線路の受信側クロック信号を選択させるセレクタ制御手段とからなる遅延調整手段と、
前記基準電圧変動手段によって変動させた基準電圧を基にして前記受信側2値化手段によって2値化した後のデータを前記遅延調整手段から出力される受信側クロック信号に同期して取り込むデータ取り込み手段
とを具備することを特徴とするインタフェース回路。 - 前記変化態様検出手段は、前記1クロック経過後の論理状態と前記2クロック経過後の論理状態の論理積をとる2入力アンド回路と、前記1クロック経過後の論理状態と前記2クロック経過後の論理状態のノアをとる2入力ノア回路を備え、前記基準電圧変動手段は、前記2入力アンド回路の出力の論理状態に応じてオン・オフする第1のスイッチと、前記2入力ノア回路の出力の論理状態に応じてオン・オフする第2のスイッチと、これら第1および第2のスイッチと接続され、これらのスイッチのオン・オフの組み合わせによって分圧点の電圧を変化させる抵抗回路を備えることを特徴とする請求項1記載のインタフェース回路。
- 前記変化態様検出手段は、前記1クロック経過後の論理状態と前記2クロック経過後の論理状態の排他論理和をとる排他論理和回路を備えることを特徴とする請求項1記載のインタフェース回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006055304A JP5168799B2 (ja) | 2006-03-01 | 2006-03-01 | インタフェース回路 |
US11/711,750 US7439879B2 (en) | 2006-03-01 | 2007-02-28 | Interface circuit and binary data transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006055304A JP5168799B2 (ja) | 2006-03-01 | 2006-03-01 | インタフェース回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007235623A JP2007235623A (ja) | 2007-09-13 |
JP5168799B2 true JP5168799B2 (ja) | 2013-03-27 |
Family
ID=38471003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006055304A Expired - Fee Related JP5168799B2 (ja) | 2006-03-01 | 2006-03-01 | インタフェース回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7439879B2 (ja) |
JP (1) | JP5168799B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090167380A1 (en) * | 2007-12-26 | 2009-07-02 | Sotiriou Christos P | System and method for reducing EME emissions in digital desynchronized circuits |
KR102665270B1 (ko) * | 2016-11-09 | 2024-05-13 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
KR102438991B1 (ko) | 2017-11-28 | 2022-09-02 | 삼성전자주식회사 | 메모리 장치 및 그것의 동작 방법 |
CN108563278B (zh) * | 2018-07-03 | 2020-05-12 | 北京华大九天软件有限公司 | 一种降低参考电压缓冲电路功耗的方法及电路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0681162B2 (ja) * | 1984-03-31 | 1994-10-12 | 日本電信電話株式会社 | デ−タ判定回路 |
EP0804016B1 (en) * | 1992-06-22 | 2001-11-07 | Fujitsu Limited | Method and apparatus for reading image of image scanner-reader |
JPH07154381A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | データ転送装置 |
JP3322057B2 (ja) * | 1995-02-28 | 2002-09-09 | 松下電器産業株式会社 | Edtv2信号処理装置 |
JP3707835B2 (ja) * | 1995-08-10 | 2005-10-19 | 株式会社東芝 | 光ディスク装置 |
JP3179330B2 (ja) | 1996-02-28 | 2001-06-25 | 日本電気株式会社 | インタフェース回路 |
DE19738362B4 (de) * | 1997-09-02 | 2006-11-02 | Siemens Ag | Schaltungsanordnung und Verfahren zur Minimierung von Bitfehlern |
EP1330066A2 (de) * | 1997-10-25 | 2003-07-23 | Alcatel | Entzerrerschaltung für digital übertragene Signale |
GB0100202D0 (en) * | 2001-01-04 | 2001-02-14 | Koninkl Philips Electronics Nv | Receiver having a variable threshold slicer stage and a method of updating the threshold levels of the slicer stage |
US7142621B2 (en) * | 2001-10-26 | 2006-11-28 | International Business Machines Corporation | Method and circuit for recovering a data signal from a stream of binary data |
-
2006
- 2006-03-01 JP JP2006055304A patent/JP5168799B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-28 US US11/711,750 patent/US7439879B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007235623A (ja) | 2007-09-13 |
US20070205926A1 (en) | 2007-09-06 |
US7439879B2 (en) | 2008-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4937609B2 (ja) | 出力バッファ回路と差動出力バッファ回路並びに伝送方法 | |
US9355054B2 (en) | Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links | |
US8803583B2 (en) | Polyphase clock generator | |
EP2726951A2 (en) | Configurable multi-dimensional driver and receiver | |
US8169247B2 (en) | Multiphase clock generation circuit | |
JPWO2006038346A1 (ja) | 信号出力回路 | |
EP0687399B1 (en) | BiCMOS differential delay element with constant pulse width | |
JP5168799B2 (ja) | インタフェース回路 | |
US7557602B2 (en) | Pre-emphasis circuit including slew rate controllable buffer | |
KR20100077751A (ko) | 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 | |
US7920014B2 (en) | Semiconductor integrated circuit device | |
JP2001186112A (ja) | データ抽出回路およびデータ抽出システム | |
US7961000B1 (en) | Impedance matching circuit and method | |
US20050285636A1 (en) | Clock switching circuit | |
US10972317B2 (en) | Device and method for data reception | |
KR100380776B1 (ko) | 동작 속도에 기초하여 지연량을 설정하는 신호 전송 장치 | |
US20070288781A1 (en) | Low power mode unipolar current/voltage mode interface | |
US7492199B2 (en) | Fully synchronous DLL with architected update window | |
JP2009005029A (ja) | 電子回路装置 | |
JP5257493B2 (ja) | 出力バッファ回路 | |
US6931560B1 (en) | Programmable transmit SCSI equalization | |
JP4387410B2 (ja) | 周期符号化済信号用の受信機 | |
JP3246443B2 (ja) | 同期式バッファ回路及びこれを用いたデータ伝送回路 | |
KR20240084375A (ko) | 멀티 레벨 신호를 생성하는 송신 장치 및 이를 포함하는 신호 송수신 시스템 | |
JP2008042501A (ja) | 電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121025 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121101 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5168799 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |