KR100380776B1

KR100380776B1 - 동작 속도에 기초하여 지연량을 설정하는 신호 전송 장치

Info

Publication number: KR100380776B1
Application number: KR10-2001-0003086A
Authority: KR
Inventors: 나까무라다꾸지
Original assignee: 엔이씨 일렉트로닉스 코포레이션
Priority date: 2000-01-24
Filing date: 2001-01-19
Publication date: 2003-04-18
Also published as: US20010009386A1; JP2001203763A; EP1120941A2; KR20010076371A; EP1120941A3; US6583649B2; SG99335A1

Abstract

동작 속도에 기초하여 지연량을 설정하기 위한 신호 전송 장치가 개시되어 있다. 병렬로 전송된 복수의 구형파 신호들 중 적어도 일부는 서로 상이한 시간 동안 복수의 신호 지연 수단에 의해 개별적으로 지연되어 잡음의 발생을 방지한다. 이때에, 복수의 신호 지연 수단의 지연 시간은 구형파 신호로서 디지털 데이타를 출력하는 디지털 회로의 동작 속도에 기초하여 시간 가변 수단에 의해 설정된다.

Description

동작 속도에 기초하여 지연량을 설정하는 신호 전송 장치{SIGNAL TRANSMISSION APPARATUS FOR SETTING DELAY AMOUNT BASED ON OPERATIONAL SPEED}

본 발명은 상승 및 하강 에지가 실질적으로 동시에 발생할 수 있는 복수의 구형파 신호를 전송하기 위한 신호 전송 장치, 이 신호 전송 장치를 포함하는 데이타 처리 장치에 관한 것이다.

현재, 다양한 데이타 처리를 수행하기 위한 데이타 처리 장치는 많은 분야에서 활용되고 있다. 그러한 데이타 처리 장치는 필요한 성능 또는 사용 환경에 따라 다양한 형태로 구성된다. 예를 들면, IC(Integrated Circuit)를 포함하는 데이타 처리 장치가 특정 용도로 이용되는 경우, 데이타 처리 장치에는 특유의 회로 장치가 ASIC(Application Specific IC)로서 결합될 수 있다.

그러한 IC는 통상적으로 디지털 회로로 구성되지만, 아날로그 회로를 포함할 수도 있다. 이 경우, 디지털 회로가 디지털 처리를 행하고 아날로그 회로가 아날로그 처리를 행하기 때문에, 디지털 동작과 아날로그 동작 양측의 이점을 활용할 수 있다.

그러나, 디지털 회로가 구형파 신호를 디지털 데이타로서 생성할 때, 상승 및 하강 에지는 복수의 구형파 신호에서 동시에 발생할 수 있다. 복수의 구형파 신호에서 상승 또는 하강 에지의 동시 발생은 아날로그 회로에 영향을 미치기 쉬운 많은 잡음을 생성한다.

그러한 문제의 해결을 목적으로 한 장치는 예를 들면 일본 특허 공개 공보 평9-23148호에 개시되어 있다. 도 1은 공보에 개시되어 있는 종래의 신호 전송 장치의 구성을 나타낸다.

이 종래의 신호 전송 장치(100)은 예를 들면 복수의 신호 전송 수단으로서 5개의 신호 전송 경로들(101)∼(105)을 포함한다. 신호 전송 경로들(101)∼(105) 각각은 구형파 신호를 전송한다. 이들 신호의 상승 및 하강 에지는 실질적으로 동시에 발생할 수 있다.

신호 전송 경로(101)는 하나의 간단한 신호 배선으로 구성되지만, 신호 전송 경로들(102, 105)은 지연 회로(117)에 접속된다. 선정된 시간 주기 동안 지연 회로(117)에 의해 지연된 신호들은 각각의 선택기들(107)∼(110) 중 한 단자에 공급되고 상이한 지연 시간을 갖는 4개의 지연 회로들(112)∼(115)에 공급된다. 지연 회로들(112)∼(115)에 의해 지연된 신호들은 각 선택기들(107)∼(110)의 타단에 공급된다.

각각의 선택기들(107)∼(110)은 지연 회로(117)로부터의 신호 또는 관련된 지연 회로로부터의 신호 중 어느 하나를 선택하고 출력한다. 신호 전송 경로들(101)∼(105)은 그 입력 단자들 근방에 스위칭 제어 회로(116)에 접속되며, 이 스위칭 제어 회로(116)은 선택기들(107)∼(110)의 제어 단자에 차례로 접속된다.

스위칭 제어 회로(116)는 상승 및 하강 에지가 신호 전송 경로들(101)∼(105)을 통하여 전송된 5개의 구형파 신호와 동시에 발생하는 구형파 신호를 카운트하여 만일 카운트가 소정 임계치를 초과할 경우 선택기들(107)∼(110)이 관련 지연 회로로부터의 신호를 선택하도록 제어한다.

각 신호 전송 경로들(102)∼(105)에 삽입된 동일한 지연 시간을 갖는 지연 회로들(117)은 스위칭 제어 회로(116)와 선택기들(107)∼(110)의 동작에 필요한 시간동안 구형파 신호를 지연시키기 위한 것이다.

전술된 종래의 신호 전송 장치(100)에서, 신호 전송 경로들(101)∼(105)은 각각 구형파 신호를 전송한다. 전송시, 신호 전송 경로(101)는 지연없이 구형파 신호를 전송하지만, 신호 전송 경로(102)∼(105)는 신호들을 필요에 따라 지연한 후 구형파 신호를 전송한다.

다음으로, 종래의 신호 전송 장치(100)의 동작이 기술된다.

구형파 신호가 각각의 신호 전송 경로들(101)∼(105)을 통하여 전송될 때, 스위칭 제어 회로(116)는 신호의 상승 및 하강 에지의 동시 발생의 회수를 카운트한다. 만일 카운트된 회수가 소정 임계치 이하인 경우, 스위칭 제어 회로(116)는 선택기들(107)∼(110)이 지연 회로들(112)∼(115)이 삽입되지 않은 일반적인 경로를 선택할 수 있게 한다. 따라서, 구형파 신호들은 지연 회로들(112)∼(115)에 의해 지연됨 없이 신호 전송 경로들(102)∼(105)을 통해 전송된다.

그러나, 만일 5개의 구형파 신호에서 상승 및 하강 에지의 동시 발생의 회수가 선정된 임계치를 초과한다면, 스위칭 제어 회로(116)는 선택기들(107)이 지연 회로들(112)∼(115)이 삽입되어 있는 경로를 선택하게 한다.

신호 전송 경로들(102)∼(105)에서 각각의 구형파 신호들은 상이한 시간 동안 지연 회로들(112)∼(115)에 의해 지연된다. 이는 복수의 구형파 신호들에서 상승 및 하강 에지가 상이한 타이밍에 발생되게 함으로써, 많은 신호들의 동시 상승및 하강으로 인한 잡음 발생을 방지한다.

전술된 신호 전송 장치(100)에 구형파 신호를 출력하는 일부 디지털 회로들과 신호 전송 장치(100)로부터의 구형파를 수신하는 일부 디지털 회로들은 동작 속도의 설정을 전환할 수 있게 한다.

그러나, 전술된 종래의 신호 전송 장치(100)에서, 지연 회로(117)는 신호 전송 경로들(102)∼(105)에 중첩되기 때문에, 구형파 신호들 각각은 스위칭 제어 회로(116)와 각각의 선택기들(107)∼(110)의 동작에 무관하게 소정 시간 동안 지연 회로(117)에 의해 항상 지연된다. 게다가, 지연 회로(117)의 지연 시간이 고정되어, 종래의 신호 전송 장치(100)는 디지털 회로의 동작 속도의 설정의 스위칭에 적절하게 대응할 수 없게 된다.

예를 들면, 신호 전송 장치(100)에서 지연 시간이 디지털 회로의 저속 동작에 대응하도록 설계되면, 디지털 데이타의 전송은 디지털 회로가 고속으로 동작할 때 불필요하게 지연될 것이다. 한편, 신호 전송 장치(100)의 지연 시간이 디지털 회로의 고속 동작에 적용되면, 지연 디지털 데이타의 동작은 디지털 회로가 저속으로 동작할 때 지연될 것이다.

전술된 문제에 비추어, 본 발명의 목적은 잡음 발생을 방지하기 위해 적어도 복수의 구형파 신호들 중 일부 신호들이 상이한 시간 동안 지연될 때, 디지털 회로의 동작 속도에 적합한 지연 시간을 설정할 수 있는 신호 전송 방법 및 장치를 제공하는 것이다.

본 발명에 따른 신호 전송 장치는 복수의 신호 전송 수단, 복수의 신호 지연 수단 및 시간 가변 수단을 포함한다. 상기 신호 전송 장치를 사용함으로써, 복수의 신호 전송 수단이 각기 구형파 신호를 전송할 때, 이들 구형파 신호들의 상승 또는 하강 에지들은 실질적으로 동시에 발생할 수도 있으며, 복수의 신호 전송 수단에 의해 전송된 복수의 구형파 신호의 적어도 일부는 상이한 시간 동안 신호 지연 수단에 의해 지연된다. 따라서, 많은 구형파 신호들의 동시 상승 또는 하강으로 인한 잡음 발생은 방지된다. 또한, 각 복수의 신호 지연 수단의 지연 시간은 디지털 데이타를 구형파 신호로서 출력하는 디지털 회로의 동작 속도에 기초하여 시간 가변 수단에 의해 설정된다.

본 발명의 다른 관점에서, 복수의 신호 지연 수단 각각은 소정 개수의 지연 회로들을 포함하고, 시간 가변 수단은 선정된 개수의 지연 회로들 중 하나의 지연 회로를 각기 선택하는 복수의 선택기들을 포함할 수 있다. 이러한 배열은 복수의 신호 지연 수단 각각의 지연 시간을 가변적으로 설정할 수 있게 한다.

본 발명의 다른 관점에서, 복수의 신호 지연 수단들 각각은 지연없이 상기 구형파 신호를 전송하기 위한 하나의 직통 경로를 더 포함하고, 상기 시간 가변 수단의 상기 선택기는 복수의 신호 지연 수단 각각의 지연 회로에 부가하여 직통 경로를 선택할 수 있다. 이 경우, 시간 가변 수단의 선택기가 복수의 신호 지연 수단 각각의 직통 경로 또는 복수의 지연 회로들 중 하나를 선택하기 때문에, 구형파 신호는 직통 경로가 선택될 때 지연없이 전송된다.

본 발명의 데이타 처리 장치는 본 발명의 디지털 회로, 아날로그 회로 및 신호 전송 장치를 포함한다. 디지털 회로는 디지털 데이타로 데이타 처리를 행하고, 아날로그 회로는 아날로그 데이타로 데이타 처리를 행한다. 디지털 회로는 복수의 구형파 신호들을 디지털 데이타로서 생성하고, 상기 신호들을 본 발명의 신호 전송 장치에 출력하기 때문에, 신호 전송 장치에 의해 전송된 복수의 구형파 신호의 적어도 일부는 상이한 시간 동안 각기 지연된다. 이점에서, 디지털 회로는 신호 전송 장치의 시간 가변 수단으로 시간 설정을 제어하기 때문에, 신호 전송 장치에 의한 신호 전송의 지연 시간은 구형파 신호를 생성하는 디지털 회로에 의해 제어된다.

본 발명의 다른 특징에서, 디지털 회로는 동작 속도를 가변적으로 설정하기 위한 속도 가변 수단과 이 속도 가변 수단에 의해 설정된 동작 속도에 기초하여 속도 가변 수단으로 시간 설정을 제어하기 위한 설정 제어 수단을 포함할 수 있다.

이 경우, 속도 가변 수단은 디지털 회로의 동작 속도를 설정하고, 설정 제어 수단은 속도 가변 수단에 의해 설정된 동작 속도에 기초하여 시간 가변 수단으로 시간 설정을 제어한다.

본 발명에서 참조되는 다양한 수단은 다양한 형태, 예컨대 전용 하드웨어, 프로그램을 통한 적절한 기능이 제공된 컴퓨터, 적절한 프로그램을 이용하여 컴퓨터 내에 구현된 기능들, 이들의 조합 등이 구현될 수 있다는 것에 유의하여야 한다.

본 발명의 전술된 그리고 다른 목적, 특징 및 이점들은 본 발명의 예들이 도시된 첨부 도면들을 참조하여 다음 설명으로부터 명백하게 될 것이다.

도 1은 종래의 신호 전송 장치 구성의 일례를 나타낸 회로도.

도 2는 데이타 처리 장치의 구성을 나타내는 블럭도.

도 3은 본 발명의 일 실시예의 신호 전송 장치의 구성을 나타낸 블럭도.

도 4a, 도 4b 및 도 4c는 구형파 신호들과 잡음간의 관계를 나타낸 타이밍도.

<도면의 주요 부분에 대한 부호의 설명>

200 : 신호 전송 장치

201∼204 : 신호 전송 경로

205∼207 : 선택기

208∼210 : 지연 회로

300 : 데이타 처리 장치

301, 302 : 디지털 회로

303 : 아날로그 회로

304 : 전원 회로

도 2를 참조하면, 본 실시예의 데이타 처리 장치(300)의 일부로서 구성된 본 발명의 신호 전송 장치(200)가 나타나 있다. 데이타 처리 장치(300)는 예를 들면, ASIC으로서 구성된 단일 LSI 칩으로 이루어졌으며, 신호 전송 장치(200), 한쌍의 디지털 회로들(301)과 (302), 하나의 아날로그 회로(303), 전원 회로(304) 등을 구비한다.

전원 회로(304)는 회로들(301)∼(303)에 구동 전력을 공급하기 위한 전원 라인(도시되지 않음)을 통하여 디지털 회로들(301, 302)과 아날로그 회로(303)에 접속된다.

한쌍의 디지털 회로들(301, 302)은 신호 전송 수단으로서 기능하는 4개의 신호 전송 경로들(201)∼(204)로부터 신호 전송 장치(200)을 통해 서로 접속된다. 한쌍의 디지털 회로들(301)과 (302)은 신호 경로들(305)을 통해 아날로그 회로(303)에 접속된다.

디지털 회로들(301)과 (302)는 디지털 데이타로 데이타 처리를 행하는 반면에, 아날로그 회로(303)는 아날로그 데이타로 데이타 처리를 행한다. 그러한 디지털 회로들(301, 302)과 아날로그 회로(303)는 필요에 따라 서로 다양한 데이타를 교신한다.

디지털 회로(301)는 예를 들면 디지털 처리로 구형파 신호를 포함하는 디지털 데이타를 생성하여 신호 전송 경로들(201)∼(204)에 데이타를 출력한다. 신호 전송 장치(200)는 신호 전송 경로들(201)∼(204)을 통하여 디지털 회로(302)에 구형파 신호를 전송한다.

본 실시예의 신호 전송 장치(200)에서, 도 3에 나타난 바와 같이, 신호 전송 경로(201)는 간단한 직통 경로에 의해 형성되고 있지만, 추가의 4개의 신호 전송 경로들은 각각의 신호 전송 경로들(202)∼(204)에 접속되며, 이 신호 전송 경로들(202)∼(204) 각각은 5개로 분리되어 있고 시간 가변 수단인 각각의 선택기들(205)∼(207)에 의해 5개의 경로들 중 어느 하나가 선택된다.

예를 들면, 선택기(205)에 접속된 5개의 신호 전송 경로들(202)은 단순한 직통 경로를 포함하는 제1 경로와 신호 지연 수단인 지연 회로들(208)이 개별적으로 삽입되는 제2 내지 제5 경로를 포함한다. 동일 구조는 지연 회로들(209)와 (210)이 각기 제5 추가 경로들 중 4개에 삽입되는 신호 전송 경로들(203)과 (204)에 적용된다.

신호 전송 경로들(202)∼(204)에서 선택기들(205)∼(207) 각각은 이들에 접속된 4개의 지연 회로들(208, 209, 210)로부터 4개의 추가 경로들과 직통 경로들 중 하나를 선택한다. 지연 회로들(208, 209, 210)의 지연 시간은 신호 전송 경로들(202)∼(204)에서 선택기들(205)∼(207)에 의해 동시에 선택된 3개의 경로들 중에서 상이하며, 각 선택기들(205)∼(207)에 접속된 4개의 경로들에서도 상이하다.

그러한 지연 시간은 예를 들면, 신호 전송 경로(202)의 제1 지연 회로(208)가 1(msec), 신호 전송 경로(203)의 제1 지연 회로(209)가 2(msec), 신호 전송 경로(204)의 제1 지연 회로(210)가 3(msec), 신호 전송 경로(202)의 제2 지연 회로(208)가 2(msec), 신호 전송 경로(203)의 제2 지연 회로(209)가 4(msec), 신호전송 경로(204)의 제2 지연 회로(210)가 6(msec) 등으로 설정된다.

본 실시예의 데이타 처리 장치(300)에서, 디지털 회로들(301)과 (302)는 동작 속도를 다양하게 설정하기 위한 속도 가변 수단인 속도 가변 기능을 포함한다. 또한, 디지털 회로(301)는 설정된 속도에 기초하여 제어 라인(211)을 통하여 선택기들(205)∼(207)에 의해 선택된 경로들을 전환하고 세팅하기 위한 설정 제어 수단인 설정 제어 기능을 포함한다.

전술된 구성에서, 본 실시예의 데이타 처리 장치(300)에서, 전원 회로(304)는 구동 전력을 회로들(301)∼(303)에 공급하고, 디지털 회로(301, 302)에 의한 디지털 처리와 아날로그 회로(303)에 의한 아날로그 처리를 행한다.

아날로그 회로(303)는 특성적으로 잡음에 영향을 받기 쉬우며, 신호 경로(305)를 통하여 디지털 회로들(301, 302)에 접속되고, 전원 회로(304)는 만일 디지털 회로들(301, 302)의 동작으로 인해 잡음이 발생한다면 오기능을 유발할 수도 있다.

동작 속도의 가변 설정은 디지털 회로들(301, 302)이 적절한 최적 속도로 동작할 수 있게 한다. 디지털 회로(301)는 다양한 속도로 동작하며 서로 병렬인 복수의 구형파 신호를 디지털 데이타로서 디지털 회로(302)에 전송하며, 이 디지털 회로의 상승 에지는 도 4a에 나타난 바와 같이 동시에 발생할 수도 있다.

복수의 구형파 신호의 상승 에지의 동시 발생은 아날로그 회로(303)의 오기능을 유발하는 잡음을 생성할 수도 있다. 그러나, 본 실시예의 데이타 처리 장치(300)에서, 신호 전송 장치(200)는 도 4b와 도 4c에 나타난 바와 같이 4개의구형 신호들의 상승 에지를 구별되게 할 수 있다.

보다 구체적으로, 디지털 회로(301)의 동작 속도가 설정될 때, 디지털 회로(301)는 이 디지털 회로(301)의 설정 속도에 기초하여 신호 전송 장치(200)내의 선택기들(205)∼(207)에 의해 선택된 경로들을 스위칭하도록 제어한다. 예를 들면, 디지털 회로(301)의 동작 속도가 "최대"로 설정된다면, 선택기들(205)∼(207)은 지연 회로들(208)∼(210)이 존재하지 않는 직통 경로를 선택하기 때문에, 디지털 데이타의 구형파 신호들은 지연없이 전송된다.

이와는 대조적으로, 디지털 회로(301)의 동작 속도가 "최소"로 설정되는 경우에는, 선택기들(205)∼(207)은 각기 "최대" 지연 시간을 갖는 지연 회로들(208)∼(210)을 선택한다. 이 경우에, 도 4b에 나타난 바와 같이, 4개의 구형파 신호들 중 3개의 신호는 상이한 시간 동안 큰 폭으로 지연된다. 결과적으로, 디지털 데이타의 전송은 크게 지연되지만, 잡음 발생은 최소화된다.

만일 디지털 회로(301)의 동작 속도가 "중간"으로 설정된다면, 선택기들(205)∼(207)은 각기 "중간" 지연 시간을 갖는 지연 회로들(208)∼(210)을 선택한다. 이 경우, 도 4c에 나타난 바와 같이, 4개의 구형파 신호들 중 3개의 신호는 상이한 시간 동안 적당하게 지연된다. 결과적으로, 디지털 데이타의 전송은 약간의 잡음 발생으로 약간 지연된다.

본 실시예의 신호 전송 장치(200)는 신호들이 복수의 신호 전송 경로들(201)∼(204)을 통하여 전송될 때, 각기 상이한 시간 동안 종래의 신호 전송 장치(100)와 유사하게 상술한 바와 같이 상승 에지가 실질적으로 동시에 발생하는 복수의 구형파 신호들 중 적어도 일부를 지연시킨다. 이는 많은 구형파 신호들의 동시 발생되는 상승 에지로 인해 잡음 발생을 방지함으로써, 아날로그 회로(303)의 오기능을 방지할 수 있다.

또한, 본 실시예의 데이타 처리 장치(300)에서, 디지털 회로들(301, 302)의 동작 속도는 가변적으로 설정되어, 이들 사이에 복수의 구형파 신호로서 서로 병렬인 신호 전송 장치(200)를 통하여 디지털 데이타를 전송한다.

디지털 회로(301)는 디지털 회로(301)의 동작 속도에 따라 신호 전송 장치(200)의 지연 시간을 전환가능하게 설정한다. 예를 들면, 디지털 회로들(301, 302)의 고속 동작이 아날로그 회로(303)의 동작의 안정성보다 더 요구될 때, 신호 전송 장치(200)에 의한 디지털 데이타의 전송은 고속으로 수행될 수 있다. 한편, 아날로그 회로(303)의 안정성이 디지털 회로(301, 302)의 고속보다 더 요구될 때, 신호 전송 장치(200)에 의한 데이타 전송을 저속으로 행하여 잡음을 방지한다.

특히, 본 실시예의 데이타 처리 장치(300)에서, 복수의 구형파 신호로서 신호 전송 장치(200)에 디지털 데이타를 출력하는 디지털 회로(301)는 디지털 회로(301)의 동작 속도에 따라 신호 전송 장치(200)의 지연 시간을 전환가능하게 설정한다. 따라서, 복수의 구형파 신호는 신호 전송 장치(200)를 전환가능하게 설정하기 위해 항상 지연할 필요는 없으며, 필요에 따라 모든 복수의 구형파 신호들은 지연없이 전송될 수 있다.

본 발명은 전술된 실시예에 국한되지 않으며, 다양한 변형이 요지로부터 동떨어짐없이 그 범위 내에서 가능하다는 것에 유의하여야 한다. 예를 들면, 전술된실시예가 신호 전송 경로와 지연 회로들의 개수에 대한 특정예를 나타내고 있지만, 이들 개수는 임의로 변화시킬 수 있음은 물론이다.

본 발명의 바람직한 실시예가 특정 용어를 사용하여 기술되었지만, 그러한 설명은 단지 예시적인 것이며, 기술적 사상 또는 다음 청구범위로부터 동떨어짐없이 변화와 변형이 이루어질 수 있다는 것을 알 수 있을 것이다.

본 발명은 잡음 발생을 방지하기 위해 적어도 복수의 구형파 신호들 중 일부 신호들이 상이한 시간 동안 지연될 때에도, 디지털 회로의 동작 속도에 적합한 지연 시간을 설정할 수 있다.

Claims

신호 전송 장치에 있어서,

상승 및 하강 에지가 실질적으로 동시에 발생하는 구형파 신호를 각기 전송하는 복수의 신호 전송 수단;

상기 복수의 신호 전송 수단에 의해 전송된 상기 복수의 구형파 신호들 중 적어도 일부를 각각 서로 상이한 시간 동안 각기 지연하는 복수의 신호 지연 수단; 및

상기 구형파 신호로서 디지털 데이타를 출력하는 디지털 회로의 동작 속도에 기초하여 상기 복수의 신호 지연 수단의 지연 시간을 설정하는 시간 가변 수단

을 포함하는 것을 특징으로 하는 신호 전송 장치.
제1항에 있어서, 상기 복수의 신호 지연 수단 각각은 서로 상이한 지연 시간을 갖는 선정된 개수의 지연 회로들을 포함하고,

상기 시간 가변 수단은 상기 복수의 신호 지연 수단들 각각에서 상기 선정된 개수의 지연 회로들 중 하나를 각기 선택하는 복수의 선택기들을 포함하는

것을 특징으로 하는 신호 전송 장치.
제2항에 있어서, 상기 복수의 신호 지연 수단들 각각은 지연없이 상기 구형파 신호를 전송하기 위한 하나의 직통 경로를 더 포함하고,

상기 시간 가변 수단의 상기 선택기는 상기 복수의 신호 지연 수단 각각에서 상기 지연 회로와 함께 상기 직통 경로를 선택하는

것을 특징으로 하는 신호 전송 장치.
데이타 처리 장치에 있어서,

디지털 데이타로 데이타 처리를 행하는 디지털 회로, 아날로그 데이타로 데이타 처리를 행하는 아날로그 회로, 및 제1항에 따른 신호 전송 장치를 포함하며,

상기 디지털 회로는 상기 복수의 구형파 신호들을 디지털 데이타로서 생성하고, 상기 신호들을 출력하며, 상기 시간 가변 수단으로 시간 설정을 제어하는

것을 특징으로 하는 데이타 처리 장치.
데이타 처리 장치에 있어서,

디지털 데이타로 데이타 처리를 행하는 디지털 회로, 아날로그 데이타로 데이타 처리를 행하는 아날로그 회로, 및 제2항에 따른 신호 전송 장치를 포함하며,

상기 디지털 회로는 상기 복수의 구형파 신호들을 디지털 데이타로서 생성하고, 상기 신호들을 출력하며, 상기 시간 가변 수단으로 시간 설정을 제어하는

것을 특징으로 하는 데이타 처리 장치.
데이타 처리 장치에 있어서,

디지털 데이타로 데이타 처리를 행하는 디지털 회로,

아날로그 데이타로 데이타 처리를 행하는 아날로그 회로, 및

제3항에 따른 신호 전송 장치를 포함하며,

상기 디지털 회로는 상기 복수의 구형파 신호를 디지털 데이타로서 생성하고, 상기 신호를 출력하며, 상기 시간 가변 수단으로 시간 설정을 제어하는

것을 특징으로 하는 데이타 처리 장치.
제4항에 있어서, 상기 디지털 회로는

상기 디지털 회로의 동작 속도를 가변적으로 설정하기 위한 속도 가변 수단; 및

상기 속도 가변 수단에 의해 설정된 동작 속도에 기초하여 상기 시간 가변 수단으로 시간 설정을 제어하는 설정 제어 수단

을 포함하는 것을 특징으로 하는 데이타 처리 장치.
제5항에 있어서, 상기 디지털 회로는

상기 디지털 회로의 동작 속도를 가변적으로 설정하기 위한 속도 가변 수단; 및

상기 속도 가변 수단에 의해 설정된 동작 속도에 기초하여 상기 시간 가변 수단으로 시간 설정을 제어하는 설정 제어 수단

을 포함하는 것을 특징으로 하는 데이타 처리 장치.
제6항에 있어서, 상기 디지털 회로는

상기 디지털 회로의 동작 속도를 가변적으로 설정하기 위한 속도 가변 수단; 및

상기 속도 가변 수단에 의해 설정된 동작 속도에 기초하여 상기 시간 가변 수단으로 시간 설정을 제어하는 설정 제어 수단

을 포함하는 것을 특징으로 하는 데이타 처리 장치.